KR100228877B1 - Image circuit of satellite receiver - Google Patents
Image circuit of satellite receiver Download PDFInfo
- Publication number
- KR100228877B1 KR100228877B1 KR1019960055973A KR19960055973A KR100228877B1 KR 100228877 B1 KR100228877 B1 KR 100228877B1 KR 1019960055973 A KR1019960055973 A KR 1019960055973A KR 19960055973 A KR19960055973 A KR 19960055973A KR 100228877 B1 KR100228877 B1 KR 100228877B1
- Authority
- KR
- South Korea
- Prior art keywords
- inverting
- video signal
- amplifying
- output
- inverting amplifier
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Picture Signal Circuits (AREA)
Abstract
[목적][purpose]
이 발명은 영상신호의 찌그러짐이 방지되도록 증폭회로가 구성됨으로써, 작업공수가 저감되고 생산성이 증대되도록 되는 위성수신기 영상회로를 제공하기 위함이다.The present invention is intended to provide a satellite receiver video circuit in which an amplification circuit is configured to prevent distortion of a video signal, thereby reducing the number of workings and increasing productivity.
[구성][Configuration]
이 발명은 영상신호가 콘덴서를 통하여 입력되어 반전증폭되는 제1반전증폭부와, 상기 제1반전증폭부의 출력을 입력으로 하여 상기 반전증폭된 영상신호가 반전증폭되는 제2반전증폭부와, 상기 제2반전증폭부의 출력을 입력으로 하여 영상신호가 증폭되어 출력되는 제3비반전증폭부로 구성되는 것이다.A first inverting amplifier unit receiving a video signal through a capacitor and inverting and amplifying the video signal; a second inverting amplifier unit inverting and amplifying the inverted amplified video signal using the output of the first inverting amplifier unit as an input; And a third non-inverting amplifier for amplifying and outputting the video signal with the output of the second inverting amplifier as an input.
Description
제1도는 종래 기술에 따른 위성수신기 영상회로도.Figure 1 is a satellite receiver video circuit diagram according to prior art;
제2도는 이 발명에 따른 위성수신기 영상회로도이다.FIG. 2 is a satellite receiver video circuit diagram according to the present invention; FIG.
* 도면의 주요부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS
1,2,3,4,5,6 : 제1,2,3,4,5,6저항 7,8,9 : 제1,2,3증폭수단1,2,3,4,5,6: 1, 2, 3, 4, 5, 6 resistors 7, 8, 9:
20 : 제1반전증폭부 30 : 제2반전증폭부20: first inverting amplifier 30: second inverting amplifier
40 : 제3비반전증폭부40: a third non-inverting amplifier section
이 발명은 위성수신기 영상회로에 관한 것으로서, 더욱 상세하게는 영상신호의 증폭회로가 개선되어 화면 찌그러짐이 개선되는 위성수신기 영상회로에 관한 것이다.The present invention relates to a satellite receiver video circuit, and more particularly, to a satellite receiver video circuit in which an amplification circuit of a video signal is improved to improve screen distortion.
일반적으로 인공위성에서 송신되는 삼각판 신호가 입력되는 인공위성 수신기는 상기 송신된 삼각파의 신호 왜곡이 주위 영향에 따라서 발생되면, 상기 왜곡과 같은 불량 영상신호가 시청용 화면에 밝고 어두움으로 나타나게 된다.Generally, when a signal distortion of the transmitted triangular wave is generated according to an ambient influence, a satellite receiver to which a triangular plate signal transmitted from a satellite is inputted displays a bad video signal such as distortion as bright and dark on a viewing screen.
따라서, 위성수신기 영상회로 수신부 증폭단의 마진이 충분하지 못하면, 화면이 찌그러지는 문제점이 발생된다.Therefore, if the margin of the amplifier stage of the receiving part of the satellite receiver video conferencing circuit is insufficient, the screen may be distorted.
제1도는 종래 기술에 따른 위성수신기 영상회로도이다.FIG. 1 is a satellite receiver video circuit diagram according to prior art; FIG.
종래 기술에 따른 위성수신기 영상회로는 전압분배바이어스 회로인 입력단 제1증폭부(10)와, 상기 제2증폭부(10)의 출력을 입력으로 하는 에미터폴로워인 제2증폭부(11)와, 상기 제2증폭부(11)의 출력을 입력으로 하는 전압분배바이어스 회로인 제3증폭부(12)와, 상기 제3증폭부(12)의 출력을 입력으로 하는 에미터폴로워인 제4증폭부(13)로 구성된다.The satellite receiver video circuit according to the related art includes an input terminal first amplification part 10 which is a voltage distribution bias circuit, a second amplifier part 11 which is an emitter follower which receives the output of the second amplification part 10, A third amplifying part 12 which is a voltage distribution bias circuit which receives the output of the second amplifying part 11 as an input, and a third amplifying part 12 which is an emitter follower which receives the output of the third amplifying part 12 4 amplification unit 13. [0035]
상기와 같이 구성되는 종래 기술에 따른 위성수신기 영상회로는 입력되는 영상신호가 전압분배바이어스 회로인 입력단 제1증폭부(10)의 트랜지스터 콜렉터에서 출력되면서 반전되고, 전압분배바이어스 회로인 제3증폭부(13)의 트랜지스터 콜렉터에서 출력되면서 다시 반전되어 정상적인 신호로 증폭된다.In the satellite receiver video circuit according to the related art, the input video signal is inverted while being output from the transistor collector of the input terminal first amplification unit 10, which is a voltage distribution bias circuit, Is output from the transistor collector of the transistor 13 and is again inverted to be amplified as a normal signal.
그러나, 상기의 종래 기술에 따른 위성수신기 영상회로는 제1증폭부(10), 제2증폭부(11), 제3증폭부(12), 제4증폭부(13)로 구성되어 위성수신되는 영상신호 증폭회로가 복잡하게 구성되기 때문에 작업공수가 증대되고, 생산성이 저감되는 등의 문제점이 있었다.However, the satellite receiver video circuit according to the related art includes a first amplifier 10, a second amplifier 11, a third amplifier 12 and a fourth amplifier 13, The video signal amplifying circuit is complicatedly constituted, which increases the number of workings and reduces the productivity.
따라서 이 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로 발명의 주된 목적은 영상신호의 찌그러짐이 방지되도록 증폭회로가 구성됨으로써, 작업공수가 저감되고 생산성이 증대되도록 되는 위성수신기 영상회로를 제공하기 위함이다.SUMMARY OF THE INVENTION Accordingly, the present invention has been made keeping in mind the above problems occurring in the prior art, and it is an object of the present invention to provide a satellite receiver video circuit in which an amplification circuit is configured to prevent a video signal from being distorted, .
상기 목적을 달성하기 위한 이 발명의 특징은 영상신호가 콘덴서를 통하여 입력되어 반전증폭되는 제1반전증폭부와, 상기 제1반전증폭부의 출력을 입력으로 하여 상기 반전증폭된 영상신호가 반전증폭되는 제2반전증폭부와, 상기 제2반전증폭부의 출력을 입력으로 하여 출력되는 임피던스 매칭용인 제3비반전증폭부로 구성되는 위성수신기 영상회로에 있는 것이다.According to an aspect of the present invention, there is provided a video signal processing apparatus including a first inversion amplification unit in which a video signal is inputted through a capacitor and inverted and amplified, and a second inversion amplification unit in which the inverted and amplified video signal is inverted and amplified And a third non-inverting amplifying part for impedance matching, which is outputted by receiving the output of the second inverting amplifying part as an input.
이하 첨부도면에 의하여 이 발명에 따른 위성수신기 영상회로의 바람직한 일실시예에 대하여 상세하게 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a preferred embodiment of a satellite receiver video circuit according to the present invention will be described in detail with reference to the accompanying drawings.
제2도는 이 발명에 따른 위성수신기 영상회로도이다.FIG. 2 is a satellite receiver video circuit diagram according to the present invention; FIG.
이 발명에 따른 위성수신기 영상회로는 영상신호가 콘덴서(c)를 통하여 입력되어 반전증폭되는 제1반전증폭부(20)와, 상기 제1반전증폭부(20)의 출력을 입력으로 하여 상기 반전증폭된 영상신호가 다시 반전증폭되는 제2반전증폭부(30)와, 상기 제2반전증폭부(30)의 출력을 입력으로 하고 에미터에서 영상신호가 증폭되어 출력되는 제3비반전증폭부(40)로 구성된다.The satellite receiver video circuit according to the present invention includes a first inverting amplifier unit 20 for receiving a video signal through a capacitor c and inverting and amplifying the video signal and a second inverting amplifier unit 20 for receiving the output of the first inverting amplifier unit 20, A second inversion amplifying unit 30 for inverting and amplifying the amplified image signal, a third non-inverting amplifying unit 30 receiving the output of the second inverting amplifying unit 30 and amplifying the video signal from the emitter, (40).
상기 제1반전증폭부(20)는 +12볼트로 되는 전원이 제1저항(1)과 제2저항(2)에서 전압분배되어 베이스로 연결되고, 콜렉터는 상기 전원이 제3저항(3)을 통하여 연결되며, 에미터는 제4저항(4)을 통하여 접지되어 콜렉터로 출력되는 바이폴라 트랜지스터인 제1증폭수단(7)으로 구성된다.The first inverting amplifier unit 20 is connected to the base through a voltage divider between the first resistor 1 and the second resistor 2 and the collector is connected to the third resistor 3, And the emitter is composed of a first amplifying means 7 which is a bipolar transistor grounded through a fourth resistor 4 and output to a collector.
상기 제2반전증폭부(30)는 상기 제1반전증폭부(20)의 출력을 입력으로 하여 베이스로 연결되고, 에미터는 전원에 연결되며, 콜렉터는 제5저항(5)을 통하여 상기 제1증폭수단(7)의 에미터로 연결되고, 콜렉터에서 출력되는 제2증폭수단(8)으로 구성된다.The second inverting amplifier unit 30 is connected to the base of the first inverting amplifier unit 20 as an input. The emitter of the second inverting amplifier unit 30 is connected to a power source. The collector of the second inverting amplifier unit 30 is connected to the first inverting amplifier unit 20 through a fifth resistor 5 And a second amplifying means 8 connected to the emitter of the amplifying means 7 and output from the collector.
상기 제3비반전증폭부(40)는 에미터로 출력되는 에미터폴로워로써, 상기 제2반전증폭부(30)의 출력을 입력으로 하여 베이스로 연결되고, 콜렉터는 전원이 연결되며 제6저항(6)이 접지와 연결된 에미터에서 출력신호가 출력되도록 임피던스 매칭용으로 되는 제3증폭수단(9)으로 구성된다.The third non-inverting amplifying unit 40 is an emitter follower emit- ted to the emitter. The third non-inverting amplifying unit 40 is connected to the base with the output of the second inverting amplifying unit 30 as an input. And a third amplifying means 9 for impedance matching such that an output signal is outputted from the emitter connected to the ground.
다음은 상기와 같이 구성된 이 발명의 작동상태에 대해서 설명한다The following describes the operating state of the present invention constructed as described above
상기와 같이 구성되는 이 발명에 따른 위성수신기 영상회로는 영상신호가 콘덴서(c)를 통하여 제1반전증폭부(20)의 직류전압인 +12볼트 전원으로 제1저항(1)과 제2저항(2)에서 전압분배되어 제1증폭수단(7) 베이스로 입력되고, 제3저항(3)과 제4저항(4)에 따라서 상기 영상신호는 제1증폭수단(7)에서 증폭되며, 반전되어서 출력된다.In the satellite receiver video circuit according to the present invention configured as described above, the video signal is supplied to the first inverting amplifier (20) through the capacitor (c) The video signal is divided by the voltage divider 2 and input to the base of the first amplifying means 7 and the video signal is amplified by the first amplifying means 7 in accordance with the third resistor 3 and the fourth resistor 4, And output.
상기 제1반전증폭부(20)의 출력을 입력으로 하여 상기 반전증폭된 영상신호가 다시 제2반전증폭부(30)의 제2증폭수단(8)으로써 반전증폭되어 출력되는데, 상기 출력신호의 레벨은 제5저항(5)으로 된다.The inverted amplified video signal is again amplified by the second amplifying means 8 of the second inverting amplifying unit 30 with the output of the first inverting amplifying unit 20 as an input, The level becomes the fifth resistor 5.
상기 제2반전증폭부(30)의 출력을 입력으로 하여 제3증폭수단(9)의 베이스로 연결되고 에미터에서 영상신호가 증폭되어 출력되는 에미터폴로워인 제3비반전증폭부(40)는 에미터로 영상신호가 비반전 출력되도록 임피던스 매칭용으로 되는 버퍼로써 동작된다.A third non-inverting amplifier (40) which is an emitter follower connected to the base of the third amplifying unit (9) by receiving the output of the second inverting amplifier unit (30) and amplifying the video signal from the emitter, Is operated as a buffer which is used for impedance matching so that the video signal is non-inverted output to the emitter.
이상에서 상세히 설명한 바와 같이 이 발명에 따른 위성수신기 영상회로는 일단의 비반전증폭기가 사용됨으로써 화면 찌그러짐 등의 불량이 방지되고, 생산성이 향상되는 특징을 지닌 것이다.As described in detail above, the satellite receiver video circuit according to the present invention is characterized in that a non-inverting amplifier is used at one stage to prevent defects such as screen distortion and improve productivity.
이 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 이 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.It is apparent that the present invention is not limited to the above embodiments, and many modifications are possible within the technical scope of the present invention by those skilled in the art.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960055973A KR100228877B1 (en) | 1996-11-21 | 1996-11-21 | Image circuit of satellite receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960055973A KR100228877B1 (en) | 1996-11-21 | 1996-11-21 | Image circuit of satellite receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980037250A KR19980037250A (en) | 1998-08-05 |
| KR100228877B1 true KR100228877B1 (en) | 1999-11-01 |
Family
ID=19482824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960055973A KR100228877B1 (en) | 1996-11-21 | 1996-11-21 | Image circuit of satellite receiver |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100228877B1 (en) |
-
1996
- 1996-11-21 KR KR1019960055973A patent/KR100228877B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980037250A (en) | 1998-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970005940B1 (en) | Monitor on-screen display device | |
| US2092496A (en) | Amplifier | |
| KR100228877B1 (en) | Image circuit of satellite receiver | |
| US3733559A (en) | Differential amplifier | |
| US5953004A (en) | Device and method for controlling video muting using a microcomputer | |
| US5068552A (en) | Voltage follower circuit having improved dynamic range | |
| KR920005452Y1 (en) | Pedestral clamping circuit of image amplifier circuit | |
| KR200148410Y1 (en) | Impedance drop preventong circuit of high-frequency input | |
| US2823269A (en) | Transistor amplifier having a variable amplification | |
| KR960010488B1 (en) | Caption signal generating circuit of tv receiver | |
| US6891574B1 (en) | High speed video mixer circuit | |
| KR100399561B1 (en) | Negative feed-back amplifier | |
| KR19990046973A (en) | Satellite Receiver Image Circuit | |
| KR0109259Y1 (en) | Noise killing apparatus in image system | |
| JP3329484B2 (en) | APL detection circuit | |
| USRE34771E (en) | Voltage follower circuit having improved dynamic range | |
| KR20000037904A (en) | Circuit for removing noise component of image signal | |
| KR940004388Y1 (en) | Picture image output apparatus of tv | |
| US20030223015A1 (en) | Signal mixing circuit | |
| GB1269086A (en) | Blanking and black-level control-arrangement for video signals | |
| KR100218088B1 (en) | Tuning video signal control circuit | |
| JPH04238388A (en) | Test circuit for display device | |
| KR20000043176A (en) | Pre-amplifier for monitor | |
| KR920003090Y1 (en) | Laster deleted circuit in non signal input | |
| KR930011642A (en) | Video signal output circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120730 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20130730 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |