KR200145917Y1 - 직립형 패키지 - Google Patents
직립형 패키지 Download PDFInfo
- Publication number
- KR200145917Y1 KR200145917Y1 KR2019960030059U KR19960030059U KR200145917Y1 KR 200145917 Y1 KR200145917 Y1 KR 200145917Y1 KR 2019960030059 U KR2019960030059 U KR 2019960030059U KR 19960030059 U KR19960030059 U KR 19960030059U KR 200145917 Y1 KR200145917 Y1 KR 200145917Y1
- Authority
- KR
- South Korea
- Prior art keywords
- groove
- semiconductor chip
- substrate
- package
- wiring patterns
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
본 고안은 직립형 패키지에 관한 것으로서 상부면 및 하부면에 매립되며 일 끝단이 일측면에 도달하도록 긴 띠 형태로 이루어진 각각 다수 개의 제1 및 제2배선 패턴을 갖되 하부면에 형성된 상기 제2배선 패턴의 타끝단이 관통구를 통해 상부면 까지 연장되게 형성된 기판과, 상기 기판 상부면의 소정 부분에 상기 제1 및 제2배선 패턴의 타 끝단이 바닥면 까지 연장되게 형성된 홈과, 상기 홈 내에 들어가 바닥면에 반도체회로와 다수개의 입출력 패드가 형성된 상부면이 마주 보도록 실장되며 상기 입출력 패드가 솔더에 의해 상기 제1 및 제2배선 패턴의 타 끝단과 전기적으로 연결되는 반도체 칩과, 상기 반도체 칩의 하부면에 상기 홈의 면적 보다 크게 형성되어 가장자리 부분이 상기 기판의 홈 주위와 부착되는 상기 반도체 칩을 밀봉하는 히트 싱크를 포함한다. 따라서, 반도체 칩을 기판의 홈 내에 실장하고 별도의 수지를 사용하지 않고 히트 싱크로 밀봉하므로 패키지를 박형화하기가 용이하여 실장 밀도를 향상시킬 수 있으며, 또한, 히트 싱크에 의해 동작시 발생되는 열을 방출하므로 반도체 칩의 팽창 및 수축으로 인해 발생되는 응력을 감소하여 패키지의 손상을 감소시킬 수 있다.
Description
제1도는 종래 기술에 따른 직립형 패키지의 단면도.
제2도는 본 고안에 따른 직립형 패키지에 사용되는 기판의 사시도.
제3도는 본 고안에 따른 직립형 패키지의 단면도.
* 도면의 주요부분에 대한 부호의 설명
31 : 기판 33 : 제1배선 패턴
35 : 제2배선 패턴 37 : 관통구
39 : 홈 41 : 반도체 칩
43 : 히트 싱크 45 : 접착 테이프
47 : 솔더
본 고안은 직립형 패키지에 관한 것으로서, 측히, 박형화가 용이하고 양호한 열 방출 특성을 갖는 직립형 패키지에 관한 것이다.
반도체 칩의 제조가 완료되면 이 반도체 칩을 기계적 및 전기적으로 보호하며 인쇄회로기판에 실장이 용이하도록 하기 위해 패키지로 조립한다.
상기 패키지는 반도체 칩을 리드 프레임의 패들에 실장하고 이 반도체 칩의 패드들을 리드 프레임의 리드와 도선으로 연결한 후 수지로 몰딩하므로써 조립이 완료된다.
반도체 패키지는 인쇄회로기판 상에 실장하는 방법에 따라 수평형 패키지와 직립형 패키지로 구분될 수 있다. 상기 수평형 패키지는 DIP(Dual Inline Package), QFP(Quad flat Package), PGA(Pin Grid Array) 및 PLCC(Plastic Leaded Chip Carrier)등이 있으며, 직립형 패키지는 SIP(Single Inline Package) 및 ZIP(Zigzag Inline Package)등이 있다. 상기에서 수평형 패키지는 반도체 칩이 인쇄회로기판과 수평되게 실장되는 것으로 패키지의 실장 밀도가 저하된다. 그러므로, 반도체 칩이 인쇄회로기판과 수직되어 패키지의 실장 밀도를 증가시킬 수 있는 직립형 패키지의 요구가 증대되고 있다.
제1도는 종래 기술에 따른 직립형 패키지의 단면도이다.
종래 기술에 따른 직립형 패키지는 기판(11) 상에 반도체회로(도시되지 않음)가 형성된 반도체 칩(19)이 상부면이 마주 보도록 실장된다. 그리고, 기판(11)의 상부면에 매립되며 일 끝단이 기판(11)의 일측면에 도달하도록 긴 띠 형태를 이루는 다수 개의 제1배선 패턴(13)이 형성되며, 이 기판(11)의 하부면에 일 끝단이 기판(11)의 일측면에 도달하도록 긴 띠 형태를 이루며 타 끝단이 관통구(17)를 통해 상부면의 소정 부분에 연장되게 형성되는 제2배선 패턴(15)이 형성된다. 상기 제1및 제2배선 패턴(13)(15)의 타 끝단은 솔더(21)에 의해 반도체 칩(19) 상에 형성된 입출력 패드(도시되지 않음)와 접촉되어 반도체회로와 전기적으로 연결된다. 그리고, 반도체 칩(19)은 수지로 이루어진 몸체(23)에 의해 에워 싸여진다.
상술한 구조를 갖는 패키지는 인쇄회로기판(도시되지 않음)상에 제1및 제2배선 패턴(13)(15)의 일 끝단이 노출되는 기판(11)의 일측면을 삽입하여 실장하거나 표면에 실장한다. 즉, 인쇄회로기판(도시되지 않음)상에 패키지가 수직으로 형성되며, 이에 의해, 실장 밀도가 증가된다.
그러나, 상술한 종래 기술에 따른 직립형 패키지는 반도체 칩이 수지로 이루어진 몸체에 의해 에워사이므로 박형화가 어려워 실장 밀도가 저하되는 문제점이 있었다. 또한, 반도체 칩이 몸체에 의해 밀봉되어 있으므로 반도체 칩이 동작시 발생되는 열에 의해 응력이 발생되어 패키지가 손상되기 쉬운 문제점이 있었다.
따라서, 본 고안의 목적은 박형화가 용이하여 실장 밀도를 향상시킬수 있는 직립형 패키지를 제공함에 있다.
본 고안의 다른 목적을 반도체 칩의 동작시 발생되는 열의 방출이 용이하여 응력의 발생을 감소시켜 패키지의 손상을 감소시킬 수 있는 직립형 패키지를 제공함에 있다.
상기 목적들을 달성하기 위한 본 고안에 따른 직립형 패키지는 상부면 및 하부면에 매립되며 일 끝단이 일측면에 도달하도록 긴 띠 형태로 이루어진 각각 다수 개의 제1 및 제2배선 패턴을 각되 하부면에 형성된 상기 제2배선 패턴의 타 끝단이 관통구를 통해 상부면 까지 연장되게 형성된 기판과, 상기 기판 상부면의 소정 부분에 상기 제1및 제2배선 패턴의 타 끝단이 바닥면 까지 연장되게 형성된 홈과, 상기 홈 내에 들어가 바닥면에 반도체회로와 다수 개의 입출력 패드가 형성된 상부면이 마주 보도록 실장되며 상기 입출력 패드가 솔더에 의해 상기 제1 및 제2배선 패턴의 타 끝단과 전기적으로 연결되는 반도체 칩과, 상기 반도체 칩의 하부면에 상기 홈의 면적 보다 크게 형성되어 가장자리 부분이 상기 기판의 홈 주위와 부착되는 상기 반도체 칩을 밀봉하는 히트 싱크를 포함한다.
이하, 첨부한 도면을 참조하여 본 고안을 상세히 설명한다.
제2도는 본 고안에 따른 직립형 패키지에 사용되는 기판(31)의 사시도이다.
기판(31)은 상부면의 소정 부분에 반도체 칩이 안착될 홈(39)이 형성된다. 그리고, 상부면 및 하부면에 매립되며 일 끝단이 이 기판(31)의 일측면에 도달하도록 긴 띠 형태를 이루는 각각 다수 개의 제1 및 제2 배선패턴(33)(35)이 형성된다. 제1배선 패턴(33)의 타 끝단은 홈(39)의 바닥면 까지 연장되며, 제2배선 패턴(35)은 타 끝단이 관통구(37)를 통해 상부면의 홈(39)의 바닥면 가지 연장되게 형성된다.
제3도는 본 고안에 따른 직립형 패키지의 단면도이다.
본 고안에 따른 직립형 패키지는 제2도에 도시된 기판(31) 상에 반도체 칩(41)이 실장된 것으로 제1및 제2 배선 패턴(33)(35), 관통구(37), 홈(39), 히트 싱크(heat sink:43), 접착부(45) 및 솔더(47)를 포함한다.
상기에서 반도체 칩(41)은 기판(31)에 형성된 홈(39) 내에 들어가 반도체회로(도시되지 않음)가 형성된 상부면이 마주 보도록 실장된다. 그러므로, 홈(39)은 면적 및 깊이가 반도체 칩(41)의 면적 보다 크고 두께 보다 깊게 형성된다. 반도체 칩(41)은 가장자리에 형성되는 다수 개의 입출력 패드(도시되지 않음)가 솔더(47)에 의해 기판(31)에 형서된 제1및 제2배선 패턴(33)(35)의 타 끝단과 전기적으로 연결된다. 상기에서 제1 및 제2배선 패턴(33)(35)이 기판(31)의 상부면 및 하부면에 나누어져 형성되므로 다핀화가 용이하다.
그리고, 반도체 칩(41)은 하부면에 동작시 발생되는 열의 방출을 용이하게 하는 금속으로 이루어진 히트 싱크(heat sink:43)가 부착된다. 이 히트 싱크(43)는 홈(39)의 면적 보다 크게 형성되어 반도체 칩(41)과 부착된 표면의 가장자리가 접착 테이프(47)에 의해 기판(31)의 홈(39) 주위와 부착되어 이 홈(39)의 입구를 막아 별도의 수지를 사용하지 않고 반도체 칩(41)을 밀봉한다. 접착 테이프(47)는 제1배선 패턴(33)과 반도체 칩(41)이 전기적으로 연결되는 것을 방지하기 위해 절연 특성을 갖는다. 상기에서, 반도체 칩(41)을 기판(31)의 홈(39) 내에 실장하고 별도의 수지를 사용하지 않고 히트 싱크(43)로 밀봉하므로 패키지를 박형화하기가 용이할 뿐만 아니라 이 히트 싱크(43)에 의해 동작시 발생되는 열을 방출하므로 반도체 칩(41)의 팽창 및 수축되는 것을 감소할 수 있다.
상술한 구조를 갖는 패키지는 제1 및 제2배선 패턴(33)(35)의 일끝단이 노출되는 기판(31)의 일측면을 인쇄회로기판(도시되지 않음) 상에 삽입하여 실장하거나 표면에 실장한다.
따라서, 본 고안은 반도체 칩을 기판의 홈 내에 실장하고 별도의 수지를 사용하지 않고 히트 싱크로 밀봉하므로 패키지를 박형화하기가 용이하여 실장 밀도를 향상시킬 수 있으며, 또한, 히드 싱크에 의해 동작시 발생되는 열을 방출하므로 반도체 칩의 팽창 및 수축으로 인해 발생되는 응력을 감소하여 패키지의 손상을 감소시킬 수 있는 잇점이 있다.
Claims (4)
- 상부면 및 하부면에 매립되며 일 끝단이 일측면에 도달하도록 긴 띠 형태로 이루어진 각각 다수 개의 제1 및 제2배선 패턴을 갖되 하부면에 형성된 상기 제2배선 패턴의 타 끝단이 관통구를 통해 상부면 까지 연장되게 형성된 기판과, 상기 기판 상부면의 소정 부분에 상기 제1 및 제2 배선 패턴을 타끝단이 바닥면 까지 연장되게 형성된 홈과, 상기 홈 내에 들어가 바닥면에 반도체회로와 다수 개의 입출력 패드가 형성된 상부면이 마주 보도록 실장되며 상기 입출력 패드가 솔더에 의해 상기 제1 및 제2배선 패턴의 타 끝단과 전기적으로 연결되는 반도체 칩과, 상기 반도체 칩의 하부면에 상기 홈의 면적 보다 크게 형성되어 가장자리 부분이 기판의 홈 주위와 부착되는 상기 반도체 칩을 밀봉하는 히트 싱크를 포함하는 직립형 패키지.
- 제1항에 있어서, 상기 홈의 면적 및 깊이가 상기 반도체 칩의 면적 보다 크고 두께보다 깊게 형성된 직립형 패키지.
- 제1항에 있어서, 상기 히트 싱크와 기판이 접착 테이프에 의해 부착된 직립형 패키지.
- 제1항에 있어서. 상기 접착 테이프가 절연 특성을 갖는 직립형 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960030059U KR200145917Y1 (ko) | 1996-09-19 | 1996-09-19 | 직립형 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960030059U KR200145917Y1 (ko) | 1996-09-19 | 1996-09-19 | 직립형 패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980016727U KR19980016727U (ko) | 1998-06-25 |
| KR200145917Y1 true KR200145917Y1 (ko) | 1999-06-15 |
Family
ID=19467344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019960030059U KR200145917Y1 (ko) | 1996-09-19 | 1996-09-19 | 직립형 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200145917Y1 (ko) |
-
1996
- 1996-09-19 KR KR2019960030059U patent/KR200145917Y1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980016727U (ko) | 1998-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6246115B1 (en) | Semiconductor package having a heat sink with an exposed surface | |
| US5172214A (en) | Leadless semiconductor device and method for making the same | |
| US6607942B1 (en) | Method of fabricating as grooved heat spreader for stress reduction in an IC package | |
| US5808359A (en) | Semiconductor device having a heat sink with bumpers for protecting outer leads | |
| US7050303B2 (en) | Semiconductor module with vertically mounted semiconductor chip packages | |
| US6657296B2 (en) | Semicondctor package | |
| US6965157B1 (en) | Semiconductor package with exposed die pad and body-locking leadframe | |
| US5598321A (en) | Ball grid array with heat sink | |
| KR950030323A (ko) | 반도체 장치와 반도체 장치의 생산방법 및 반도체 모듈 | |
| US6130477A (en) | Thin enhanced TAB BGA package having improved heat dissipation | |
| KR20030018642A (ko) | 스택 칩 모듈 | |
| US5349235A (en) | High density vertically mounted semiconductor package | |
| US7135760B2 (en) | Moisture resistant integrated circuit leadframe package | |
| KR200145917Y1 (ko) | 직립형 패키지 | |
| KR100220249B1 (ko) | 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지 | |
| JPH08172145A (ja) | 半導体装置及び放熱性部品 | |
| KR100778913B1 (ko) | 냉매를 방열재로 사용한 반도체 패키지 | |
| KR100891538B1 (ko) | 칩 스택 패키지 | |
| KR100195504B1 (ko) | 열 방출형 볼 그리드 어레이(bga) 패키지 | |
| JP3136274B2 (ja) | 半導体装置 | |
| JPH1154685A (ja) | 半導体装置およびそれに使用されるリードフレーム | |
| KR0124827Y1 (ko) | 기판실장형 반도체 패키지 | |
| JPH0870087A (ja) | リードフレーム | |
| KR19980078723A (ko) | 히트싱크를 갖는 고전력 패키지 | |
| JP2504262Y2 (ja) | 半導体モジュ―ル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20050124 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |