KR200145738Y1 - 모니터의 과도한 고압출력 방지회로 - Google Patents
모니터의 과도한 고압출력 방지회로 Download PDFInfo
- Publication number
- KR200145738Y1 KR200145738Y1 KR2019950023920U KR19950023920U KR200145738Y1 KR 200145738 Y1 KR200145738 Y1 KR 200145738Y1 KR 2019950023920 U KR2019950023920 U KR 2019950023920U KR 19950023920 U KR19950023920 U KR 19950023920U KR 200145738 Y1 KR200145738 Y1 KR 200145738Y1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- voltage
- flyback transformer
- circuit
- transistor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
- H04N3/19—Arrangements or assemblies in supply circuits for the purpose of withstanding high voltages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F38/00—Adaptations of transformers or inductances for specific applications or functions
- H01F38/42—Flyback transformers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
- Dc-Dc Converters (AREA)
Abstract
본 고안은 멀티 싱크 모니터의 과도한 고압출력 방지회로에 관한 것으로, 특히 플라이 백 트랜스(Fly Back Transformer)에 과도한 수평 주파수 신호가 인가될 때, 수평 출력부에 매우 높은 전원 전압에 의해 출력 트랜지스터 및 플라이 백 트랜스 등의 손상으로부터 내부회로를 보호할 수 있도록 한 고압출력 방지회로에 관한 것인 바, 멀티 싱크 모니터에 높은 고전압을 얻기 위하여 플라이 백 트랜스의 2차측을 통하여, 플라이 백 트랜스에 과도한 주파수가 인가되는 경우, 트랜지스터 및 주변 부품들의 정격 전압을 초과하여 부품의 파손 등과 그로 인하여, 컬러 모니터용 브라운관 수평 회로 자체는 과부하가 걸린 상태가 되어 각 소자들의 불량이 생기게 되고, 제품의 신뢰성이 저하되는 종래 기술이 갖는 제반 문제점을 해소하고자 안출된 것으로, 본 고안은 수평 주파수에 따라서 출력 전압을 피드백시켜 플라이 백 트랜스에 1차측으로 되먹임 시킴으로써, 수평 출력에 과도한 전압이 발생시 트랜지스터 및 플라이 백 트랜스 등의 회로내의 각 소자들을 보호하고, 안정된 출력을 인가하도록 하는데 그 특징이 있다.
Description
제1도는 플라이 백 트랜스의 전원 공급 회로.
제2도는 본 고안에 따른 고압 출력 방지회로.
* 도면의 주요부분에 대한 부호의 설명
FBT : 플라이 백 트랜스 R1, R2, R3 : 저항
D1, D2, D3 : 다이오드 Q1, Q2, Q3 : 트랜지스터
FET : 전장효과 트랜지스터 Vcc1, Vcc2 : 전원 전압
CC : 초퍼 코일 C1, C2, C3, C4 : 콘덴서
IC1 : PWM IC B+ : 입력 전압
L1 : 편향 코일
본 고안은 모니터의 과도한 고압출력 방지회로에 과한 것으로, 특히 플라이 백 트랜스(Fly Back Transformer)에 과도한 수평 주파수 신호가 인가될 때, 수평 출력부에 매우 높은 전원 전압에 의하여 트랜지스터 및 플라이백 트랜스 등의 손상으로부터 내부회로를 보호할 수 있도록 한 고압출력 방지회로에 관한 것이다.
멀티 싱크 모니터에 높은 고전압을 얻기 위하여 플라이 백 트랜스(FBT)의 2차측을 통하여 제1도에 도시된 바와 같이 고전압이 공급되게 되어 있다.
즉, 댐퍼 다이오드(D1), 공진 콘덴서(C1), 편향 코일(L1), 전원용 콘덴서(C2) 및 스위칭용 트랜지스터(Q1)를 병렬 접속한 상태에서, 트랜지스터(Q1)의 베이스에 수평 주파수를 인가하면 트랜지스터(Q1)의 스위칭 작용에 의해 플라이 백 트랜스(FBT) 2차측으로 전원이 인가하게 구성되어져 있다.
이와 같이 구성된 종래의 정전압 회로는 플라이 백 트랜스(FBT)에 과도한 주파수가 인가되는 경우, 즉 높은 전압이 인가되므로 트랜지스터(Q1) 및 주변 부품들의 정격 전압을 초과하여 부품의 파손 등과 그로 인하여, 컬러 모니터용 브라운관 수평 회로 자체가 과부하가 걸린 상태가 되어 각 소자들의 불량이 생기게 되고, 제품의 신뢰성이 저하되며 컬러 모니터용 브라운관의 수명이 단축되는 문제점이 발생하게 된다.
반대로, 수평 주파수가 특정 주파수 이하의 경우에는 각 소자들의 오동작과 컬러 모니터용 브라운관 회로 자체 내에서 제 작동을 하지 못하게 되는 제반 문제점을 내포하고 있다.
이와 같이 종래 기술이 갖는 제반 문제점을 해소하고자 안출된 것으로, 본 고안은 수평 주파수에 따라서 출력 전압을 피드백시켜 플라이 백 트랜스에 1차측으로 되먹임 시킴으로써, 수평 출력에 과도한 전압이 발생시 트랜지스터 및 플라이 백 트랜스 등의 회로내의 각 소자들을 보호하고, 안정된 출력을 인가하도록 하는데 그 목적이 있다.
상술한 바와 같이 본 고안의 목적을 구현하고자 이루어지는 기술 구성을 첨부된 도면 제2도를 참조하여 상세하게 살펴보면 다음과 같다.
제2도에 도시된 바와 같이, 플라이 백 트랜스(FBT)의 1차측 일단에 수평 주파수가 입력되는 스위칭용 트랜지스터(Q1), 댐퍼 다이오드(D1), 공진 콘덴서(C1), 편향 코일(L1), 전원용 콘덴서(C2)가 병렬 접속된 입력측과, 상기 플라이 백 트랜스(FBT)의 2차측에 모니터의 과도한 출력전압 방지회로에 있어서; 상기 플라이 백 트랜스(FBT)의 2차측에 저항(R3)과 다이오드(D2)가 연결되어 PWM IC(IC1)에 연결되어, 상기 PWM IC(IC1)의 출력은 달링톤 접속된 트랜지스터(Q2, Q3)의 베이스에 연결되고 상기 트랜지스터(Q2, Q3)의 베이스 및 트랜지스터(Q2)의 에미터에 전원 전압(Vcc1)이 연결되어 상기 트랜지스터(Q2, Q3)의 공통 컬렉터는 콘덴서(C4)를 통해 전장효과 트랜지스터(FET)의 게이트에 연결되며, 전장효과 트랜지스터(FET)의 소스에는 전원 전압(Vcc2)이 초퍼 코일(CC)을 통해 입력되고 상기 전장효과 트랜지스터(FET)의 드레인 플레이 백 트랜스(FBT)의 1차측 타단에 연결되어 병렬 연결된 다이오드(D3) 및 콘덴서(C3)가 분기되어 구성되어 있다.
상술한 바와 같이 이루어지는 본 고안의 작용효과를 상세히 살펴보면 다음과 같다.
본 고안은 Vdc값을 입력 전압(B+)의 값으로 가감하는 방식으로 플라이백 트랜스(FBT) 2차측으로 출력되는 펄스가 기준 레벨 이상일 경우, 즉 PWM IC(IC1)에 입력되는 펄스가 특정 주파수 이상이면 PWM IC(IC1)는 이를 감지하여 출력되는 펄스의 ON, OFF 듀티(DUTY)비가 변화 출력되도록 하여 출력되는 펄스를 자동으로 감소시킨다.]
이렇게 출력된 펄스는 전원 전압(Vcc1)이 인가되는 트랜지스터(Q2, Q3)를 통해 전력 증폭되는데, -반주기 동안에는 트랜지스터(Q2)가 도통되어 DC차단용 콘덴서(C4)를 지나 전장효과 트랜지스터(FET)의 게이트로 입력되어 i1의 방향으로 전류가 흐른다.
+반주기 동안에는 트랜지스터(Q3)가 도통되어 DC차단용 콘덴서(C4)에 충전된 Vcc1의 1/2만큼의 전압이 i2방향으로 전류가 흐른다.
즉 PWM IC(IC1)를 통해 출력된 펄스는 전력 증폭되고 공통 콜렉터로 출력되어 전장효과 트랜지스터(FET)의 게이트에 입력된다.
이 상태에서 전장효과 트랜지스터(FET)의 소오스에 전원 전압(Vcc2)이 초퍼 코일(CC)을 통해 입력이 되어 전장효과 트랜지스터(FET)의 드레인은 전압 증폭된 펄스가 출력된다.
이 펄스는 다이오드(D3)와 콘덴서(C3)의 정류 회로를 거쳐 순수한 DC전압(Vdc)이 되어 플라이 백 트랜스(FBT)의 입력측에 연결된다.
이와 같이 입력 전압(B+)이 특정 주파수 이상이 되면 이 펄스를 감지하여 감소 출력한 후 전력 증폭하고 전압 증폭하여 순수한 DC전압(Vdc)이 입력되는 것으로 즉 순수한 DC전압(Vdc)이 입력 전압(B+)에 의해 가감되게 하여 특정 주파수 이상이 되더라도 일정한 전원 전압을 유지하여 칼라 브라운관의 플라이 백 트랜스(FBT) 및 주변 부품들의 정격 전압을 인가하므로서, 안정된 동작을 유지하며 과부하로 인한 소자들을 보호하고, 또한, 멀티 싱크 모니터의 신뢰성을 향상시키며 고품질의 칼라 브라운관을 제공하도록 된 매우 유용한 고안인 것이다.
Claims (1)
- 플라이 백 트랜스(FBT)의 1차측 일단에 수평 주파수가 입력되는 스위칭용 트랜지스터(Q1), 댐퍼 다이오드(D1), 공진 콘덴서(C1), 편형 코일(L1), 전원용 콘덴서(C2)가 병렬 접속된 입력측과, 상기 플라이 백 트랜스(FBT)의 2차측에 모니터의 과도한 출력전압 방지회로 있어서; 상기 플라이 백 트랜스(FBT)의 2차측에 저항(R3)과 다이오드(D2)가 연결되어 PWM IC(IC1)에 연결되되, 상기 PWM IC(IC1)의 출력은 달링톤 접속된 트랜지스터(Q2, Q3)의 베이스가 연결되고 상기 트랜지스터(Q2, Q3)의 베이스 및 트랜지스터(Q2)의 에미터에 전원 전압(Vcc1)이 연결되어 상기 트랜지스터(Q2, Q3)의 공통 컬렉터는 콘덴서(C4)를 통해 전장효과 트랜지스터(FET)의 게이트에 연결되며, 전장효과 트랜지스터(FET)의 소스에는 전원 전압(Vcc2)이 초퍼 코일(CC)을 통해 입력되고 상기 전장효과 트랜지스터(FET)의 드레인은 플라이 백 트랜스(FBT)의 1차측 타단에 연결되어 병렬 연결된 다이오드(D3) 및 콘덴서(C3)가 분기됨을 특징으로 하는 모니터의 과도한 고압출력 방지회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019950023920U KR200145738Y1 (ko) | 1995-09-04 | 1995-09-04 | 모니터의 과도한 고압출력 방지회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019950023920U KR200145738Y1 (ko) | 1995-09-04 | 1995-09-04 | 모니터의 과도한 고압출력 방지회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970015543U KR970015543U (ko) | 1997-04-28 |
KR200145738Y1 true KR200145738Y1 (ko) | 1999-06-15 |
Family
ID=19422731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019950023920U KR200145738Y1 (ko) | 1995-09-04 | 1995-09-04 | 모니터의 과도한 고압출력 방지회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR200145738Y1 (ko) |
-
1995
- 1995-09-04 KR KR2019950023920U patent/KR200145738Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970015543U (ko) | 1997-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3784838B2 (ja) | スイッチ電源 | |
US6628532B1 (en) | Drive circuit for a voltage-controlled switch | |
US8456198B2 (en) | Radiation tolerant complementary cascode switch using non-radiation hardened transistors | |
KR200145738Y1 (ko) | 모니터의 과도한 고압출력 방지회로 | |
US4962346A (en) | Transitory current recirculation through a power switching transistor driving an inductive load | |
US5682022A (en) | Active stabilization of serially connected capacitors in high voltage applications | |
US6608769B2 (en) | Switched mode power supply with a device for limiting the output voltage | |
KR100223378B1 (ko) | 고전압 금지회로 | |
JP3370065B2 (ja) | リンギングチョークコンバータ | |
US4755923A (en) | Regulated high-voltage power supply | |
US9960706B1 (en) | Synchronization rectification device | |
JPS6349100Y2 (ko) | ||
US5898584A (en) | Circuit for supplying power to ceiling fan | |
CN108933539B (zh) | 同步整流装置 | |
CN220570463U (zh) | 一种负载可调电路、电源电路、电路板及电子设备 | |
KR940006978Y1 (ko) | 펄스폭 제어 스위칭 모드 전원장치의 과전류 보호회로 | |
KR200176401Y1 (ko) | 캐패시터 돌입 전류방지 회로 | |
US5689408A (en) | Magnetic amplifier | |
KR0136720Y1 (ko) | 모니터의 고전압 보호 회로 | |
KR0121874Y1 (ko) | 과전압 보호 회로 | |
TWI646770B (zh) | Synchronous rectifier | |
KR100287845B1 (ko) | 모니터의 이상전압 보호회로 | |
KR870000653Y1 (ko) | 2전원 회로의 과전압 보호장치 | |
KR0125022Y1 (ko) | 고전압 보호회로 | |
KR910001694Y1 (ko) | 다출력전원회로의 보호회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
LAPS | Lapse due to unpaid annual fee |