KR20010112688A - Method for forming metal line - Google Patents
Method for forming metal line Download PDFInfo
- Publication number
- KR20010112688A KR20010112688A KR1020000032012A KR20000032012A KR20010112688A KR 20010112688 A KR20010112688 A KR 20010112688A KR 1020000032012 A KR1020000032012 A KR 1020000032012A KR 20000032012 A KR20000032012 A KR 20000032012A KR 20010112688 A KR20010112688 A KR 20010112688A
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- interlayer insulating
- insulating layer
- layer
- etched
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Abstract
Description
본 발명은 메탈 배선 형성 방법에 관한 것으로, 특히 2차메탈 이상의 메탈 배선을 사용하여 반도체 소자를 제조하는 메탈 배선 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a metal wiring forming method, and more particularly, to a metal wiring forming method for manufacturing a semiconductor device using metal wirings of at least secondary metal.
일반적으로 반도체 소자의 전기적 신호를 인가하기 위하여 메탈 배선이 필요하며 현재 고집적화한 반도체 소자를 제조하기 위해 2차메탈 이상인 다층 메탈 구조를 갖는 메탈 배선 공정을 사용하고 있다.In general, metal wiring is required to apply an electrical signal of a semiconductor device, and a metal wiring process having a multi-layered metal structure having a secondary metal or more is used to manufacture a highly integrated semiconductor device.
도 1a 내지 도 1f는 종래의 메탈 배선 형성 방법을 도시한 단면도이다.1A to 1F are cross-sectional views illustrating a conventional metal wiring forming method.
도 1a에 도시된 바와 같이 반도체 기판 상에 반도체 소자의 전기적 신호를 인가하기 위하여 패터닝한 제1메탈층(1)을 형성한다. 제1메탈층(1)이 형성된 반도체 기판 상에 층간절연층(2)을 형성하고, 형성된 층간절연층(2)을 기계 화학적 연마(Chemical Mechanical Polishing:CMP)하여 층간절연층(2)을 평탄화 시킨다.As shown in FIG. 1A, a patterned first metal layer 1 is formed on a semiconductor substrate to apply an electrical signal of a semiconductor device. An interlayer insulating layer 2 is formed on the semiconductor substrate on which the first metal layer 1 is formed, and the interlayer insulating layer 2 is chemically polished (CMP) to planarize the interlayer insulating layer 2. Let's do it.
도 1b에 도시된 바와 같이 평탄화한 층간절연층(2) 상부에 감광막을 도포한 후 마스크를 사용하여 감광막 패턴(3)을 형성하고, 감광막 패턴(3)을 마스크로 하여 층간절연층(2)을 식각하여 비아홀(4)을 형성한다.As shown in FIG. 1B, after the photoresist is coated on the planarized interlayer insulating layer 2, the photoresist pattern 3 is formed using a mask, and the interlayer insulation layer 2 is formed using the photoresist pattern 3 as a mask. Etch to form a via hole (4).
도 1c에 도시된 바와 같이 감광막 패턴(3)을 제거하고, 스퍼터링(Sputtering) 공정에 의해 베리어 메탈(Barrier Metal)(5)을 증착하고, 증착된 베리어 메탈(5) 상부에 텅스텐을 사용하여 제2메탈층(6)을 도포한다.As shown in FIG. 1C, the photoresist pattern 3 is removed, a barrier metal 5 is deposited by a sputtering process, and tungsten is used on the deposited barrier metal 5. 2 The metal layer 6 is apply | coated.
도 1d에 도시된 바와 같이 베리어 메탈(5) 및 제2메탈층(6)을 기계 화학적 연마(CMP) 또는 에치 백(Etch-back) 공정을 사용하여 비아홀(4) 내부에만 베리어 메탈(5a) 및 제2메탈(6a)이 형성되도록 한다.As shown in FIG. 1D, the barrier metal 5a and the second metal layer 6 are only inside the via hole 4 using a mechanical chemical polishing (CMP) or etch-back process. And the second metal 6a is formed.
도 1e에 도시된 바와 같이 층간절연층(2) 및 제2메탈(6a) 상부에 스퍼터링 공정에 의해 제3메탈층(7)을 형성하고, 제3메탈층(7) 상부에 감광막을 도포하고 패터닝하여 감광막 패턴(8)을 형성한다.As shown in FIG. 1E, a third metal layer 7 is formed on the interlayer insulating layer 2 and the second metal 6a by a sputtering process, and a photosensitive film is coated on the third metal layer 7. Patterning is performed to form the photoresist pattern 8.
도 1f에 도시된 바와 같이 감광막 패턴(8)을 마스크로 하여 제3메탈층(7)을 건식 식각(Dry Etching)하여 비아홀(4) 상부에 제3메탈(7a)을 형성하여 비아홀(4) 내부의 베리어 메탈(5a) 및 제2메탈(6a)에 의해 제1메탈층(1)과 제3메탈(7a)은 전기적으로 접속된다. 즉, 제3메탈(7a)이 형성될 부분의 제3메탈층(7) 상부에만 감광막 패턴(8)을 형성하여 제3메탈층(7)을 건식 식각하는 다크 톤(Dark Tone)을 사용하여 원하는 패턴을 형성한다.As shown in FIG. 1F, the third metal layer 7 is dry etched using the photoresist pattern 8 as a mask to form a third metal 7a on the via hole 4, thereby forming the via hole 4. The first metal layer 1 and the third metal 7a are electrically connected by the barrier metal 5a and the second metal 6a therein. That is, the photosensitive film pattern 8 is formed only on the upper part of the third metal layer 7 in the portion where the third metal 7a is to be formed, and then dark tones dry etching the third metal layer 7 by using dark tones. Form the desired pattern.
종래의 메탈 배선 형성 방법은 다크 톤을 사용하여 제3메탈층을 식각하여 제3메탈을 형성하나 메탈 라인의 폭이 0.4㎛ 이하의 미세 공정에 있어서 다크 톤을사용하여 제3메탈의 라인의 폭을 미세하게 형성기가 힘들고, 특히 식각 진행시 메탈의 반사율 및 감광막이 빛을 흡수하는 성질 때문에 크리티칼 디멘젼(Critical Dimension)의 값을 제어하기 어려운 문제점을 가지고 있다.The conventional metal wiring forming method uses a dark tone to etch the third metal layer to form a third metal, but in the fine process where the width of the metal line is 0.4 μm or less, the width of the third metal line is used by using the dark tone. It is difficult to form a fine, and in particular, due to the property of the metal reflectance and the photoresist absorbs light during the etching process has a problem that it is difficult to control the value of the critical dimension (Critical Dimension).
또한 종래의 메탈 배선 형성 방법은 미세 공정으로 갈수록 패턴이 밀집되는 영역에 의해 공정 진행이 영향을 많이 받게 되므로 패턴이 밀집되는 영역과 그렇지 않은 영역의 제3메탈층의 식각비가 상이하므로 공정 진행이 어려운 문제점이 있고, 제3메탈층의 식각시 하부 메탈이 완전히 식각되지 않고 남은 제3메탈의 양가장자리의 층간절연층 상부에 형성된 찌꺼기(Residue)로 인해 메탈 라인간의 단락(Short)이 야기되는 문제점을 가지고 있다.In addition, in the conventional metal wiring forming method, the process progression is more affected by the region where the pattern is densified toward the fine process, so that the etching ratio of the third metal layer in the region where the pattern is densely different from the region where the pattern is densely is difficult to proceed When the third metal layer is etched, the bottom metal is not completely etched, and residues formed on the interlayer insulating layer on both edges of the third metal remaining cause short circuits between metal lines. Have.
본 발명의 목적은 제1층간절연층 상부에 제2층간절연층을 형성하고 클리어 톤을 사용하여 제2층간절연층을 식각하고, 식각된 제2층간절연층 상부에 제3메탈층을 형성하고, 제3메탈층을 기계 화학적 연마 또는 에치 백하여 제1메탈층과 제3메탈을 전기적으로 접속시킴으로써 메탈 라인의 폭이 작은 미세 공정에서도 제3메탈의 패턴을 형성하기 용이한 메탈 배선 형성 방법을 제공하는 데 있다.An object of the present invention is to form a second interlayer dielectric layer on top of the first interlayer dielectric layer, etch the second interlayer dielectric layer using clear tones, and form a third metal layer on the etched second interlayer dielectric layer. The metal wiring forming method is easy to form the pattern of the third metal even in a fine process having a small width of the metal line by electrically connecting the first metal layer and the third metal by mechanically chemically polishing or etching back the third metal layer. To provide.
본 발명의 다른 목적은 식각 공정을 하지 않고 기계 화학적 연마에 의해 제3메탈을 형성함으로써 층간절연층 상부에 식각시 발생되는 찌꺼기의 발생을 방지할 수 있고, 이로 인해 메탈 라인간의 단락의 발생을 방지하는 메탈 배선 형성 방법을 제공하는 데 있다.Another object of the present invention is to form a third metal by mechanical chemical polishing without performing an etching process to prevent the generation of residue generated during etching on the interlayer insulating layer, thereby preventing the occurrence of short circuit between metal lines. It is to provide a metal wiring forming method.
도 1a 내지 도 1f는 종래의 메탈 배선 형성 방법을 도시한 단면도,1A to 1F are cross-sectional views illustrating a conventional metal wiring forming method;
도 2a 내지 도 2i는 본 발명의 메탈 배선 형성 방법을 도시한 단면도이다.2A to 2I are cross-sectional views showing the metal wiring forming method of the present invention.
상기의 목적을 달성하기 위하여 본 발명의 메탈 배선 형성 방법은 반도체 소자가 형성된 반도체 기판 상의 반도체 소자에 전기적 신호를 인가하기 위하여 패터닝된 제1메탈층을 형성하는 단계; 제1메탈층이 형성된 반도체 기판 상에 층간 절연을 위한 제1층간절연층을 도포한 후 제1층간절연층을 기계 화학적 연마하는 단계; 기계 화학적 연마된 제1층간절연층 상부에 감광막을 도포한 후 마스크를 사용하여 제1감광막 패턴을 형성하고, 제1감광막 패턴을 마스크로 하여 제1층간절연층을 식각하여 비아홀을 형성한 후 제1감광막 패턴을 제거하고, 비아홀 내부에만 제2메탈층을 채워 제2메탈을 형성하는 단계; 제2메탈 및 기계 화학적 연마된 제1층간절연층 상부에 절연을 위한 제2층간절연층을 도포하고, 제2층간절연층 상부에 감광막을 도포한 후 감광막을 패터닝하여 제2감광막 패턴을 형성하고, 제2감광막 패턴을 마스크로 하여 제2메탈의 표면이 노출되도록 제2층간절연층을 식각하는 단계; 및 제2감광막 패턴을 제거하고, 식각된 제2층간절연층 상부에 제3메탈층을 증착한 후 제2층간절연층이 노출될 때까지 제3메탈층을 기계 화학적 연마하여 식각된 제2층간절연층 내부에 제3메탈을 형성하여 제3메탈과 제1메탈을 전기적으로 접속시키는 제3메탈 형성단계를 구비한 것을 특징으로 한다.In order to achieve the above object, the metal wire forming method of the present invention comprises the steps of: forming a patterned first metal layer for applying an electrical signal to a semiconductor device on a semiconductor substrate on which the semiconductor device is formed; Applying a first interlayer dielectric layer for interlayer insulation on the semiconductor substrate on which the first metal layer is formed, and then mechanically polishing the first interlayer dielectric layer; After applying a photoresist film on the first mechanically polished first interlayer insulating layer, a first photoresist pattern is formed using a mask, and the first interlayer insulation layer is etched using the first photoresist pattern as a mask to form a via hole. Removing the photoresist pattern, and filling the second metal layer only in the via hole to form the second metal; Applying a second interlayer insulating layer for insulation on the second metal and mechanically polished first interlayer insulating layer, applying a photosensitive film on the second interlayer insulating layer and then patterning the photosensitive film to form a second photoresist pattern Etching the second interlayer insulating layer so that the surface of the second metal is exposed using the second photoresist pattern as a mask; And removing the second photoresist pattern, depositing a third metal layer on the etched second interlayer insulating layer, and mechanically polishing the third metal layer until the second interlayer insulating layer is exposed, thereby etching the second interlayer. And a third metal forming step of forming a third metal inside the insulating layer to electrically connect the third metal and the first metal.
상기의 다른 목적을 달성하기 위하여 본 발명의 메탈 배선 형성 방법은 제2층간절연층을 도포한 후 제2층간절연층을 평탄화하기 위해 제2층간절연층을 기계 화학적 연마하는 것을 특징으로 한다.In order to achieve the above another object, the metal wiring forming method of the present invention is characterized in that after applying the second interlayer insulating layer, the second interlayer insulating layer is mechanically chemically polished to planarize the second interlayer insulating layer.
제3메탈 형성단계는 식각된 제2층간절연층 내부의 제3메탈 하부 및 양측벽에 베리어 메탈을 형성하는 단계를 더 구비한 것을 특징으로 한다.The third metal forming step may further include forming a barrier metal on the lower side and both side walls of the third metal in the etched second interlayer insulating layer.
또한 제3메탈 형성단계는 제2감광막 패턴을 제거하고, 식각된 제2층간절연층 상부에 베리어 메탈을 도포하고, 베리어 메탈 상부에 제3메탈층을 증착하고, 제2층간절연층이 노출될 때까지 제3메탈층 및 베리어 메탈을 기계 화학적 연마하여 식각된 제2층간절연층 내부에 제3메탈 및 베리어 메탈을 형성하여 제3메탈과 제2메탈을 전기적으로 접속시키는 것을 특징으로 한다.In addition, in the forming of the third metal, the second photoresist layer pattern may be removed, the barrier metal may be coated on the etched second interlayer insulating layer, the third metal layer may be deposited on the barrier metal, and the second interlayer insulating layer may be exposed. Mechanically polishing the third metal layer and the barrier metal until the third metal and the barrier metal are formed in the etched second interlayer insulating layer to electrically connect the third metal and the second metal.
이하, 첨부된 도면을 참조하여 본 발명의 메탈 배선 형성 방법을 상세히 설명하고자 한다.Hereinafter, a metal wire forming method of the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 도 2i는 본 발명의 메탈 배선 형성 방법을 도시한 단면도이다.2A to 2I are cross-sectional views showing the metal wiring forming method of the present invention.
도 2a 내지 도 2i의 본 발명의 메탈 배선 형성 방법은 반도체 기판 상에 형성된 반도체 소자에 전기적 신호를 인가하기 위하여 패터닝된 제1메탈층(11)을 형성하는 단계, 제1메탈층(11)이 형성된 반도체 기판 상에 층간 절연을 위한 제1층간절연층(12)을 도포한 후 제1층간절연층(12)을 평탄화시키기 위해 제1층간절연층(12)을 기계 화학적 연마하는 단계, 기계 화학적 연마된 제1층간절연층(12a) 상부에 감광막을 도포한 후 마스크를 사용하여 제1감광막 패턴(13)을 형성하고, 제1감광막 패턴(13)을 마스크로 하여 제1층간절연층(12a)을 식각하여 비아홀(14)을 형성한 후 제1감광막 패턴(13)을 제거하고, 비아홀(14) 내부에만 제2메탈층(16)을 채워 제2메탈(16a)을 형성하는 단계, 제2메탈(16a) 및 제1층간절연층(12a) 상부에 절연을 위한 제2층간절연층(17)을 도포하고, 제2층간절연층(17) 상부에 감광막을 도포한 후 감광막을 패터닝하여 제2감광막 패턴(18)을형성하고, 제2감광막 패턴(18)을 마스크로 하여 제2메탈(16a)이 표면에 노출되도록 제2층간절연층(17)을 식각하는 단계 및 제2감광막 패턴(18)을 제거하고, 식각된 제2층간절연층(17a) 상부에 제3메탈층(21)을 증착한 후 제2층간절연층(17a)이 노출될 때까지 제3메탈층(21)을 기계 화학적 연마하여 식각된 제2층간절연층(17a) 내부(19)에 제3메탈(21a)을 형성하여 제3메탈(21a)과 제1메탈(11)을 전기적으로 접속시키는 제3메탈 형성단계로 구성된다.2A to 2I, the method for forming metal wires according to the present invention includes forming a patterned first metal layer 11 to apply an electrical signal to a semiconductor device formed on a semiconductor substrate, wherein the first metal layer 11 is formed. Applying a first interlayer dielectric layer 12 for interlayer insulation on the formed semiconductor substrate and then mechanically polishing the first interlayer dielectric layer 12 to planarize the first interlayer dielectric layer 12, After the photosensitive film is coated on the polished first interlayer insulating layer 12a, a first photosensitive film pattern 13 is formed using a mask, and the first interlayer insulating layer 12a using the first photosensitive film pattern 13 as a mask. ) To form the via hole 14 and then remove the first photoresist pattern 13, and fill the second metal layer 16 only in the via hole 14 to form the second metal 16a. The second interlayer insulating layer 17 for insulation is applied on the two metals 16a and the first interlayer insulating layer 12a, and the second interlayer is cut. After the photoresist is applied on the layer 17, the photoresist is patterned to form a second photoresist pattern 18, and the second metal 16a is exposed to the surface by using the second photoresist pattern 18 as a mask. Etching the interlayer insulating layer 17 and removing the second photoresist layer pattern 18, depositing a third metal layer 21 on the etched second interlayer insulating layer 17a, and then forming a second interlayer insulating layer 17. The third metal 21a is formed in the inside 19 of the second interlayer insulating layer 17a which is etched by mechanical chemical polishing of the third metal layer 21 until the 17a is exposed. And a third metal forming step of electrically connecting the first metal 11 to the first metal 11.
제2메탈을 형성하는 단계는 기계 화학적 연마된 제1층간절연층(12a) 상부에 감광막을 도포한 후 마스크를 사용하여 제1감광막 패턴(13)을 형성하고, 제1감광막 패턴(13)을 마스크로 하여 제1층간절연층(12a)을 식각하여 비아홀(14)을 형성한 후 제1감광막 패턴(13)을 제거하고, 비아홀(14)이 형성된 제1층간절연층(12a) 상부에 베리어 메탈(15)을 도포하고, 도포된 베리어 메탈(15) 상부에 제2메탈층(16)을 도포한 후 도포된 제2메탈층(16) 및 베리어 메탈(15)을 기계 화학적 연마하여 비아홀(14) 내부에만 베리어 메탈(15a) 및 제2메탈(16a)이 채워지도록 한다.The forming of the second metal may include applying a photoresist film on the first chemically polished first interlayer insulating layer 12a to form a first photoresist pattern 13 using a mask, and forming the first photoresist pattern 13. After forming the via holes 14 by etching the first interlayer insulating layer 12a using a mask, the first photoresist layer pattern 13 is removed, and a barrier is formed on the first interlayer insulating layer 12a on which the via holes 14 are formed. The metal 15 is coated, the second metal layer 16 is coated on the applied barrier metal 15, and the second metal layer 16 and the barrier metal 15 are mechanically chemically polished to form a via hole ( 14) The barrier metal 15a and the second metal 16a are filled only inside.
제2층간절연층(17)을 도포한 후 제2층간절연층(17)을 평탄화하기 위해 제2층간절연층(17)을 기계 화학적 연마한다.After applying the second interlayer insulating layer 17, the second interlayer insulating layer 17 is mechanically chemically polished to planarize the second interlayer insulating layer 17.
제3메탈 형성단계는 제2감광막 패턴(18)을 제거하고, 식각된 제2층간절연층(17a) 상부에 베리어 메탈(20)을 도포하고, 베리어 메탈(20) 상부에 제3메탈층(21)을 증착하고, 제2층간절연층(17a)이 노출될 때까지 제3메탈층(21) 및 베리어 메탈(20)을 기계 화학적 연마하여 식각된 제2층간절연층(17a) 내부(19)에 제3메탈(21a) 및 베리어 메탈(20a)을 형성하여 제3메탈(21a)과 제1메탈(11)을 전기적으로 접속시킨다.In the third metal forming step, the second photoresist layer pattern 18 is removed, the barrier metal 20 is coated on the etched second interlayer insulating layer 17a, and the third metal layer is formed on the barrier metal 20. 21 and the inside of the second interlayer insulating layer 17a etched by mechanical chemical polishing of the third metal layer 21 and the barrier metal 20 until the second interlayer insulating layer 17a is exposed. ), The third metal 21a and the barrier metal 20a are formed to electrically connect the third metal 21a and the first metal 11 to each other.
제2층간절연층(17)의 식각시 제2메탈(16a)의 상부 표면의 위치보다 더 깊게 제2층간절연층(17)을 식각할 수 있다.When etching the second interlayer insulating layer 17, the second interlayer insulating layer 17 may be etched deeper than the position of the upper surface of the second metal 16a.
제3메탈 형성단계는 제2감광막 패턴(18)을 제거하고, 식각된 제2층간절연층(17a) 상부에 제3메탈층(21)을 증착한 후 제2층간절연층(17a)이 노출될 때까지 제3메탈층(21)을 에치 백하여 식각된 제2층간절연층(17a) 내부(19)에 제3메탈(21a)을 형성하여 제3메탈(21a)과 제1메탈(11)을 전기적으로 접속시킬 수 있다.In the third metal forming step, the second photoresist layer pattern 18 is removed, the third metal layer 21 is deposited on the etched second interlayer insulating layer 17a, and the second interlayer insulating layer 17a is exposed. The third metal 21a is formed in the inside 19 of the second interlayer insulating layer 17a which is etched back by etching the third metal layer 21 until the third metal 21a and the first metal 11 are formed. ) Can be electrically connected.
또는 제3메탈 형성단계는 제2감광막 패턴(18)을 제거하고, 식각된 제2층간절연층(17a) 상부에 베리어 메탈(20)을 도포하고, 베리어 메탈(20) 상부에 제3메탈층(21)을 증착하고, 제2층간절연층(17a)이 노출될 때까지 제3메탈층(21) 및 베리어 메탈(20)을 에치 백하여 식각된 제2층간절연층(17a) 내부(19)에 제3메탈(21a) 및 베리어 메탈(20a)을 형성하여 제3메탈(21a)과 제1메탈(11)을 전기적으로 접속시킬 수 있다.Alternatively, in the forming of the third metal, the second photosensitive film pattern 18 is removed, the barrier metal 20 is applied on the etched second interlayer insulating layer 17a, and the third metal layer is formed on the barrier metal 20. (21) and inside the second interlayer insulating layer 17a etched by etching back the third metal layer 21 and the barrier metal 20 until the second interlayer insulating layer 17a is exposed. ), The third metal 21a and the barrier metal 20a may be formed to electrically connect the third metal 21a and the first metal 11 to each other.
상기의 구성에 따른 본 발명인 메탈 배선 형성 방법의 동작은 다음과 같다.Operation of the metal wiring forming method of the present invention according to the above configuration is as follows.
도 2a 및 도 2b에 도시된 바와 같이 반도체 기판 상에 형성된 반도체 소자에 전기적 신호를 인가하기 위하여 패터닝된 제1메탈층(11)을 형성하고, 제1메탈층(11)이 형성된 반도체 기판 상에 층간 절연을 위한 제1층간절연층(12)을 도포한 후 제1층간절연층(12)을 평탄화시키기 위해 제1층간절연층(12)을 기계 화학적 연마한다.As shown in FIGS. 2A and 2B, a patterned first metal layer 11 is formed to apply an electrical signal to a semiconductor device formed on the semiconductor substrate, and on the semiconductor substrate on which the first metal layer 11 is formed. After applying the first interlayer dielectric layer 12 for interlayer insulation, the first interlayer dielectric layer 12 is mechanically chemically polished to planarize the first interlayer dielectric layer 12.
도 2c에 도시된 바와 같이 기계 화학적 연마된 제1층간절연층(12a) 상부에 감광막을 도포한 후 마스크를 사용하여 제1감광막 패턴(13)을 형성한다. 제1감광막 패턴(13)을 마스크로 하여 제1층간절연층(12a)을 식각하여 비아홀(14)을 형성한다.As shown in FIG. 2C, after the photoresist film is coated on the first chemically polished first interlayer insulating layer 12a, the first photoresist pattern 13 is formed using a mask. The via hole 14 is formed by etching the first interlayer insulating layer 12a using the first photoresist pattern 13 as a mask.
도 2d에 도시된 바와 같이 비아홀(14) 형성 후 제1감광막 패턴(13)을 제거하고, 비아홀(14)이 형성된 제1층간절연층(12a) 상부에 베리어 메탈(15)을 도포하고, 도포된 베리어 메탈(15) 상부에 제2메탈층(16)을 도포한다. 베리어 메탈(15)은 제1메탈층(11)과 제2메탈층(16a) 간에 전기적 접촉을 좋게 해준다.As shown in FIG. 2D, after the via hole 14 is formed, the first photoresist layer pattern 13 is removed, and the barrier metal 15 is coated on the first interlayer insulating layer 12a on which the via hole 14 is formed. The second metal layer 16 is coated on the barrier metal 15. The barrier metal 15 provides good electrical contact between the first metal layer 11 and the second metal layer 16a.
도 2e에 도시된 바와 같이 도포된 제2메탈층(16) 및 베리어 메탈(15)을 기계 화학적 연마하여 비아홀(14) 내부에만 베리어 메탈(15a) 및 제2메탈층(16)을 채워 베리어 메탈(15a) 및 제2메탈(16a)을 형성한다.As shown in FIG. 2E, the coated second metal layer 16 and the barrier metal 15 are mechanically chemically polished to fill the barrier metal 15a and the second metal layer 16 only in the via hole 14. 15a and the second metal 16a are formed.
도 2f에 도시된 바와 같이 제2메탈(16a) 및 제1층간절연층(12a) 상부에 절연을 위한 제2층간절연층(17)을 도포한다. 제2층간절연층(17)을 평탄화하기 위해 제2층간절연층(17)을 기계 화학적 연마한다. 제2층간절연층(17) 상부에 감광막을 도포한 후 감광막을 패터닝하여 제2감광막 패턴(18)을 형성한다.As shown in FIG. 2F, a second interlayer insulating layer 17 for insulating is applied on the second metal 16a and the first interlayer insulating layer 12a. The second interlayer insulating layer 17 is mechanically chemically polished to planarize the second interlayer insulating layer 17. After the photoresist is coated on the second interlayer insulating layer 17, the photoresist is patterned to form a second photoresist pattern 18.
도 2g에 도시된 바와 같이 제2감광막 패턴(18)을 마스크로 하여 제2메탈(16a)의 표면이 노출되도록 제2층간절연층(17)을 식각하고, 제2감광막 패턴(18)을 제거한다. 제2층간절연층(17)의 식각시 제2메탈(16a)의 상부 표면의 위치보다 더 깊게 제2층간절연층(17)을 식각함으로써 후공정의 제3메탈(21a) 및 베리어 메탈(20a)과 제1메탈(11) 간에 전기적 접속을 용이하게 할 수 있다.As shown in FIG. 2G, the second interlayer insulating layer 17 is etched to expose the surface of the second metal 16a using the second photoresist pattern 18 as a mask, and the second photoresist pattern 18 is removed. do. The second interlayer insulating layer 17 is etched deeper than the position of the upper surface of the second metal 16a when the second interlayer insulating layer 17 is etched, so that the third metal 21a and the barrier metal 20a of the later process are etched. ) And the first metal 11 can be facilitated.
도 2h에 도시된 바와 같이 식각된 제2층간절연층(17a) 상부에 베리어 메탈(20)을 도포하고, 베리어 메탈(20) 상부에 제3메탈층(21)을 증착한다.As shown in FIG. 2H, the barrier metal 20 is coated on the etched second interlayer insulating layer 17a, and the third metal layer 21 is deposited on the barrier metal 20.
도 2i에 도시된 바와 같이 제2층간절연층(17a)이 노출될 때까지 제3메탈층(21) 및 베리어 메탈(20)을 기계 화학적 연마하여 식각된 제2층간절연층(17a) 내부(19)에 제3메탈(21a) 및 베리어 메탈(20a)을 형성하여 제3메탈(21a)과 제1메탈(11)을 전기적으로 접속시킨다.As shown in FIG. 2I, the inside of the second interlayer insulating layer 17a etched by mechanical chemical polishing of the third metal layer 21 and the barrier metal 20 until the second interlayer insulating layer 17a is exposed. The third metal 21a and the barrier metal 20a are formed in 19 to electrically connect the third metal 21a and the first metal 11 to each other.
따라서 본 발명의 메탈 배선 형성 방법은 종래와는 달리 클리어 톤(Clear tone)을 사용하여 제3메탈(21a) 및 베리어 메탈(20a)을 형성하므로 제3메탈(21a) 및 베리어 메탈(20a)의 폭을 미세하게 할 수 있다. 즉, 제3메탈(21a)의 패턴을 용이하게 형성할 수 있다. 또한 제3메탈(21a) 및 베리어 메탈(20a)을 형성하기 위해 건식 식각을 하지 않고 기계 화학적 연마 공정을 사용하므로 종래의 건식 식각에 의해서 발생되는 하부 메탈의 잔존이 전혀 발생되지 않고, 이로 인해 메탈 라인간의 단락이 발생되지 않아 공정 불량의 발생을 방지할 수 있다. 또한 종래의 건식 식각을 위해 감광막을 사용하여야만 하고, 이로 인해 감광막 성분의 폴리머(Polymer)로 인한 웨이퍼 오염을 방지할 수 있고, 폴리머를 제거하기 위하여 까다로운 웨이퍼 세정 공정을 반드시 하여야 하나 본 발명은 제3메탈층(21)의 기계 화학적 연마에 의해 제3메탈(21a)을 형성하므로 웨이퍼 오염의 방지 및 까다로운 웨이퍼 세정 공정이 필요 없다.Therefore, the metal wire forming method of the present invention forms the third metal 21a and the barrier metal 20a by using a clear tone, unlike the conventional art, so that the third metal 21a and the barrier metal 20a may be formed. The width can be made fine. That is, the pattern of the third metal 21a can be easily formed. In addition, since the mechanical chemical polishing process is used without dry etching to form the third metal 21a and the barrier metal 20a, the residual metal of the lower metal generated by the conventional dry etching is not generated at all. No short circuit between lines can prevent the occurrence of process defects. In addition, a conventional photosensitive film must be used for dry etching, and thus, it is possible to prevent wafer contamination due to the polymer of the photosensitive film component, and a difficult wafer cleaning process must be performed to remove the polymer. Since the third metal 21a is formed by the mechanical chemical polishing of the metal layer 21, it is unnecessary to prevent wafer contamination and a difficult wafer cleaning process.
본 발명의 메탈 배선 형성 방법은 베리어 메탈(20a) 및 제3메탈(21a) 형성시 베리어 메탈(20) 및 제3메탈층(21)을 기계 화학적 연마하나, 기계 화학적 연마 공정 대신에 베리어 메탈(20) 및 제3메탈층(21)을 에치 백(Etch-Back)하여 베리어 메탈(20a) 및 제3메탈(21a)을 형성할 수 있다.In the metal wire forming method of the present invention, the barrier metal 20 and the third metal layer 21 are mechanically chemically polished when the barrier metal 20a and the third metal 21a are formed, but instead of the mechanical chemical polishing process, the barrier metal ( 20) and the third metal layer 21 may be etched back to form the barrier metal 20a and the third metal 21a.
본 발명의 메탈 배선 형성 방법은 하부 메탈의 잔존이 전혀 발생되지 않고, 이로 인해 메탈 라인간의 단락이 발생되지 않아 공정 불량의 발생을 방지할 수 있고, 감광막 성분의 폴리머로 인한 웨이퍼 오염의 방지 및 폴리머를 제거하기 위하여 까다로운 웨이퍼 세정 공정이 필요 없다.In the metal wiring forming method of the present invention, there is no residual of the lower metal, and thus a short circuit between the metal lines does not occur, thereby preventing the occurrence of process defects, preventing wafer contamination due to the polymer of the photoresist component, and the polymer. There is no need for a demanding wafer cleaning process.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000032012A KR20010112688A (en) | 2000-06-10 | 2000-06-10 | Method for forming metal line |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000032012A KR20010112688A (en) | 2000-06-10 | 2000-06-10 | Method for forming metal line |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010112688A true KR20010112688A (en) | 2001-12-21 |
Family
ID=19671645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000032012A KR20010112688A (en) | 2000-06-10 | 2000-06-10 | Method for forming metal line |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010112688A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100395907B1 (en) * | 2001-05-17 | 2003-08-27 | 주식회사 하이닉스반도체 | Method for forming the line of semiconductor device |
| KR100772918B1 (en) * | 2006-12-11 | 2007-11-02 | 주식회사 고려반도체시스템 | Flux pin hole plate for semiconductor manufacturing apparatus using mems technology and flux pin hole plate using same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04298030A (en) * | 1991-03-27 | 1992-10-21 | Sony Corp | Method of forming metal plug |
| JPH10261707A (en) * | 1997-03-18 | 1998-09-29 | Sony Corp | Manufacture of semiconductor device |
| KR19980084836A (en) * | 1997-05-26 | 1998-12-05 | 문정환 | Wiring Formation Method of Semiconductor Device |
| KR19990084958A (en) * | 1998-05-12 | 1999-12-06 | 로버트 에이치. 씨. 챠오 | Double inlay structure and manufacturing method thereof |
-
2000
- 2000-06-10 KR KR1020000032012A patent/KR20010112688A/en not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04298030A (en) * | 1991-03-27 | 1992-10-21 | Sony Corp | Method of forming metal plug |
| JPH10261707A (en) * | 1997-03-18 | 1998-09-29 | Sony Corp | Manufacture of semiconductor device |
| KR19980084836A (en) * | 1997-05-26 | 1998-12-05 | 문정환 | Wiring Formation Method of Semiconductor Device |
| KR19990084958A (en) * | 1998-05-12 | 1999-12-06 | 로버트 에이치. 씨. 챠오 | Double inlay structure and manufacturing method thereof |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100395907B1 (en) * | 2001-05-17 | 2003-08-27 | 주식회사 하이닉스반도체 | Method for forming the line of semiconductor device |
| KR100772918B1 (en) * | 2006-12-11 | 2007-11-02 | 주식회사 고려반도체시스템 | Flux pin hole plate for semiconductor manufacturing apparatus using mems technology and flux pin hole plate using same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100542471B1 (en) | A dual damascene process for metal layers and organic intermetal layers | |
| KR100338850B1 (en) | Embedded wiring structure and method for forming the same | |
| KR100831268B1 (en) | Capacitor of semiconductor device and manufacturing method thereof | |
| JPH05267209A (en) | Manufacture of contact vias in integrated circuit | |
| KR20010112688A (en) | Method for forming metal line | |
| KR100640430B1 (en) | Dual damascene method and method of fabricating the copper interconnection layer using the same | |
| KR100230730B1 (en) | Semiconductor element multi-layer metal line manufacturing method | |
| KR20010009036A (en) | A method of forming conductive lines and interconnection thereof | |
| KR20010046324A (en) | Method for forming contact hole of semiconductor devices | |
| KR100720518B1 (en) | Semiconductor device and method for fabricating semiconductor device | |
| KR100598308B1 (en) | Method of forming a damascene pattern in a semiconductor device | |
| KR100857989B1 (en) | Metal line formation method of semiconductor device | |
| KR100422912B1 (en) | Method for forming contact or via hole of semiconductor devices | |
| KR100395907B1 (en) | Method for forming the line of semiconductor device | |
| KR100579856B1 (en) | Metal line formation method of semiconductor device | |
| KR100198636B1 (en) | Interconnecting method of semiconductor device | |
| KR20010087892A (en) | Method for forming metal line | |
| KR100720517B1 (en) | Semiconductor device and method for fabricating semiconductor device | |
| KR100393968B1 (en) | method for forming dual damascene of semiconductor device | |
| KR100338605B1 (en) | Method for forming contact hole of semiconductor | |
| KR100313537B1 (en) | Capacitor forming method | |
| KR100415988B1 (en) | Method for forming a via hole | |
| KR20030044414A (en) | Method for forming metal wiring of semiconductor device | |
| KR100281147B1 (en) | Method for forming contact hole | |
| KR20010066335A (en) | Manufacturing method for semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |