KR20010094567A - Ｔｘ ｉｆ 파우어 컨트롤 장치 및 방법 - Google Patents

Abstract

본 발명은 기지국내의 기지국 관리 시스템을 초기에 셋업할 때나 운용 중에 셀 반경을 조정 할 때 RF단에서 뿐 만 아니라 IF 단에서 디지털 값을 셋팅하여 파우어 출력을 컨트롤하는 TX IF 파우어 컨트롤 장치 및 방법에 관한 것으로, 본 발명의 TX IF 파우어 컨트롤 장치는, 출력되는 아날로그 신호의 파우어 크기를 측정하는 파우어 검출기; 상기 파우어 검출기에서 출력된 리플성분을 제거하는 로우패스필터(LPF); 상기 검출된 신호의 크기를 디지털화하여 BSM에 보고하는 AD컨버터; TX IF 파우어 컨트롤 신호를 제어하고 출력된 상기 TX IF 신호의 크기를 보고하는 FPGA부; 상기 TX IF 신호를 아날로그 신호의 DC 전압으로 변환시키는 DA 컨버터; 상기 DA 컨버터에서 출력되는 DC신호의 리플성분을 제거하고 DC신호레벨을 증폭시키는 LPF 및 AMP; 상기 증폭된 DC성분의 크기를 컨트롤 전압 입력 레벨에 알맞게 하기 위해 사용된 컨트롤전압 안정화 회로; 및,상기 TX IF 신호가 DC로 변환된 컨트롤 전압에 의해 그 증폭을 변환하는 전압 제어 감쇄기(VCA)를 포함하므로, TX IF 파우어 컨트롤을 기지국 관리 시스템의 디지털 값 셋팅에 의하여 조정하여 기준 출력을 지속적으로 유지할 수 있다.

Description

ＴＸ ＩＦ 파우어 컨트롤 장치 및 방법{TX Intermediate Frequency Power Control Device and Method Thereof}

본 발명은 TX IF 파우어 컨트롤 장치 및 방법에 관한 것으로, 특히 기지국내의 기지국 관리 시스템을 초기에 셋업할 때나 운용 중에 셀 반경을 조정 할 때 RF단에서 뿐 만 아니라 IF 단에서 디지털 값을 셋팅하여 파우어 출력을 컨트롤하는 TX IF 파우어 컨트롤 장치 및 방법에 관한 것이다.

일반적으로 기지국에서의 충분한 전파환경을 위하여 이동 통신용 시스템을 초기에 셋업 할 때나 운용중 기지국에서 저 출력이 지속적으로 유지 될 때에는 출력을 상승시키거나 하강시키기 위하여 기지국내의 셀 반경을 조정 할 때가 많다. 셀 반경을 조정하는 때에는 기지국 관리 시스템에서 기지국의 수가 다수이어야 하고 또한 기지국간의 거리가 가까워야 기지국에서 기준 출력을 지속적으로 유지할 수있다.

현재 제안된 파우어 컨트롤 장치에 의한 컨트롤방법은 통신 시스템 운용중 전파환경의 변화 등으로 인하여 조정이 필요한 경우 기지국 자체의 가변 저항을 이용하여 RF단에서의 셀의 최종 출력을 조정한다. 그러나, 이러한 가변저항을 이용한 컨트롤 방법은 IF 단에서 파우어 출력이 낮은 경우에는 통신기술자가 멀리 떨어져 있는 기지국에 직접 가서 RF단의 TX 파우어를 컨트롤하여야 한다.

이와 같은 실정 하에서 RF 파우어 컨트롤은 기지국 시스템의 출력에 문제 발생시 일정한 한계만을 컨트롤 할뿐 IF 파우어에 대해서는 바로 조치 할 수 없는 곤란한 문제가 있다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 이루어진 것으로서, 본 발명은 기지국 관리 시스템에서 8 비트 DA 컨버터를 사용하여 미세한 TX 파우어 컨트롤에 대한 디지털 값을 셋팅하여 조정할 수 있게 하고 기지국의 출력을 감시하며 기지국의 출력에 문제 발생시 바로 조치하여 RF TX 파우어 컨트롤 기능을 IF단까지 확대하는 TX IF 파우어 컨트롤 장치 및 방법을 제공하는 데에 그 목적이 있다.

도 1은 본 발명에 따른 관련 전체적인 TX IF 파우어 컨트롤에 대한 블록도,

도 2는 본 발명의 TX IF 파우어 검출기의 상세 회로도,

도 3은 도 1의 TX IF 파우어 컨트롤 장치내의 FPGA부의 상세 회로도 및,

도 4는 도 1의 DC 성분을 컨트롤 전압에 알맞게 변환하는 전압 컨트롤 안정화 회로의 회로도이다.

* 도면의 주요부분에 대한 부호의 설명 *

10 : TX레벨 검출기

20 : 로 패스 필터

30 : AD 컨버터

40: FPGA

50 : DA 컨버터

60 : 로 패스 필터 및 앰프

70 : DC 레벨 안정화 회로

80 : 컨트롤 감쇄기 회로(VCA)

100 :BSM

상기한 목적을 달성하기 위한 본 발명에 따른 본 발명의 TX IF 파우어 컨트롤 장치는, 출력되는 아날로그 신호의 파우어 크기를 측정하는 파우어 검출기; 상기 파우어 검출기에서 출력된 리플성분을 제거하는 로우패스필터(LPF); 상기 검출된 신호의 크기를 디지털화하여 BSM에 보고하는 AD컨버터; TX IF 파우어 컨트롤 신호를 제어하고 출력된 상기 TX IF 신호의 크기를 보고하는 FPGA부; 상기 TX IF 신호를 아날로그 신호의 DC 전압으로 변환시키는 DA 컨버터; 상기 DA 컨버터에서 출력되는 DC신호의 리플성분을 제거하고 DC신호레벨을 증폭시키는 LPF 및 AMP; 상기 증폭된 DC성분의 크기를 컨트롤 전압 입력 레벨에 알맞게 하기 위해 사용된 컨트롤전압 안정화 회로; 및,상기 TX IF 신호가 DC로 변환된 컨트롤 전압에 의해 그 증폭을 변환하는 전압 제어 감쇄기(VCA)를 포함한 것을 특징으로 한다.

또한, 본 발명에 따른 TX IF 파우어 컨트롤 방법은, 출력 레벨을 확인하기 위해 출력되는 아날로그 신호의 파우어 크기를 측정하는 제 1단계; 상기 TX IF 파우어 검출기에서 출력된 리플 성분을 제거하는 제 2단계; 상기 TX IF 파우어 검출기에서 검출된 신호의 크기를 디지털화하고 아날로그/디지털 컨버터를 사용하여 BSM에 보고하는 제 3단계; FPGA부에 의하여 상기 TX IF 파우어 컨트롤 신호를 제어하고 출력된 TX IF 신호의 크기를 보고하는 제 4단계; TX IF 파우어 컨트롤 신호를 아날로그 신호의 DC 전압으로 디지털/아날로그 컨버터에 의해 변환시키는 제 5단계; 상기 DA 컨버터에서 출력되는 DC 신호의 리플성분을 제거하고 DC 신호레벨을 VCA의 컨트롤 전압에 정합시켜 증폭시키는 제 6단계; 상기 증폭된 DC성분의 크기를 컨트롤 전압 안정화 회로를 이용하여 컨트롤 전압 입력 레벨에 정합시키는 제 7단계; 및, 상기 TX IF 컨트롤 신호가 DC 로 변환된 컨트롤 전압에 의해 그 증폭을 안정화하는 제 8단계 포함한 것을 특징으로 한다.

이와 같이 구성된 본 발명의 TX IF 파우어 컨트롤 장치는 기지국 관리 시스템에서 TX 파우어 레벨 DETECTOR(10)와 FPAG(40)를 추가하여 간단한 조작으로 IF단의 TX 파우어를 조정할 수 있다. 또한 기지국 초기 셋업을 위하여 FPGA(40)를 이용하여 초기의 TX 출력을 확인하기 위해 일정한 기준출력이 나갈 수 있도록 점퍼(JUMPER) 셋팅을 하여 그 출력을 확인 할 수 있다.

이하에서 본 발명의 TX IF 파우어 컨트롤 장치 및 방법의 일 실시예에 대해서 첨부된 도 1, 도 2, 도 3,및 도 4를 참조하여 설명하면 다음과 같이 더욱 명백히 이해될 수 있다.

도 1은 본 발명에 따른 관련 전체적인 TX IF 파우어 컨트롤에 대한 블록도를 나타낸다.

도 1을 참조하면, 본 발명에 의한 TX IF 파우어 컨트롤 장치가 다음과 같이 기술된다. 출력 레벨을 확인하기 위해 파우어 검출기(10)는 출력되는 아날로그 신호의 파우어 크기를 DC 레벨로 검출하여 파우어를 측정한다. 이 DC 파우어는 TX 출력 파우어 검출기(10)에서 출력된 DC 성분에 포함한 약간의 리플성분을 없애기 위해 LPF(LOW PASS FILTER)(20)를 통과한다.

8비트의 신호를 포함한 아날로그/디지털 컨버터(30)는 LPF(20)를 통과하여 출력된 DC 성분을 아날로그/디지털신호로 변환시켜 디지털 값으로 정량화시킨다. 다시 말해, 8 비트 아날로그/디지털 컨버터(30)는 TX IF 파우어 검출기(10)에서 검출된 신호의 크기를 디지털화하여 BSM(100)(BTS 관리 시스템)에 보고하기 위하여 채용된다. 이렇게 디지털로 변환된 데이터는 TX IF 파우어의 크기를 나타낸다.

아날로그/디지털 컨버터(30)에 의하여 출력된 디지털 신호는 FPGA(40)를 거쳐 BSM(100)으로 전달된다. FPGA부(40)는 디지털 값으로 정량화한 데이터의 크기에 따라 TX IF 파우어 컨트롤 데이터 출력신호를 제어하고 그 제어된 TX IF 신호의 크기를 보고하는 역할을 한다.

이와 같이 보고된 데이터 신호는 IF 파우어 컨트롤을 위해 8비트의 디지털/아날로그 컨버터(50)에 의하여 TX IF 파우어 컨트롤 신호를 아날로그 신호의 DC 전압으로 변환시킨다. DA 컨버터(50)에서 출력되는 DC 신호에는 클럭(CLOCK)펄스에 의해 발생되는 리플(RIPPLE) 성분이 포함된다. 이것을 제거하기 위해 다음 LPF(LOW PASS FILTER)를 통과시키는데 이때 DA 컨버터(50)에서 출력되는 신호 레벨의 DC 성분을 증폭시키기 위해 LPF 및 OP/AMP(60)를 이용한다. 다시말해, FPGA(40)에서 출력된 TX IF 파우어 컨트롤 디지털 데이터를 아날로그 신호로 디지털/아날로그 컨버터(50)로 변환시켜서 출력된다.

컨트롤전압 안정화 회로(70)는 증폭된 DC성분의 크기를 전압 컨트롤 감쇄기 회로(Voltage Control Attenuator;VCA)(80)의 컨트롤 전압 입력 레벨에 알맞게 하기 위해 사용된다.

또한, 전압 컨트롤 감쇄기 회로(80)는 TX IF 컨트롤 신호가 DC 로 변환된 컨트롤 전압에 의해 그 증폭을 변환하도록 감쇄시킨다.

도 2는 본 발명의 TX IF 파우어 검출기의 상세 회로도이다. 도 2에서 파우어 검출기(10)는 출력되는 파우어의 크기를 확인하기 위해 사용한다. 또 이 파우어 검출기(10)는 아날로그 신호의 크기로 검출하여 DC 레벨로 변환시켜 출력하게 된다.

도 2의 파우어 검출기(10) 회로에 대한 동작을 살펴 보면, 입력되는 신호는 증폭된 사인 파형(SINE WAVE)형태로 입력된다. 입력된 사인파 신호의 첫번째 플러스 반주기가 입력되면, 다이오드의 D1이 도통 되고 커패시터 C1에 입력 최대 전압인 Vin까지 충전된다. 이때 다이오드 D2는 차단 상태가 되어 동작하지 않는다. 그리고 다음 사인파 신호의 마이너스 반주기가 입력되면 다이오드D1 은 차단 상태가 되고 다이오드D2는 도통 된다.

이때 커패시터 C2에는 Vin의 전압이 충전되어 최종 출력은 입력 전압의 2배가되는 직류 전압이 출력된다. 따라서 이러한 방식을 사용하여 아주 작은 미소 신호를 검출한다.

도 3은 도 1의 TX IF 파우어 컨트롤 장치내의 FPGA부의 상세 회로도이다. 도 3에서 FPGA부(40)는 BSM(100)에서 입력되는 TX IF 파우어 컨트롤 신호를 제어하여 검출시키기 위한 2개의 버퍼(G1,G2)와 1개의 NOT 게이트(G3)와, 2개의 래치를 가진 로직을 포함한다. 또 FPGA부(40)는 TX IF 파우어 검출기(10)에 의하여 정량화된 디지털 데이터를 BSM(100)에 보고하고, BSM(100)에서 전송된 TX IF 파우어 컨트롤 데이터를 DA 컨버터(50)에 전송하는 역할을 담당한다. 각각의 데이터를 한번 래치(LATCH)후 전송하게 되는데 동일한 버스라인을 사용한다. 이것은 입력/출력 핀의 수효를 줄일 수 있다.

FPGA내부 회로에 대한 로직(LOGIC)은 다음과 같다.

BSM(100)으로부터 입력되는 TX IF 파우어 컨트롤 신호가 LOW로서 NOT게이트(G3)에 입력되면, 이 NOT게이트(G3)를 통과한 신호는 HIGH상태로 되어 버퍼게이트(G1)를 이네이블시킨다. 이 버퍼게이트(G1)가 이네이블될 때, AD컨버터(30)로부터 TX IF 파우어 검출 데이터가 래치(L1)를 거쳐 IF 파우어의 크기를 디지털 데이터로하여 BSM(100)으로 보고하고, 이 BSM(100) 에서는 출력되는 신호의 크기를 확인하여 디지털 데이터로 전송하는 데 이때 이네이블 신호는 하이가 된다. 이네이블 신호가 하이가 되면 게이트 (G1)은 동작을 하지 않고 게이트 (G2) 가 동작되어 BSM(100)에서 전송된 데이터가 래치(L2)를 거쳐 TX IF 파우어 제어신호로서 DA 컨버터(50)로 출력된다.

다시 말해, 이네이블신호가 HIGH이면 NOT게이트(G3)를 통과한 신호는 LOW가 되어 버퍼(G1)는 디스에이블되어 동작을 하지 않게 되고, 버퍼(G2)가 이네이블되어 제어데이터 신호를 입력하고, 출력 게이트 버퍼(G2)는 이네이블되어 래치 L2를 거쳐 DA 컨버터(50)로 출력된다.

반대로 이네이블신호가 LOW이면, BSM(100)에서 입력되는 TX IF 파우어 컨트롤 신호의 버퍼가 디스에이블되고, 출력 게이트 버퍼(G1)는 이네이블된다. 이에 따라서 TX IF 파우어 컨트롤 데이터는 래치(L1)를 통하여 BSM(100)으로 전달된다. 또한 FPGA(40)외부에 점퍼 셋팅용 헤더(HEADER)를 두고 HIGH일 때 BSM(100)과의 모든 데이터를 무시하고 TX IF 파우어 컨트롤 신호로10000000의 신호가 나가도록 한다. 이것은 초기 기지국에서 셋업할 때 출력을 확인하기 위한 것이다.

도 4는 도 1의 LPF(60)에서 출력된 DC 성분을 전압 컨트롤 안정화부(70)의 컨트롤 전압에 알맞게 변환하는 회로도이다.

도 4에 있어서, 전압 컨트롤 안정화 회로(70)는 보통 직렬 저항R1 과 병렬 저항R2 을 이용하여 사용된다. 컨트롤 전압 안정화부 회로(70)에 의한 전압 이득은 Vo/Vi = R2/(R1+R2)와 같이 계산된다. 도 4에서 전압제어 감쇄기(VCA)(80)는 LPF(60)에서 출력된 컨트롤 전압에 의해 파우어가 출력되며, 컨트롤에 의한 전압제어 감쇄기(VCA)는 그 VCA출력과 비례하여 컨트롤 전압이 증가하는 출력특성을 갖는다.

이에 따라 IF 단과 RF 단과 동시에 세부적인 파우어 컨트롤이 가능하므로 안정적인 시스템을 유지 할 수 있다. 이 TX IF 파우어 컨트롤은 기지국 관리 시스템에서 간단한 디지털 값을 셋팅하여 기지국의 TX 파우어를 조정 할 수 있게 하는 것이다.

본 발명의 RF 파우어 컨트롤장치 및 방법에 의하면, 이동 통신용 시스템을 초기에 셋업하는 경우 혹은 IF 단에서의 출력이 낮은 경우 TX IF 파우어 컨트롤을 기지국 관리 시스템에서 간단한 디지털 값을 셋팅하여 조정할 수 있게 하여 운용중 기지국에서 기준 출력을 지속적으로 유지할 수 있다.

따라서 원거리 떨어진 기지국에 가지 않고 원격 조정이 가능하기 때문에 충분한 전파환경을 유지하여 양질의 호통화 서비스를 제공 할 수 있고 시간 및 인적자원을 아낄 수 있다. 또한 기지국 문제 발생시 RF 와 IF의 파우어 크기를 확인하여 문제 발생 위치를 빨리 파악하여 빠른 조치가 가능하다는 효과가 있다

Claims (6)

1. TX IF 파우어 컨트롤 장치에 있어서,

   출력되는 아날로그 신호의 파우어 크기를 측정하는 파우어 검출기;

   상기 파우어 검출기에서 출력된 리플성분을 제거하는 로우패스필터(LPF);

   상기 검출된 신호의 크기를 디지털화하여 BSM에 보고하는 AD컨버터;

   TX IF 파우어 컨트롤 신호를 제어하고 출력된 상기 TX IF 신호의 크기를 보고하는 FPGA부;

   상기 TX IF 신호를 아날로그 신호의 DC 전압으로 변환시키는 DA 컨버터;

   상기 DA 컨버터에서 출력되는 DC신호의 리플성분을 제거하고 DC신호레벨을 증폭시키는 LPF 및 AMP;

   상기 증폭된 DC성분의 크기를 컨트롤 전압 입력 레벨에 알맞게 하기 위해 사용된 컨트롤전압 안정화 회로; 및,

   상기 TX IF 신호가 DC로 변환된 컨트롤 전압에 의해 그 증폭을 변환하는 전압 제어 감쇄기(VCA)를 포함한 것을 특징으로 하는 TX IF 파우어 컨트롤 장치.
2. 제 1항에 있어서,

   상기 파우어 검출기회로는 사인파 신호의 첫번째 플러스 반주기가 입력되면, 도통되는 다이오드와, 차단 상태가 되어 동작하지 않는 다이오드와, 입력 최대 전압인 Vin까지 충전되는 커패시터를 포함한 것을 특징으로 하는 TX IF 파우어 컨트롤 장치.
3. 제 1항에 있어서,

   상기 FPGA내부 회로는 BSM에서 입력되는 TX IF 파우어 컨트롤 신호를 제어하여 검출시키기위한 3개의 버퍼와, 2개의 래치를 가진 로직을 포함한 것을 특징으로 하는 TX IF 파우어 컨트롤 장치.
4. 제 1항에 있어서,

   상기 전압제어 감쇄기(VCA)는 그 VCA출력과 비례하여 컨트롤 전압이 증가하는 출력특성을 갖는 것을 특징으로 하는 TX IF 파우어 컨트롤 장치.
5. TX IF 파우어 컨트롤 방법에 있어서,

   출력 레벨을 확인하기 위해 출력되는 아날로그 신호의 파우어 크기를 측정하는 제 1단계;

   상기 TX IF 파우어 검출기에서 출력된 리플 성분을 제거하는 제 2단계;

   상기 TX IF 파우어 검출기에서 검출된 신호의 크기를 디지털화하고 아날로그/디지털 컨버터를 사용하여 BSM에 보고하는 제 3단계;

   FPGA부에 의하여 상기 TX IF 파우어 컨트롤 신호를 제어하고 출력된 TX IF 신호의 크기를 보고하는 제 4단계;

   TX IF 파우어 컨트롤 신호를 아날로그 신호의 DC 전압으로 디지털/아날로그 컨버터에 의해 변환시키는 제 5단계;

   상기 DA 컨버터에서 출력되는 DC 신호의 리플성분을 제거하고 DC 신호레벨을 VCA의 컨트롤 전압에 정합시켜 증폭시키는 제 6단계;

   상기 증폭된 DC성분의 크기를 컨트롤 전압 안정화 회로를 이용하여 컨트롤 전압 입력 레벨에 정합시키는 제 7단계; 및,

   상기 TX IF 컨트롤 신호가 DC 로 변환된 컨트롤 전압에 의해 그 증폭을 안정화하는 제 8단계 포함한 것을 특징으로 하는 TX IF 파우어 컨트롤 방법.
6. 제 5항에 있어서,

   상기 FPGA부는 이네이블 신호가 HIGH이면 NOT게이트를 통과한 신호는 LOW가 되어 버퍼는 디스에이블되어 동작을 하지 않게 되고, 버퍼가 이네이블되어 제어데이터신호를 입력하고, 출력 게이트 버퍼는 이네이블되어 래치를 거쳐 DA 컨버터로 출력되는 것을 특징으로 하는 TX IF 파우어 컨트롤 방법.