KR20010094276A - control system for compensating etch amount of semiconductor wafer - Google Patents

control system for compensating etch amount of semiconductor wafer Download PDF

Info

Publication number
KR20010094276A
KR20010094276A KR1020000017845A KR20000017845A KR20010094276A KR 20010094276 A KR20010094276 A KR 20010094276A KR 1020000017845 A KR1020000017845 A KR 1020000017845A KR 20000017845 A KR20000017845 A KR 20000017845A KR 20010094276 A KR20010094276 A KR 20010094276A
Authority
KR
South Korea
Prior art keywords
etching
compensation
menu
etching amount
time
Prior art date
Application number
KR1020000017845A
Other languages
Korean (ko)
Other versions
KR100567627B1 (en
Inventor
김재필
이병권
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000017845A priority Critical patent/KR100567627B1/en
Publication of KR20010094276A publication Critical patent/KR20010094276A/en
Application granted granted Critical
Publication of KR100567627B1 publication Critical patent/KR100567627B1/en

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B65CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65DCONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D27/00Envelopes or like essentially-rectangular containers for postal or other purposes having no structural provision for thickness of contents
    • B65D27/32Opening devices incorporated during envelope manufacture
    • B65D27/38Tearing-strings or -strips
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B65CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65DCONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D27/00Envelopes or like essentially-rectangular containers for postal or other purposes having no structural provision for thickness of contents
    • B65D27/12Closures
    • B65D27/14Closures using adhesive applied to integral parts, e.g. flaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE: A control system for compensating an etching amount of a semiconductor wafer is provided to process uniformly a semiconductor device by compensating a variation of feature according to an operating time of a semiconductor processing system. CONSTITUTION: A setup menu(40)for etching amount compensation is to select three compensation standards such as a practical processing time of a chamber, the number of wafer performing an etching process, and a standby time for performing a process. An etching amount compensation method setup menu(70) of and an etching amount setup menu(80) are provided as menus of an input screen. An etching amount compensation direction setup menu(50) is provided as a menu of the input screen. The etching amount compensation method setup menu(70) provides a menu for selecting the compensation using an absolute time and the compensation using percentage. A compensation unit setup menu(90) is provided to set up a time unit in the etching amount setup menu(80). In addition, an etching amount compensation function selection menu(20), a chamber setup menu(30), and an etching amount function application setup menu(60) are provided.

Description

반도체 웨이퍼의 에치량 보상을 위한 제어시스템 {control system for compensating etch amount of semiconductor wafer}Control system for compensating etch amount of semiconductor wafer

본 발명은 반도체 디바이스의 제조에 관한 것으로서, 보다 상세하게는 에칭(etching), 애싱(ashing) 또는 클리닝(cleaning) 가공설비의 계속적인 사용에 따른 장비의 공정특성의 변화를 보상하는 제어 시스템에 관한 것이다.BACKGROUND OF THE INVENTION Field of the Invention The present invention relates to the manufacture of semiconductor devices, and more particularly, to a control system that compensates for changes in the process characteristics of equipment resulting from the continued use of etching, ashing or cleaning processing facilities. will be.

예컨대, 데포지션장비나 에칭장비 등과 같은 반도체 디바이스 공정장비들은일반적으로 공정을 진행하는 챔버가 있게 마련인데, 웨이퍼의 가공 내용은 진행시간, RF 시간, 공정장비의 사용시간, 파트의 라이프 타임에 따라 데포지션율이나 에칭율 등이 다르게 나타난다.For example, semiconductor device processing equipment such as deposition equipment or etching equipment generally has a chamber for processing the wafer. The processing of wafers is performed according to the processing time, RF time, operating time of the processing equipment, and part life time. Deposition rate and etching rate differ.

실제 반도체 기판에 어떤 막질을 증착할 때 또는 에칭할 때 시간에 따라 또는 RF시간에 따라 각각 다르게 나타날 수 있다. 일반적으로 시간이 지남에 따라 데포지션율과 에칭율이 점차 미세하게 감소하게 되는 경향을 보인다. 이와 같은 챔버의 자연스러운 조건 변화는 지금까지는 디바이스에 그다지 큰 영향을 주지 못했으나, 디바이스가 집적화 될수록 예컨대 디자인 룰이 0.21㎛급 이하의 디바이스의 경우에는 디자인 룰에 의한 디바이스 마진이 매우 작아져 각종 불량 및 산포에 영향을 주는 것으로 확인되고 있다.When a film is deposited on an actual semiconductor substrate or etched, it may appear differently depending on time or RF time. In general, the deposition rate and the etching rate tend to decrease gradually over time. Such changes in the natural conditions of the chamber have not had a significant effect on the device until now, but as devices are integrated, for example, devices having a design rule of 0.21 μm or less have a very small device margin due to the design rule. It has been found to affect scattering.

예를 들어 여러 대의 설비를 사용할 때 종단점 시간(end point time)이 다르게 나타나고 에칭율이 다르게 나타나 많은 설비로 대량 생산할 때 이와 같은 문제는 훨씬 심각해진다.For example, when using multiple plants, the end point time is different and the etching rate is different, which makes the problem even more severe when mass production with many plants.

도 1의 그래프는 고밀도 플라즈마 에칭설비에 있어서 처리하는 웨이퍼의 매수의 증가에 따른 에칭율의 변화 추이를 실제로 모니터링하여 얻어진 데이터를 도시한 그래프이다 (단, 설비 모델이나 방식에 따라 에칭율의 변화가 다를 수는 있음). 이 그래프의 실측선의 변화로부터 확인할 수 있는 바와 같이, 진행 매수의 증가에 따라 에칭율이 선형적으로 감소하는 추세를 보이는 것(추세선)이 아니라 불규칙적으로 감소하는 추세를 보인다는 것이다. 물론, 실측선과 추세선 간의 유의차가 매우 큰 것이라는 볼 수 없을지라도 이 정도의 유의차가 있음으로 해서도 균일한품질의 제품을 생산하는 데 나쁜 영향을 미칠 수 있다.The graph of FIG. 1 is a graph showing data obtained by actually monitoring the change in the etching rate according to the increase in the number of wafers processed in the high density plasma etching equipment. May vary). As can be seen from the change in the actual measurement line of the graph, the etching rate decreases linearly with the increase in the number of moving sheets (the trend line), but it shows the decreasing trend irregularly. Of course, even if the significant difference between the measured line and the trend line is not seen to be very large, even this significant difference can adversely affect the production of a uniform quality product.

따라서, 에칭율의 유의차가 보상되지 않으면 에칭 시간이 짧은 공정에 있어서 또는 에칭 목표(target)에 대한 마진이 없는 공정에서는 설비에 따라서 에칭 진행 시간에 따른 마진이 전혀 없는 상태가 생길 수도 있다. 예컨대, 특정 디바이스의 SAC 에칭중 스토퍼 에칭 시간은 10초인데 시간에 따른 에칭율에 변화가 있다면 안열림(not open) 상태가 발생한다.Therefore, if the significant difference in the etching rate is not compensated for, a process in which the etching time is short or in a process in which there is no margin for the etching target may be in a state where there is no margin according to the etching progress time depending on the equipment. For example, during the SAC etching of a specific device, the stopper etching time is 10 seconds, but if there is a change in the etching rate with time, a not open state occurs.

통상 여러 설비에 에칭률의 사양을 정할 때는 여러 설비의 에칭률 평균에서 디자인 룰에 따른 사양을 정하게 되어 있는데, 기본적으로 설비간의 유의차, 웨이퍼간의 유의차, 디바이스 에칭 진행 매수 등에 따라 사양 이탈(specification out) 현상이 발생한다.In general, when the specification of the etching rate is set in several facilities, the specification according to the design rule is determined from the average of the etching rates of the various facilities. Basically, specification deviation is caused by significant differences between facilities, significant differences between wafers, and number of device etching progresses. out) phenomenon occurs.

설비의 에칭율 변화는 안정적인 공정조건으로 어느 정도 해결되지만 부족한 부분에 대한 해결책이 마련될 필요가 있다. 디자인 룰이 보다 엄격하게 될수록 에칭량은 디바이스 특성에 커다란 영향을 미치는 경향이 있다. 그러므로 에칭율의 변화에 따른 보상 툴이 없다면 매우 심각한 문제가 발생할 수 있다.The change in the etching rate of the equipment is solved to some extent by stable process conditions, but a solution for the shortcomings needs to be provided. As the design rules become more stringent, the amount of etching tends to have a greater impact on device characteristics. Therefore, a very serious problem may arise if there is no compensation tool due to the change in the etching rate.

도 2a 내지 2c는 스토퍼 에칭의 공정단계를 도시한다. 도 2a는 에칭전, 도 2b와 2c는 에칭후의 상태를 각각 도시하고 있다. 스토퍼 에칭영역(10a)은 에칭시간이 10"으로서 마진이 아주 작게 주어진다. 도 2b는 스토퍼 에칭에서 에칭 후의 모습인 표면(10b)이 정상적으로 에칭되어 디바이스 특성상 문제가 없지만, 도 2c는 스토퍼 에칭 영역(10c)이 부족 에칭되어 에칭 표면이 비정상적인 상태인 경우를 도시한다. 에칭시간은 10"인데 에칭량(etch amount)이 감소되면 이러한 문제가 발생하므로, 에칭량이 변화는 반드시 보상되어야 한다. 즉, 챔버의 진행 매수에 따라서 에칭량이 달라지는 것은 보상되어야 하며 특히 고집적 디바이스 제조를 위해 에칭시간이 짧으면서 엄격한 공정단계에서는 툴에 의한 보상이 요구된다고 하겠다. 이와 같은 보상이 이루어지지 않으면 공정 품질의 균일성은 보장될 수 없게 된다. 이와 같은 보상은 비단 에칭공정에서만 아니라 애싱공정이나 클리닝공정에서도 필요하며 나아가 반도체 가공설비 전반적으로 이러한 보상 개념이 적용될 필요가 있다.2A to 2C show the process steps for stopper etching. 2A shows the state before etching, and FIGS. 2B and 2C show the state after etching, respectively. The stopper etched region 10a is given a very small margin with an etching time of 10 ". Fig. 2B shows that the surface 10b, which is the state after etching in the stopper etching, is normally etched so that there is no problem in device characteristics. 10c) is insufficiently etched and the etching surface is in an abnormal state. This problem occurs when the etching time is 10 " but the etch amount is reduced, so the change in the etching amount must be compensated for. In other words, the etching amount varies depending on the number of chambers to be processed, and in particular, for the manufacture of highly integrated devices, the etching time is short and the tool process is required in the strict process step. Without such compensation, uniformity in process quality cannot be guaranteed. Such compensation is necessary not only in the etching process but also in the ashing process or the cleaning process, and further, the compensation concept needs to be applied to the overall semiconductor processing equipment.

본 발명은 반도체 가공설비의 운전시간의 경과에 따른 특성 변화를 보상하여 반도체 디바이스의 가공을 균일하게 하여 공정 품질을 높이고 불량률을 감소시켜 원가절감을 도모하기 위한 것을 그 목적으로 한다.The object of the present invention is to compensate for the change in characteristics of the semiconductor processing equipment with the passage of the operating time, to uniformly process the semiconductor device, to improve the process quality and to reduce the defective rate, thereby reducing the cost.

도 1은 에칭설비에서 진행 매수에 따른 에치율의 변화를 도시한 그래프이다.1 is a graph showing the change in the etch rate according to the number of running in the etching equipment.

도 2a는 에칭공정 전의 상태 도이고, 도 2b는 정상적인 에칭공정 후의 상태도 이며, 도 2c는 비정상적인 에칭공정 후의 상태도 이다.2A is a state diagram before an etching process, FIG. 2B is a state diagram after a normal etching process, and FIG. 2C is a state diagram after an abnormal etching process.

도 3은 에칭량 자동 보상을 위해 에칭설비에 추가되어야 할 기능을 설정하기 위한 입력화면을 보여준다.3 shows an input screen for setting a function to be added to an etching facility for automatic etching amount compensation.

도 4는 본 발명의 개념을 적용하여 공정을 수행하는 경우의 공정도이다.4 is a flowchart illustrating a process of applying a concept of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

10a, 10b, 10c: 스토퍼 에치영역 12: 부족에치10a, 10b, 10c: stopper etched area 12: underetched

위와 같은 목적을 달성하기 위하여, 반도체 디바이스를 제조하는 에칭 설비의 공정을 제어하기 위한 제어 시스템이 제공된다. 이 에칭 설비 공정 제어 시스템은 에칭 챔버의 사용시간 혹은 에칭공정을 진행한 웨이퍼 매수와 같은 보상기준을 설정하기 위한 메뉴와, 에칭공정 수행시 설정된 상기 보상기준에 따라 상기 에칭 설비가 적용해야할 에칭 보상방식과 에칭 보상량을 설정하기 위한 메뉴를 구비하는 입력화면을 디스플레이하고, 디스플레이 화면을 통해 설정된 데이터를 읽어들이는 기능을 갖는다.In order to achieve the above object, a control system for controlling a process of an etching facility for manufacturing a semiconductor device is provided. The etching facility process control system includes a menu for setting a compensation standard such as the use time of an etching chamber or the number of wafers undergoing an etching process, and an etching compensation method to be applied by the etching facility according to the compensation standard set when the etching process is performed. And an input screen including a menu for setting an etching compensation amount, and reading data set through the display screen.

상기 에칭 보상방식은 표준 에칭공정시간에 대하여 에칭공정시간을 증감시켜 보상하는 방식에 따르거나 또는 상기 표준 에칭공정시간에 대하여 백분율(%율)을적용하여 보상하는 방식을 선택적으로 적용할 수 있도록 하는 것이 바람직하다.The etching compensation method may be selectively applied according to a method of increasing or decreasing an etching process time with respect to a standard etching process time or by applying a percentage (% rate) to the standard etching process time. It is preferable.

또한, 기능을 보다 강화하기 위하여, 에칭량 보상을 적용할 챔버를 선택하기 위한 메뉴, 에칭량을 증가 혹은 감소 쪽으로 보상할 것인지를 선택하기 위한 메뉴, 에칭량 보상을 적용할 에칭 공정의 단계를 선택하기 위한 메뉴, 에칭 량 보상에 관한 설정값들의 리셋 조건을 설정하기 위한 메뉴를 상기 입력화면에 더 마련하는 것이 바람직하다.Also, to further enhance the function, select a menu for selecting a chamber to apply the etching amount compensation, a menu for selecting whether to compensate the increase or decrease of the etching amount, and a step of an etching process to apply the etching amount compensation. It is preferable to further provide a menu for setting a menu for setting the reset conditions of the set values for the etching amount compensation.

본 발명의 다른 특징과 이점은 아래의 상세한 설명과 본 발명의 다양한 실시예의 특징을 예시하는 첨부하는 도면을 참조하면 보다 명확해질 것이다.Other features and advantages of the present invention will become more apparent with reference to the following detailed description and accompanying drawings that illustrate the features of various embodiments of the invention.

이하, 첨부한 도면을 참조하여, 본 발명의 실시예를 통해 본 발명을 보다 상세하게 설명하고자 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

일반적으로 에칭설비에는 그 설비의 공정수행을 제어하기 위한 컴퓨터 단말기(비도시)가 딸려 있다. 이 컴퓨터 단말기는 에칭설비의 공정조건을 설정하거나 공정 수행상의 필요한 전반적인 동작을 제어하는 역할을 담당한다.In general, an etching facility is equipped with a computer terminal (not shown) for controlling the process performance of the facility. This computer terminal is responsible for setting the process conditions of the etching equipment or controlling the overall operation necessary for the performance of the process.

도 3은 에칭량을 자동 보상을 위해 에칭설비에 추가되어야 할 기능을 설정하기 위한 입력화면을 보여준다.FIG. 3 shows an input screen for setting a function to be added to an etching facility for automatic compensation of the etching amount.

에칭 설비는 주기적으로 유지 보수를 위해 청소작업(클리닝 작업)을 수행한다. 청소작업의 주기는 여러 가지 기준에 따를 수 있는데, 대표적인 기준으로 챔버의 실제 공정시간, 에칭 가공을 진행한 웨이퍼 매수, 또는 공정 수행을 위한 대기 시간 등을 들 수 있다.The etching facility periodically performs a cleaning operation (cleaning operation) for maintenance. The cycle of the cleaning operation may be based on various criteria, such as the actual process time of the chamber, the number of wafers subjected to etching, or the waiting time for performing the process.

에칭량을 보상하기 위해서는 에칭량을 어떤 기준에 의거하여 보상할 것인지를 결정해주는 보상기준을 마련될 필요가 있다. 에칭량의 보상 기준도 위에서 든 기준들 중 어느 하나를 선택하여 적용할 수 있다. 따라서, 에칭량 보상기준 설정메뉴(40)는 위 3 가지 보상기준을 선택할 수 있도록 마련한다. 보상기준이 챔버의 실제 공정시간으로 설정된 경우에는 설정된 공정시간을 기준으로 하여 공정시간의 경과에 따른 에칭 보상율을 적용하고 에칭설비의 운전시간이 설정된 공정시간에 이르면 다시 처음부터 새로운 에칭 보상율을 적용하기 시작해 나간다. 에칭 가공을 진행한 웨이퍼 수를 보상기준으로 설정한 경우에도 같은 개념으로 이해될 수 있을 것이다.In order to compensate the etching amount, it is necessary to provide a compensation criterion for determining which standard to compensate for the etching amount. The compensation criterion of the etching amount can also be applied by selecting any one of the above criteria. Therefore, the etching amount compensation reference setting menu 40 is provided to select the above three compensation criteria. If the compensation criterion is set to the actual process time of the chamber, apply the etching compensation rate according to the process time based on the set process time and apply the new etching compensation rate from the beginning when the operation time of the etching facility reaches the set process time. Get started. The same concept can be understood even when the number of wafers subjected to etching processing is set as a compensation standard.

또한, 에칭량 보상방식을 설정하는 메뉴(70)와 에칭 보상량을 설정하는 메뉴(80)가 입력화면의 메뉴로 제공된다. 이와 더불어 에칭량의 보상 방향을 설정하는 메뉴(50)도 제공된다.In addition, a menu 70 for setting the etching amount compensation method and a menu 80 for setting the etching compensation amount are provided as menus on the input screen. In addition, a menu 50 for setting the compensation direction of the etching amount is also provided.

에칭량의 보상은 표준 에칭시간에 보상시간을 가감하여 에칭량을 보상할 수도 있고, 또는 표준 에칭시간에 대한 보상율을 적용하여 할 수도 있다. 따라서 에칭량 보상방식 설정 메뉴(70)는 절대시간에 의한 보상과 백분율로 표현된 에칭량 보상률을 적용하여 보상하는 방식 중 어느 하나를 선택할 수 있는 메뉴를 마련한다.Compensation of the etching amount may be performed by compensating the etching amount by adding or subtracting the compensation time to the standard etching time, or by applying a compensation rate to the standard etching time. Therefore, the etch amount compensation method setting menu 70 provides a menu for selecting any one of a method of compensating by applying the etch amount compensation rate expressed as a percentage and the compensation by the absolute time.

또한, 에칭 보상을 어느 정도 하는 것이 적절한지는 작업자의 경험적 판단에 의거하거나 혹은 경험적 실험적 데이터를 이용하여 자동계산에 의해 얻어진 데이터에 의거할 수 있을 텐데 이는 본 발명의 범위를 벗어나는 것이므로 더 이상 설명하지 않기로 한다. 다만, 보상량을 설정하는 메뉴(80)는 제공될 필요가 있다.In addition, it may be based on the operator's empirical judgment or the data obtained by the automatic calculation using empirical experimental data, which is beyond the scope of the present invention. do. However, the menu 80 for setting the compensation amount needs to be provided.

나아가 절대시간에 의한 보상 방식과 연계하여, 보상량 메뉴(80)에서 설정되는 숫자의 시간 단위를 설정해주기 위한 보상단위 메뉴(90)가 마련되어야 한다. 시간에 대한 보상단위로는 밀리초(msec), 초(sec) 그리고 분(min) 등이다.Further, in association with the absolute time compensation scheme, a compensation unit menu 90 for setting a time unit of a number set in the compensation amount menu 80 should be provided. Compensation units for time are milliseconds (msec), seconds (sec), and minutes (min).

에칭량의 보상 방향 설정메뉴(50)는 보상량 즉 보상시간이나 보상률을 표준 에칭시간을 증가시키는 방향으로 보상할 것인지 아니면 감소시키는 방향으로 보상할 것인지를 설정하기 위한 메뉴이다. 예컨대 '감소(decrease)' 버튼이 선택된 경우에는 보상량 메뉴(80)에서 설정된 보상량만큼 표준 에칭시간을 감소시킨다.The compensation direction setting menu 50 of the etching amount is a menu for setting whether to compensate the compensation amount, that is, the compensation time or the compensation rate in the direction of increasing or decreasing the standard etching time. For example, when the 'decrease' button is selected, the standard etching time is reduced by the compensation amount set in the compensation amount menu 80.

한편, 위와 같은 메뉴 이외에도 입력화면에는 다른 여러 가지 메뉴들이 더 마련된다.Meanwhile, in addition to the above menu, various other menus are further provided on the input screen.

그 첫 번째로, 에칭량 보상기능을 적용할 것인지 여부를 결정하는 메뉴(20)이다. 이 메뉴에는 정상적인 공정수행시나 수동방식으로 공정 수행시의 적용 여부를 설정하기 위한 선택 버튼(normal on, normal off, manual on, manual off)이 마련된다.The first is a menu 20 for determining whether to apply the etching amount compensation function. This menu is provided with selection buttons (normal on, normal off, manual on, manual off) for setting whether to apply the process during normal process execution or in a manual manner.

에칭 설비에는 하나 이상의 챔버가 구비되어 있을 수 있다. 복수개의 챔버가 구비되어 있는 에칭 설비의 경우에 대비하여 에칭량 보상기능을 적용할 챔버를 설정하기 위한 메뉴(30)를 마련한다.The etching facility may be equipped with one or more chambers. In preparation of the etching apparatus having a plurality of chambers, a menu 30 for setting a chamber to which the etching amount compensation function is applied is provided.

에칭 공정은 여러 개의 공정단계를 거치게 된다. 설비에 따라서 그 공정단계의 수는 다를 수 있다. 에칭량 보상기능이 모든 공정단계에 항상 적용될 필요가 없는 경우도 있을 것이다. 이와 같은 점을 고려하여, 어느 공정단계에 에칭량 보상기능을 적용할 것인지를 설정하기 위한 메뉴(60)를 제공한다. 도면은 단계버튼을 5개마련하고 있지만 더 추가할 수도 있다.The etching process goes through several process steps. Depending on the installation, the number of process steps may vary. In some cases, etch compensation does not always need to be applied to all process steps. In view of this, a menu 60 for setting which process step to apply the etching amount compensation function is provided. The figure shows five step buttons, but you can add more.

한편, 공정설비는 주기적으로 유지 보수를 위해 청소를 하게 되는데, 청소 후에 위의 여러 메뉴에서 이전에 설정한 값들을 전부 초기화할 것인지 아니면 기존의 설정치를 그대로 사용할 것인지를 선택하는 메뉴(100)도 제공된다. 이와 더불어 챔버를 개방한 때 혹은 ATM시에도 위의 여러 메뉴에서 이전에 설정한 값들을 전부 초기화할 것인지 아니면 기존의 설정치를 그대로 사용할 것인지를 선택하는 메뉴(110)도 또한 제공된다.Meanwhile, the process equipment is periodically cleaned for maintenance, and after cleaning, the menu 100 for selecting whether to initialize all previously set values in the various menus above or use the existing set values is also provided. do. In addition, a menu 110 is provided to select whether to initialize all previously set values in the various menus above or to use the existing set values even when the chamber is opened or at ATM.

이상과 같은 기능의 입력화면이 에칭 설비의 제어 시스템에 마련되도록 프로그래밍 한다. 이와 같은 공정량의 보상을 위한 조건을 설정하기 위한 입력화면은 데포지션 장비 혹은 습식 스트립퍼 애싱(wet stripper ashing) 설비에도 확대 적용할 수 있다.The input screen having the above function is programmed to be provided in the control system of the etching facility. The input screen for setting the conditions for the compensation of the process amount can be extended to deposition equipment or wet stripper ashing equipment.

도 4는 본 발명의 개념을 적용하여 공정을 수행하는 경우의 공정도이다. 도 4에 있어서, 도 3의 입력화면에서 설정된 공정량에 관한 보상 조건이 확정되면 컴퓨터 시스템이 입력화면을 통해 설정된 값을 읽어 들여 공정설비의 동작을 제어하는데 기준 자료로 활용한다. 즉, 설정된 보상조건은 기존의 공정조건에 반영되어 현재의 공정조건(120)을 구성한다. 그리고 이 현재의 공정조건(120)에 의거하여 컴퓨터 시스템은 공정설비의 동작 특히 챔버의 공정조건과 그 동작을 제어한다. 이러한 환경하에서 에칭공정을 위한 웨이퍼를 준비하여 에칭공정을 수행하면 보상량이 반영된 공정이 이루어질 수 있다.4 is a flowchart illustrating a process of applying a concept of the present invention. In FIG. 4, when the compensation condition for the process amount set in the input screen of FIG. 3 is determined, the computer system reads the set value through the input screen and uses the reference data to control the operation of the process equipment. That is, the set compensation condition is reflected in the existing process condition to configure the current process condition 120. Based on this current process condition 120, the computer system controls the operation of the process equipment, in particular the process conditions of the chamber and its operation. In this environment, when the wafer for the etching process is prepared and the etching process is performed, a process in which the compensation amount is reflected may be performed.

에칭량이나 데포지션양과 같은 공정량에 있어서, 공정설비의 공정진행 시간이나 처리한 웨이퍼의 매수에 따라 챔버의 공정특성이 변화한다. 이러한 특성 변화에도 불구하고, 본 발명은 공정설비를 제어하는 컴퓨터 시스템에 그 변화량에 해당하는 공정량(예: 에칭량)을 보상해줄 수 있는 보상 조건 설정화면을 마련하므로써 균일한 공정을 수행할 수 있는 필요조건을 제공해준다. 특히 이와 같은 기능은 집적도가 높은 반도체 디바이스를 제조하는 데 사용되는 공정장비에 적용하므로써 공정산포에 따른 품질 불량의 문제를 감소시킬 수 있어 결국 원가절감 및 경쟁력 향상에 기여할 수 있게 해준다.In process quantities such as etching amount and deposition amount, the process characteristics of the chamber change depending on the process progress time of the process equipment or the number of wafers processed. Despite this characteristic change, the present invention can perform a uniform process by providing a compensation condition setting screen that can compensate a process amount (eg, etching amount) corresponding to the change amount in a computer system controlling the process equipment. Provide the necessary requirements. In particular, this function can be applied to the process equipment used to manufacture high-density semiconductor devices, thereby reducing the problem of poor quality due to process dispersion, thereby contributing to cost reduction and competitiveness.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the present invention without departing from the spirit and scope of the invention described in the claims below. I can understand that you can.

Claims (3)

반도체 디바이스를 제조하는 에칭 설비의 공정을 제어하기 위한 에칭량 보상 제어 시스템에 있어서,An etching amount compensation control system for controlling a process of an etching facility for manufacturing a semiconductor device, 에칭 챔버의 사용시간 혹은 에칭공정을 진행한 웨이퍼 매수와 같은 보상기준을 설정하기 위한 메뉴와, 에칭공정 수행시 설정된 상기 보상기준에 따라 상기 에칭 설비가 적용해야할 에칭 보상방식과 에칭 보상량을 설정하기 위한 메뉴를 구비하는 입력화면을 디스플레이하고, 디스플레이 화면을 통해 설정된 데이터를 읽어들이는 기능을 갖는 것을 특징으로 하는 에칭량 보상 제어 시스템.A menu for setting a compensation criterion, such as the use time of an etching chamber or the number of wafers undergoing an etching process, and an etching compensation method and an etching compensation amount to be applied by the etching facility according to the compensation criteria set when the etching process is performed. Etching amount compensation control system characterized in that it has a function of displaying an input screen having a menu for, and reading the data set through the display screen. 제 1 항에 있어서, 상기 에칭 보상방식은 표준 에칭공정시간에 대하여 에칭공정시간을 증감시켜 보상하는 방식 또는 상기 표준 에칭공정시간에 대하여 %율을 적용하여 보상하는 방식 중 어느 한가지 방식인 것을 특징으로 하는 에칭량 보상 제어 시스템.The method of claim 1, wherein the etching compensation method is any one of a method of compensating by increasing or decreasing an etching process time with respect to a standard etching process time or a method of compensating by applying a% rate with respect to the standard etching process time. Etching amount compensation control system. 제 1 항 또는 제 2 항에 있어서, 상기 입력화면은 에칭량 보상을 적용할 챔버를 선택하기 위한 메뉴, 에칭량을 증가 혹은 감소 쪽으로 보상할 것인지를 선택하기 위한 메뉴, 에칭량 보상을 적용할 에칭 공정의 단계를 선택하기 위한 메뉴, 에칭 량 보상에 관한 설정값들의 리셋 조건을 설정하기 위한 메뉴를 더 구비하는 것을 특징으로 하는 에칭량 보상 제어 시스템.The etching screen according to claim 1 or 2, wherein the input screen includes a menu for selecting a chamber to which the etching amount compensation is applied, a menu for selecting whether to compensate the etching amount toward an increase or decrease, and an etching to which the etching amount compensation is applied. And a menu for selecting a step of the process and a menu for setting reset conditions of the set values relating to the etching amount compensation.
KR1020000017845A 2000-04-06 2000-04-06 control system for compensating etch amount of semiconductor wafer KR100567627B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000017845A KR100567627B1 (en) 2000-04-06 2000-04-06 control system for compensating etch amount of semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000017845A KR100567627B1 (en) 2000-04-06 2000-04-06 control system for compensating etch amount of semiconductor wafer

Publications (2)

Publication Number Publication Date
KR20010094276A true KR20010094276A (en) 2001-10-31
KR100567627B1 KR100567627B1 (en) 2006-04-04

Family

ID=19662039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000017845A KR100567627B1 (en) 2000-04-06 2000-04-06 control system for compensating etch amount of semiconductor wafer

Country Status (1)

Country Link
KR (1) KR100567627B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100878539B1 (en) * 2007-02-08 2009-01-14 세메스 주식회사 Substrate etching method
CN102683195A (en) * 2011-03-11 2012-09-19 索尼公司 Semiconductor manufacturing apparatus, method of manufacturing semiconductor device, and method of manufacturing electronic device
CN113223955A (en) * 2021-05-08 2021-08-06 长鑫存储技术有限公司 Automatic complementary etching method and device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970077425A (en) * 1996-05-28 1997-12-12 김광호 Etching quantity monitoring device and method of semiconductor device
JPH1050672A (en) * 1996-08-01 1998-02-20 Hitachi Ltd Plasma-etching apparatus
KR100245652B1 (en) * 1997-04-02 2000-02-15 윤종용 Etching quantity control device for dry etching equipment
JPH10335309A (en) * 1997-05-29 1998-12-18 Sony Corp Plasma treating system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100878539B1 (en) * 2007-02-08 2009-01-14 세메스 주식회사 Substrate etching method
CN102683195A (en) * 2011-03-11 2012-09-19 索尼公司 Semiconductor manufacturing apparatus, method of manufacturing semiconductor device, and method of manufacturing electronic device
CN113223955A (en) * 2021-05-08 2021-08-06 长鑫存储技术有限公司 Automatic complementary etching method and device
CN113223955B (en) * 2021-05-08 2022-05-27 长鑫存储技术有限公司 Automatic complementary etching method and device

Also Published As

Publication number Publication date
KR100567627B1 (en) 2006-04-04

Similar Documents

Publication Publication Date Title
KR100190418B1 (en) Dry etching apparatus and method
US5661669A (en) Method for controlling semiconductor wafer processing
US5751582A (en) Controlling process modules using site models and monitor wafer control
JP4782585B2 (en) Plasma etching apparatus and method
KR20070078991A (en) Gas supply system, substrate processing apparatus and gas supply method
CN101207004A (en) Method for controlling semiconductor silicon dies etching technique
KR100567627B1 (en) control system for compensating etch amount of semiconductor wafer
US20090183683A1 (en) Plasma Processing Apparatus and Method for Venting the Same to Atmosphere
CN101237742B (en) Plasma processing device, plasma processing method and storing medium
KR20070093878A (en) Cleaning method of substrate processing equipment, substrate processing equipment, and recording medium for recording program thereof
KR100836945B1 (en) A method for decreasing variation in gate electrode width
CN100366386C (en) Method and system for controlling the chemical mechanical polishing of substrates by calculating an overpolishing time and/or a polishing time of a final polishing step
US4750979A (en) Process for etching lithium niobate based devices without damaging optical waveguides
US20010046769A1 (en) Waferless seasoning process
KR20020069477A (en) Method for controlling the sheet resistance of thin film resistors
US6855209B2 (en) Plasma chamber cleaning
JP2001308065A (en) Dry etching device and dry etching method
JP2001102196A (en) Plasma treatment apparatus
KR20050062980A (en) Method for end-point detection
US6368977B1 (en) Semiconductor device manufacturing method
US7135412B2 (en) Method to control a management system to control semiconductor manufacturing equipment
KR100478503B1 (en) Method for forming the end of point detection in semiconductor device
CN205881881U (en) Wet etching equipment
US20060093730A1 (en) Monitoring a flow distribution of an energized gas
JP2000150608A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100315

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee