KR100478503B1 - Method for forming the end of point detection in semiconductor device - Google Patents

Method for forming the end of point detection in semiconductor device Download PDF

Info

Publication number
KR100478503B1
KR100478503B1 KR10-2003-0047263A KR20030047263A KR100478503B1 KR 100478503 B1 KR100478503 B1 KR 100478503B1 KR 20030047263 A KR20030047263 A KR 20030047263A KR 100478503 B1 KR100478503 B1 KR 100478503B1
Authority
KR
South Korea
Prior art keywords
etching
end point
bias value
etch
change
Prior art date
Application number
KR10-2003-0047263A
Other languages
Korean (ko)
Other versions
KR20050007693A (en
Inventor
김백원
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2003-0047263A priority Critical patent/KR100478503B1/en
Publication of KR20050007693A publication Critical patent/KR20050007693A/en
Application granted granted Critical
Publication of KR100478503B1 publication Critical patent/KR100478503B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32917Plasma diagnostics
    • H01J37/32935Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32963End-point detection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Abstract

본 발명은 식각종점 제어장치 및 그를 이용한 식각종점 제어 방법에 관한 것으로, 특히, 플라즈마를 이용한 건식 식각 공정에 적용되는 식각 장치를 모니터하여 모니터링 되는 DC 바이어스 값의 변화를 기 설정된 식각대상층에 대한 DC 바이어스 값과 비교하여 식각종점을 검출함으로써, 상기 식각종점을 검출하기 위해 별도의 장비를 구비하지 않고서도 웨이퍼 전면의 식각 상태를 검출할 수 있게 되어 반도체소자의 특성 및 신뢰성을 향상시킬 수 있도록 하는 효과를 얻는다. The present invention relates to an etching end point control device and an etching end point control method using the same, and in particular, the DC bias of the etching target layer to monitor the etching device applied to the dry etching process using the plasma to monitor the change in the preset etching target layer By detecting the etching end point in comparison with the value, it is possible to detect the etching state of the front surface of the wafer without the need for additional equipment to detect the etching end point, thereby improving the characteristics and reliability of the semiconductor device. Get

Description

식각종점 제어장치 및 그를 이용한 식각종점 제어방법{Method for forming the end of point detection in semiconductor device}Etching end point control device and etching end point control method using the same {Method for forming the end of point detection in semiconductor device}

본 발명은 반도체 소자의 식각 방법에 관한 것으로, 보다 상세하게는, 플라즈마를 이용한 식각 공정에 적용되는 식각종점 제어 장치 및 그를 이용한 식각종점 제어 방법에 관한 것이다.The present invention relates to an etching method of a semiconductor device, and more particularly, to an etching end point control device applied to an etching step using a plasma and an etching end point control method using the same.

일반적으로 반도체 제조 공정에서 건식식각(Dry etch) 기술은, 도 1에 도시된 바와 같이 하부층(Sublayer)(11) 상부에 형성된 식각대상층(Etch target layer)(12)에 대한 주식각 공정(Main etch step)(14)과 하부층(11)이 드러나기 시작하는 시점(End Of Point Detection; 이하 EPD)부터 적용되는 과도식각 공정(over etch step)(15)으로 이루어진다. 이러한 주식각 공정(14)과 과도식각 공정(15)의 구분은 식각종점(EPD)을 기준으로 구분되며, 이때, 도면부호 13은 식각마스크로 이용된 감광막패턴을 도시한다.In general, a dry etch technique in a semiconductor manufacturing process includes a main etch process for an etch target layer 12 formed on a sublayer 11 as shown in FIG. 1. and an overetch step 15 applied from the end of point detection (EPD). The stock etch process 14 and the transient etch process 15 are divided on the basis of an etch end point (EPD), where reference numeral 13 shows a photoresist pattern used as an etch mask.

상기와 같은 식각종점(EPD)를 제어하기 위해 종래에는 단순 광학플라즈마 분석법, RF 임피던스분석법, 시간 결정방식 등이 이용되고 있다.In order to control the etching end point (EPD) as described above, a simple optical plasma analysis method, an RF impedance analysis method, a time determination method and the like are conventionally used.

이하, 상기와 같은 종래 기술에 의한 반도체자의 식각종점 제어방법을 사용하여 식각종점을 결정할 경우에 나타나는 문제점을 더욱 상세히 설명하기로 한다.Hereinafter, the problem appearing when the etching end point is determined using the etching end point control method of the semiconductor according to the related art will be described in more detail.

도 2는 종래기술의 단순 광학플라즈마 분석법을 이용한 식각종점 제어 장치를 나타낸 구성 블록도이며, 도 3은 종래기술의 다른 예로 RF 임피던스분석법을 이용한 식각종점 제어 장치를 나타낸 구성 블록도이이다.FIG. 2 is a block diagram illustrating an apparatus for controlling an etching end point using a simple optical plasma analysis method of the prior art, and FIG. 3 is a block diagram illustrating an apparatus for controlling an etching end point using an RF impedance analysis method as another example of the prior art.

먼저 도 2에 도시된 바와 같이 단순 광학플라즈마 분석방법(Single optic plasma analyzer)은 플라즈마 내부의 특정 식각반응물에 대한 광학분석기술을 이용하여 식각종점(EPD) 전후의 신호 변화를 정량적으로 분석하여 식각종점을 결정하는 방법으로서, 단위소자 공정이 실시된 웨이퍼를 장착하고 소오스 파워(Source power)와 RF 바이어스 파워(Radio Frequency bias power)를 인가하여 공정가스의 플라즈마로 상기 웨이퍼를 식각하는 플라즈마 식각장치(16)와, 상기 플라즈마의 스펙트럼을 검출하는 하나의 광학탐침(Optical probe)(17)과, 상기 광학탐침(17)으로부터 발생되는 스펙트럼을 분석하여 식각종점(18)을 분석하여 기억하는 주제어기(Main controller)(19)로 구성된다. 상기 하나의 광학탐침(17)을 이용한 광학분석기술로 모니터링(Monitoring)되는 신호(Signal)의 세기가 식각 단면의 면적에 비례하기 때문에, 고집적 소자 제조 공정에서는 상대적으로 미약한 신호 세기와 식각종점(EPD) 전후의 작은 신호 변화로 공정 적용이 제한적이며, 정량분석 방식으로 웨이퍼 또는 로트(Lot)별 신호 변화에 대한 능동적인 대처가 불가능하다.First, as shown in FIG. 2, the single optic plasma analyzer is a quantitative analysis of signal changes before and after the etch endpoint (EPD) using an optical analysis technique for a specific etch reactant in the plasma. A plasma etching apparatus (16) for mounting a wafer subjected to a unit device process and applying a source power and a radio frequency bias power to etch the wafer with plasma of a process gas ), A single optical probe 17 for detecting the spectrum of the plasma, and a main controller for analyzing and storing the etching end point 18 by analyzing the spectrum generated from the optical probe 17. controller) 19. Since the intensity of the signal monitored by the optical analysis technique using the one optical probe 17 is proportional to the area of the etched section, the signal intensity and the etch end point are relatively weak in the highly integrated device manufacturing process. Small signal changes before and after EPD) limit the application of the process, and quantitative analysis prevents active response to signal changes by wafer or lot.

한편, 도 3에 도시된 바와 같이, 종래기술의 다른 식각종점 제어 장치는 임피던스(Impedance) 검출을 위한 임피던스센서(20)를 이용하는 RF 임피던스(RF Impedance) 분석방법으로 식각 진행에 대한 플라즈마 챔버의 임피던스 변화를 이용하여 식각종점(EPD)을 결정하는 방법이다. 그러나, 상기 임피던스 방법 또한, 도 2에 도시된 단순 광학플라즈마 분석방법과 마찬가지로 검출신호의 세기가 식각 단면의 면적에 비례하며, 전기적인 양을 이용하므로 장비 상태에 따른 노이즈(Noise) 특성 변화에 더욱 민감하여 정확한 식각종점의 검출이 불가능하다.On the other hand, as shown in Figure 3, another etching end point control apparatus of the prior art is the impedance of the plasma chamber for the etching progress in the RF impedance (RF Impedance) analysis method using the impedance sensor 20 for impedance (Impedance) detection It is a method of determining the etch end point (EPD) using the change. However, the impedance method is also similar to the simple optical plasma analysis method shown in FIG. 2, and thus the intensity of the detection signal is proportional to the area of the etched cross section, and the electrical amount is used to further change the noise characteristic according to the equipment state. It is sensitive and it is impossible to detect the exact etching end point.

그리고, 도면에 도시되지 않았으나, 시간결정방식은 측정된 식각률(Etch rate)을 이용하여 예상 식각종점을 결정하는 방법으로, 패턴크기, 식각대상의 면적의 차이에 의하여 식각률이 달라지는 마이크로/매크로 로딩 효과(Micro/macro loading effect)등의 변수들에 대한 반영이 불가능하여 셀지역에 대한 식각종점의 정확도가 떨어진다. 또한, 반도체 제조 공정 중 발생할 수 있는 식각 이전 증착조건의 미세한 변화 및 식각 장치의 상태 변화등에 대한 대처가 불가능하여 안정성 확보 차원에서 섬세한 공정조건을 적용해야만 하는 문제점이 있다.Although not shown in the drawing, the time determination method is a method of determining an expected etch end point using a measured etch rate, and the micro / macro loading effect in which the etch rate is changed by a difference in pattern size and area of an etch target. It is impossible to reflect variables such as (micro / macro loading effect), so the accuracy of the etching end point for the cell region is reduced. In addition, there is a problem in that delicate process conditions must be applied in order to secure stability because it is impossible to cope with minute changes in deposition conditions before etching and changes in the state of the etching apparatus that may occur during the semiconductor manufacturing process.

즉, 상술한 바와 같이 종래기술의 식각종점 제어방법들을 이용하게 되면, 반도체소자의 패턴 형성을 위한 식각 또는 콘택 식각 시, 정확한 식각종점 제어에 어려움이 있다.That is, when the etching end point control methods of the prior art are used as described above, it is difficult to accurately control the etching end point during etching or contact etching for forming a pattern of a semiconductor device.

본 발명은 상술한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 일반적인 플라즈마를 이용한 식각 장치에 별도의 다른 장치를 구비함이 없이 웨이퍼 전면의 식각 상태를 검출하여 식각종점을 정확하게 검출할 수 있는 식각종점 제어 장치 및 그를 이용한 식각종점 제어 방법을 제공하는데 있다.The present invention is to solve the problems of the prior art as described above, an object of the present invention is to accurately detect the etching state by detecting the etching state of the front surface of the wafer without having a separate device in the etching apparatus using a general plasma An etch end point control apparatus that can be detected and an etch end point control method using the same are provided.

이와 같은 목적을 달성하기 위하여, 본 발명은 플라즈마 식각 장치에 인가되는 DC 바이어스 값의 변화를 검출하는 모니터, 모니터가 검출한 DC 바이어스 값의 변화와 기 설정되어 있는 DC 바이어스 값의 변화 곡선을 비교하여 식각종점을 검출하는 비교 검출기, 비교 검출기가 식각종점을 검출하면 상기 플라즈마 식각 장치를 제어하여 식각을 종료시키는 제어기를 포함하여 이루어지는 식각종점 제어 장치를 제공한다.In order to achieve the above object, the present invention compares a monitor for detecting a change in the DC bias value applied to the plasma etching apparatus, a change in the DC bias value detected by the monitor and a change curve of a predetermined DC bias value. A comparison detector for detecting an etching end point, and when the comparison detector detects an etching end point, and provides an etching end control device comprising a controller for controlling the plasma etching device to terminate the etching.

또한, 본 발명은 식각대상층에 대한 DC 바이어스 값의 변화 곡선을 설정하는 단계, 식각대상층이 형성된 반도체 기판을 플라즈마 식각 장치를 이용하여 플라즈마 식각하면서 상기 플라즈마 식각 장치로 인가되는 DC 바이어스 값을 검출하는 단계, 검출한 DC 바이어스 값의 변화와 기 설정한 DC 바이어스 값의 변화 곡선을 비교하여 식각종점을 검출하는 단계, 식각종점이 검출되면 상기 플르즈마 식각 장치를 제어하여 식각을 정지하는 단계를 포함하는 식각종점 제어 방법을 제공한다. In addition, the present invention comprises the steps of setting a change curve of the DC bias value for the etching target layer, detecting the DC bias value applied to the plasma etching apparatus while plasma etching the semiconductor substrate on which the etching target layer is formed using a plasma etching apparatus And detecting the etching end point by comparing the detected change of the DC bias value with a change curve of the preset DC bias value, and controlling the plasma etching apparatus to stop the etching when the etching end point is detected. Provide an endpoint control method.

이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도 4는 본 발명의 일 실시예에 따른 DC 바이어스 값의 변화 상태를 이용한 식각종점 제어 장치를 나타낸 구성 블록도이다. 4 is a block diagram illustrating an apparatus for controlling an etch end point using a change state of a DC bias value according to an exemplary embodiment of the present invention.

도 4에 도시한 바와 같이, 본 발명의 실시예에 따른 식각종점 제어 장치는 플라즈마 식각 장치(100)에 인가되는 DC 바이어스 값을 감시하여 검출하는 모니터(200), 모니터로부터 입력되는 DC 바이어스 값의 변화를 기 설정되어 있는 DC 바이어스 값의 변화 곡선과 비교하여 식각종점의 형태(EPD Shape)가 나타나면 식각종점으로서 검출하는 비교 검출기(300) 및 비교 검출기(300)가 식각종점으로 검출하면 플라즈마 식각 장치(100)을 제어하여 식각을 종료시키는 제어기(400)로 구성된다. As shown in FIG. 4, the etching end point control apparatus according to an embodiment of the present invention includes a monitor 200 for monitoring and detecting a DC bias value applied to the plasma etching apparatus 100, and the DC bias value input from the monitor. When the change is compared to a preset change curve of the DC bias value and the shape of the etch endpoint (EPD Shape) is displayed, when the comparison detector 300 and the comparison detector 300 detect as the etch endpoint, the plasma etch device is detected. It consists of a controller 400 for controlling the 100 to terminate the etching.

여기서, 플라즈마 식각 장치(100)는 소오스 파워(Source power)와 RF 바이어스 파워(RF bias power)를 인가받아 주입되는 공정가스(Process gas)의 플라즈마(plasma) 상태를 유도하고 이를 이용하여 반도체 소자를 식각하는 장치이다. 여기서 플리즈마 식각 장치(100)는 건식식각의 대상 웨이퍼(42)를 지지하는 웨이퍼 척(Wafer chuck)(41)을 포함하는데 본 발명의 실시예에 따른 식각종점 제어 장치의 모니터(200)는 RF 바이어스 파워와 웨이퍼 척(41) 사이에 연결된다.Here, the plasma etching apparatus 100 induces a plasma state of a process gas injected by receiving source power and RF bias power and using the same to generate a semiconductor device. Etching device. Here, the plasma etching apparatus 100 includes a wafer chuck 41 for supporting the target wafer 42 for dry etching. The monitor 200 of the etching end point control apparatus according to the embodiment of the present invention is RF. It is connected between the bias power and the wafer chuck 41.

그러면 본 발명의 실시예에 따른 식각종점 제어 장치를 이용하여 식각 공정을 제어하는 방법에 대하여 도 5a, 5b 및 도 6을 참고하여 설명한다.Next, a method of controlling an etching process using the etching endpoint control apparatus according to an exemplary embodiment of the present invention will be described with reference to FIGS. 5A, 5B, and 6.

도 5a와 도 5b는 본 발명의 일 실시예에 따른 DC 바이어스 값의 변화 상태를 이용한 식각종점 제어 장치를 금속층과 절연층으로 이루어진 패턴에 적용한 경우를 나타낸 도면이고, 도 6은 도 5a 및 도 5b의 금속층과 절연층으로 이루어진 패턴에 대한 DC 바이어스 값의 변화를 나타낸 도면이다.5A and 5B are views illustrating a case where an etch end control apparatus using a change state of a DC bias value according to an embodiment of the present invention is applied to a pattern consisting of a metal layer and an insulating layer, and FIGS. 6A and 5B. Is a diagram showing a change in DC bias value for a pattern consisting of a metal layer and an insulating layer.

먼저, 웨이퍼(도시하지 않음) 상부에 하부층인 산화물로 이루어진 절연층(50)과 식각대상층이자 알루미늄(Al)으로 이루어진 금속층(60)이 순차적으로 적층되어 있는 구조에서 금속층(60)을 식각하여 배선을 형성하는 과정을 고려한다. First, the metal layer 60 is etched and wired in a structure in which an insulating layer 50 made of an oxide, which is a lower layer, and a metal layer 60 made of aluminum (Al) are sequentially stacked on the wafer (not shown). Consider the process of forming it.

도 5a에 도시한 바와 같이, 금속층(60) 위에 감광막을 도포하고 사진 공정을 진행하여 금속배선 형성영역을 정의하는 감광막 패턴(70)을 형성한다.As shown in FIG. 5A, a photoresist film is applied on the metal layer 60 and a photolithography process is performed to form a photoresist pattern 70 defining a metal wiring formation region.

이어, 5b에 도시한 바와 같이, 감광막 패턴(70)을 식각 마스크로 하여 금속층(60)을 식각하여 금속배선(62)을 형성한다. 이때, 금속층(60)을 식각하는 식각 공정은 식각대상층인 금속층(60)의 식각종점(EOP) 결정이 이루어지는 주식각공정과, 하부층인 절연층(50)에 대한 과도식각공정으로 제어한다. Subsequently, as illustrated in FIG. 5B, the metal layer 60 is etched using the photoresist pattern 70 as an etching mask to form the metal wiring 62. In this case, the etching process of etching the metal layer 60 is controlled by a stock etching process in which an etching end point (EOP) of the metal layer 60, which is an etching target layer, is determined, and a transient etching process for the lower insulating layer 50.

여기서, 금속배선을 형성하는 식각공정에 대해 좀 더 자세히 설명한다.Here, the etching process for forming the metal wiring will be described in more detail.

먼저, 식각대상층인 금속층(60)과 그 하부층인 절연층(50)을 식각할 때 나타나는 DC 바이어스 곡선을 미리 설정해 놓고 금속층(60)과 절연층(50)이 형성된 웨이퍼(42)을 플라즈마 식각 장치(100)에 장착하여 금속층(60)의 식각을 시작한다. First, a DC bias curve which appears when etching the metal layer 60 as an etch target layer and the insulating layer 50 as a lower layer thereof is set in advance, and the wafer 42 on which the metal layer 60 and the insulating layer 50 are formed is plasma-etched. Etching of the metal layer 60 is started by attaching to (100).

금속층(60)을 식각하는 과정에서 그 두께 및 구성물질에 따라 변화하는 DC 바이어스의 값을 플라즈마 식각 장치(100)에 장착된 모니터(200)가 모니터링 한다.In the process of etching the metal layer 60, the monitor 200 mounted on the plasma etching apparatus 100 monitors the value of the DC bias that varies according to its thickness and material.

모니터(200)는 DC 바이어스 값의 변화를 비교 검출기(300)로 전달하고 비교 검출기(300)는 미리 설정되어 있는 DC 바이어스 값의 변화 곡선과 모니터(200)로부터 입력되는 DC 바이어스 값의 변화를 비교하여 식각종점(EOP)으로 설정되어 있는 DC 바이어스 값의 변화 형태가 나타나면 식각종점이 검출되었음을 제어기(400)에 알린다. 이에 따라 제어기(400)는 플라즈마 식각 장치(100)를 제어하여 식각을 종료시킨다.The monitor 200 transmits the change of the DC bias value to the comparison detector 300, and the compare detector 300 compares the change curve of the preset DC bias value with the change of the DC bias value input from the monitor 200. When the change form of the DC bias value set to the etching end point (EOP) appears, the controller 400 notifies that the etching end point is detected. Accordingly, the controller 400 controls the plasma etching apparatus 100 to terminate the etching.

도 6은 DC 바이어스 곡선의 예로서 식각이 진행되어 층간 경계에 다다르면 DC 바이어스 값에 급격한 변화가 나타난다. 이러한 DC 바이어스 값의 급격한 변화 지점을 표지로 하여 적정한 지점을 식각종점으로 잡으면 약간 과도 식각된 상태, 즉, 도 5b에 나타낸 바와 같이 금속층(60)이 모두 식각되고 그 하부의 절연막(50) 상부가 일부 식각된 상태에서 식각을 종료할 수 있다.6 shows an abrupt change in the DC bias value when etching proceeds to reach the interlayer boundary as an example of the DC bias curve. When the appropriate point is set as the etching end point by using the abrupt change point of the DC bias value as a mark, it is slightly over-etched, that is, as shown in FIG. 5B, all of the metal layers 60 are etched and the upper portion of the insulating film 50 below The etching may be terminated in some etched states.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

본 발명에 따르면, 일반적인 플라즈마 식각 장치에서 모니터링 되는 DC 바이어스 값의 변화와 식각대상층에 대해 미리 선정된 DC 바이어스 값을 비교하여 식각종점을 결정함으로써, 별도의 다른 장치의 구비 없이 식각종점을 검출 할 수 있게 되어, 제조 공정의 원가를 감소시킬 수 있는 동시에 균일한 식각종점을 검출하게 되어 최종 제조되는 반도체 소자의 신뢰성을 향상시킬 수 있다.According to the present invention, the etching end point is determined by comparing the change of the DC bias value monitored in the general plasma etching apparatus with the predetermined DC bias value for the etching target layer, so that the etching end point can be detected without the provision of another device. As a result, the cost of the manufacturing process can be reduced and the uniform etching end point can be detected, thereby improving the reliability of the semiconductor device to be manufactured.

도 1은 일반적인 반도체소자의 건식 식각공정의 진행한 상태를 설명하기 위해 나타내는 단면도,1 is a cross-sectional view illustrating a progress state of a dry etching process of a general semiconductor device;

도 2는 종래기술의 단순 광학플라즈마분석법을 이용한 식각종점 제어장치를 나타낸 구성 블럭도,2 is a block diagram showing an etching end point control apparatus using a simple optical plasma analysis method of the prior art,

도 3은 종래기술의 다른 예로 RF 임피던스분석법을 이용한 식각종점 제어장치를 나타낸 구성 블록도, 3 is a block diagram showing an etching end point control device using an RF impedance analysis method as another example of the prior art;

도 4는 본 발명의 일 실시예에 따른 DC 바이어스 값의 변화 상태를 이용한 식각종점 제어 장치를 나타낸 구성 블록도,4 is a block diagram illustrating an etching end point control apparatus using a change state of a DC bias value according to an embodiment of the present invention;

도 5a 내지 5b는 본 발명의 일 실시예에 따른 DC 바이어스 값의 변화 상태를 이용한 식각종점 제어 장치를 금속층과 절연층으로 이루어진 패턴에 적용한 경우를 나타낸 도면,5A to 5B are views illustrating a case where an etch end control apparatus using a change state of a DC bias value according to an embodiment of the present invention is applied to a pattern consisting of a metal layer and an insulating layer;

도 6은 도 5b의 금속층과 절연층으로 이루어진 패턴에 대한 DC 바이어스 값의 변화를 나타낸 도면이다. FIG. 6 is a view illustrating a change in the DC bias value for the pattern formed of the metal layer and the insulating layer of FIG. 5B.

-- 도면의 주요부분에 대한 부호의 설명 --  -Explanation of symbols for the main parts of the drawing-

100 : 플라즈마 식각 장치 200 : 모니터100: plasma etching apparatus 200: monitor

300 : 비교검출기 400 : 제어기300: comparison detector 400: controller

Claims (4)

플라즈마 식각 장치에 인가되는 DC 바이어스 값의 변화를 검출하는 모니터,A monitor for detecting a change in the DC bias value applied to the plasma etching apparatus; 상기 모니터가 검출한 DC 바이어스 값의 변화와 기 설정되어 있는 DC 바이어스 값의 변화 곡선을 비교하여 식각종점을 검출하는 비교 검출기, A comparison detector for detecting an etching end point by comparing the change of the DC bias value detected by the monitor with a change curve of a predetermined DC bias value; 상기 비교 검출기가 식각종점을 검출하면 상기 플라즈마 식각 장치를 제어하여 식각을 종료시키는 제어기A controller for controlling the plasma etching apparatus to terminate the etching when the comparison detector detects an etching end point 를 포함하는 식각종점 제어 장치.Etching end point control device comprising a. 제1항에서, In claim 1, 상기 비교 검출기는 식각대상층의 DC 바이어스 값의 변화 곡선과 식각종점을 나타내는 DC 바이어스 값의 변화 곡선의 형태를 저장하고 이를 상기 모니터로부터 입력되는 DC 바이어스 값과 비교하여 식각종점을 나타내는 DC 바이어스 값의 변화 곡선의 형태가 나타나면 식각종점으로 검출하는 식각종점 제어 장치.The comparison detector stores a change curve of the DC bias value of the layer to be etched and a change curve of the DC bias value indicating the etch end point, and compares it with the DC bias value input from the monitor to change the DC bias value indicating the etch end point. Etch end control device that detects the end of the etching when the shape of the curve appears. 식각대상층에 대한 DC 바이어스 값의 변화 곡선을 설정하는 단계,Setting a change curve of the DC bias value for the etching target layer; 상기 식각대상층이 형성된 반도체 기판을 플라즈마 식각 장치를 이용하여 플라즈마 식각하면서 상기 플라즈마 식각 장치로 인가되는 DC 바이어스 값을 검출하는 단계,Detecting a DC bias value applied to the plasma etching apparatus while plasma etching the semiconductor substrate on which the etching target layer is formed using the plasma etching apparatus; 상기 검출한 DC 바이어스 값의 변화와 기 설정한 DC 바이어스 값의 변화 곡선을 비교하여 식각종점을 검출하는 단계,Detecting an etching end point by comparing the detected change of the DC bias value with a change curve of a predetermined DC bias value; 식각종점이 검출되면 상기 플라즈마 식각 장치를 제어하여 식각을 정지하는 단계Stopping the etching by controlling the plasma etching apparatus when an etching end point is detected; 를 포함하는 식각종점 제어 방법. Etch endpoint control method comprising a. 제 3항에 있어서, 상기 검출된 DC 바이어스 값의 변화와 기 설정한 DC 바이어스 값의 변화 곡선을 비교하여 식각종점을 검출하는 단계는The method of claim 3, wherein the detecting of the etching end point is performed by comparing the detected change of the DC bias value with a change curve of a predetermined DC bias value. 식각대상층의 DC 바이어스 값의 변화 곡선과 식각종점을 나타내는 DC 바이어스 값의 변화 곡선의 형태를 저장하고 이를 상기 모니터로부터 입력되는 DC 바이어스 값과 비교하여 식각종점을 나타내는 DC 바이어스 값의 변화 곡선의 형태가 나타나면 식각종점으로 검출하는 과정인 식각종점 제어 방법.The change curve of the DC bias value representing the etch end point is stored by storing the change curve of the DC bias value of the etch target layer and the change curve of the DC bias value indicating the etch end point and comparing it with the DC bias value input from the monitor. Etch endpoint control method, which is a process of detecting as an etch endpoint when it appears.
KR10-2003-0047263A 2003-07-11 2003-07-11 Method for forming the end of point detection in semiconductor device KR100478503B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0047263A KR100478503B1 (en) 2003-07-11 2003-07-11 Method for forming the end of point detection in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0047263A KR100478503B1 (en) 2003-07-11 2003-07-11 Method for forming the end of point detection in semiconductor device

Publications (2)

Publication Number Publication Date
KR20050007693A KR20050007693A (en) 2005-01-21
KR100478503B1 true KR100478503B1 (en) 2005-03-29

Family

ID=37221033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0047263A KR100478503B1 (en) 2003-07-11 2003-07-11 Method for forming the end of point detection in semiconductor device

Country Status (1)

Country Link
KR (1) KR100478503B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230133127A (en) 2022-03-10 2023-09-19 김영주 Horizontal cradle for fishing bait bowl with close support and fixation

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100728164B1 (en) * 2005-09-26 2007-06-13 삼성에스디아이 주식회사 Etching apparatus and method of a large size substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230133127A (en) 2022-03-10 2023-09-19 김영주 Horizontal cradle for fishing bait bowl with close support and fixation

Also Published As

Publication number Publication date
KR20050007693A (en) 2005-01-21

Similar Documents

Publication Publication Date Title
US6677246B2 (en) Endpoint detection in the etching of dielectric layers
US6961131B2 (en) Film thickness measuring method of member to be processed using emission spectroscopy and processing method of the member using the measuring method
JP4508423B2 (en) Method and apparatus for determining an etching endpoint in a plasma processing system
US6326794B1 (en) Method and apparatus for in-situ monitoring of ion energy distribution for endpoint detection via capacitance measurement
US5958258A (en) Plasma processing method in semiconductor processing system
JP2001085388A (en) Detection of end point
US5501766A (en) Minimizing overetch during a chemical etching process
US6989683B2 (en) Enhanced endpoint detection for wet etch process control
JP4068986B2 (en) Sample dry etching method and dry etching apparatus
KR100478503B1 (en) Method for forming the end of point detection in semiconductor device
US7329549B2 (en) Monitoring method of processing state and processing unit
JP2001217227A (en) Method for detecting end point
KR970000694B1 (en) Detecting method of etching stop point in semiconductor fabrication process
US8492174B2 (en) Etch tool process indicator method and apparatus
US6930049B2 (en) Endpoint control for small open area by RF source parameter Vdc
KR20010007450A (en) Method for detecting an end point of etching in a plasma-enhanced etching process
JP2006119145A (en) Method and device for processing semiconductor wafer
KR100562627B1 (en) Method of detecting end point of plasma processing and apparatus for the same
KR100739965B1 (en) Method of etching for semiconductor device fabrication
KR20000060211A (en) Detecting method for etch end point of semiconductor device
KR100733120B1 (en) Method and apparatus for detecting processing of semiconductor waper
KR19990010377A (en) Etch end point detection device and detection method using the same
KR20010000528A (en) Method for determining an end point of a semiconductor plasma etch process
KR20030012645A (en) Photo resister striping apparatus
KR19980057590A (en) Etching end point detection device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080103

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee