KR20010087667A - Method for fabricating active layer for TFT type array substrate - Google Patents
Method for fabricating active layer for TFT type array substrate Download PDFInfo
- Publication number
- KR20010087667A KR20010087667A KR1020000011542A KR20000011542A KR20010087667A KR 20010087667 A KR20010087667 A KR 20010087667A KR 1020000011542 A KR1020000011542 A KR 1020000011542A KR 20000011542 A KR20000011542 A KR 20000011542A KR 20010087667 A KR20010087667 A KR 20010087667A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- region
- silicon
- amorphous silicon
- active layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 239000000758 substrate Substances 0.000 title claims abstract description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 83
- 229920005591 polysilicon Polymers 0.000 claims abstract description 79
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 20
- 230000008018 melting Effects 0.000 claims description 18
- 238000002844 melting Methods 0.000 claims description 18
- 239000004973 liquid crystal related substance Substances 0.000 claims description 14
- 230000001678 irradiating effect Effects 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 39
- 229910052710 silicon Inorganic materials 0.000 abstract description 39
- 239000010703 silicon Substances 0.000 abstract description 39
- 238000002425 crystallisation Methods 0.000 abstract description 33
- 230000008025 crystallization Effects 0.000 abstract description 16
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000007711 solidification Methods 0.000 abstract description 2
- 230000008023 solidification Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 63
- 239000010409 thin film Substances 0.000 description 30
- 239000010408 film Substances 0.000 description 12
- 230000007547 defect Effects 0.000 description 11
- 239000013078 crystal Substances 0.000 description 10
- 230000008569 process Effects 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000005224 laser annealing Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 239000007790 solid phase Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000004781 supercooling Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
본 발명은 박막트랜지스터 어레이기판 제조방법에 관한 것으로, 특히 폴리실리콘으로 형성된 액티브층을 갖는 박막트랜지스터형 어레이기판의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a thin film transistor array substrate, and more particularly, to a method for manufacturing a thin film transistor array substrate having an active layer formed of polysilicon.
일반적으로, 박막트랜지스터는 다층으로 구성되고 반도체층, 절연층, 보호층, 전극층으로 나뉘어 진다.In general, a thin film transistor is composed of a multilayer and divided into a semiconductor layer, an insulating layer, a protective layer, and an electrode layer.
상기 박막트랜지스터의 각 요소에 대해 좀더 상세히 설명하면, 반도체층으로는 아몰퍼스 실리콘(Amorphous Silicon) 또는 폴리실리콘(Poly silicon)등이 사용되고, 절연층(Insulate layer)으로는 실리콘 질화막(SiNX), 실리콘 산화막(SiO2), 산화알루미늄(Al2O3), 탄탈옥사이드(TaOX)등이 사용되며, 보호층(Passivation layer)으로는 투명 유기절연물질 또는 절연물질이 사용되고, 전극층(Electrodelayer)으로는 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo)등의 금속 도전성 물질이 일반적으로 사용된다.Each element of the thin film transistor will be described in more detail. Amorphous silicon or polysilicon may be used as a semiconductor layer, and a silicon nitride film (SiN X ) or silicon may be used as an insulating layer. An oxide film (SiO 2 ), aluminum oxide (Al 2 O 3 ), tantalum oxide (TaO X ), and the like are used, and a transparent organic insulating material or an insulating material is used as a passivation layer, and an electrode layer is used as an electrode layer. Metal conductive materials such as aluminum (Al), chromium (Cr) and molybdenum (Mo) are generally used.
이들 각 요소에 따른 물질들은 증착장치(Deposition Apparatus) 즉, 스퍼터링(sputtering)장치, 화학기상증착(Chemical vapor deposition) : CVD)장치 등을 사용하여 성막한 후에 리소그라피(Lithography)기술을 구사하여 소자의 각 요소로 형성된다.The materials according to each of these elements are deposited using a deposition apparatus, i.e., a sputtering apparatus, a chemical vapor deposition (CVD) apparatus, and then subjected to lithography. Each element is formed.
이와 같이 구성된 각 구성층 중 반도체층은 전자가 흐르는 전도채널로서 역할을 하고 상기 전극층은 소스전극, 드레인전극, 게이트전극으로 구성되며 이 때, 소스전극은 상기 반도체층에 신호전압을 인가하는 수단이 된다.The semiconductor layer of each component layer configured as described above serves as a conducting channel through which electrons flow, and the electrode layer is composed of a source electrode, a drain electrode, and a gate electrode. do.
또한, 상기 소스전극은 상기 반도체층을 통해 신호전압을 상기 드레인전극으로 방출하는 수단이 된다.In addition, the source electrode is a means for emitting a signal voltage to the drain electrode through the semiconductor layer.
그리고 상기 게이트전극은 상기 소스전극에서 드레인전극으로 전류의 흐름을 스윗칭 하는 수단이 된다.The gate electrode is a means for switching the flow of current from the source electrode to the drain electrode.
따라서, 박막트랜지스터는 스윗칭 소자로 사용하게 되며, 액티브 매트릭스 액정표시소자(Active matrix liquid crystal display device : AMLCD)를 위한 스위칭요소로 응용된다.Therefore, the thin film transistor is used as a switching element and is applied as a switching element for an active matrix liquid crystal display device (AMLCD).
이러한 액티브매트릭스 액정표시소자는 카드뮴 세레나이드(CdSe), 수소화된 아몰퍼스 실리콘(a-Si:H), 폴리 크리스탈라인 실리콘(Pily crystalline silicon : poly-Si)이 반도체층으로 사용된 박막트랜지스터를 사용함으로써 성공적인 구성이 가능해졌다.The active matrix liquid crystal display device uses a thin film transistor in which cadmium serenide (CdSe), hydrogenated amorphous silicon (a-Si: H), and poly crystalline silicon (poly-Si) are used as a semiconductor layer. Successful configuration is possible.
이와 같이, 박막트랜지스터의 반도체층으로 사용되는 물질 중 아몰퍼스 실리콘은 공정이 간단하고 저온에서 처리될 수 있음으로, 이미 솔라셀(Solar cell)과 같은 대면적 소자제작에 사용되고 있다.As described above, amorphous silicon is a material used as the semiconductor layer of the thin film transistor, and thus, since the process is simple and can be processed at low temperature, it is already used for manufacturing a large area device such as a solar cell.
또한, 아몰퍼스 실리콘을 이용한 소자의 제작공정은 최대 온도가 350℃정도의 저온처리 시스템에서 단독으로 행해질 수 있기 때문에 제작이 편리하다.In addition, the manufacturing process of the device using amorphous silicon is convenient because the maximum temperature can be performed alone in a low temperature processing system of about 350 ℃.
그러나, 실제로 아몰퍼스 실리콘내에서의 낮은 전자 이동도(<2㎠/Vsec)는 박막트랜지스터의 스위칭특성에 방해의 요인으로 작용하고 또한, 고속으로 박막트랜지스터를 제어하는 구동회로소자(Drive circuitry)와 박막트랜지스터의 통합을 어렵게 한다.However, in practice, low electron mobility (<2cm2 / Vsec) in amorphous silicon acts as a barrier to switching characteristics of thin film transistors, and also drives circuitry and thin films that control thin film transistors at high speed. Makes the integration of transistors difficult.
반면, 폴리실리콘을 반도체층으로 사용한 박막트랜지스터는 액티브매트릭스 액정표시소자에 적당하다.On the other hand, a thin film transistor using polysilicon as a semiconductor layer is suitable for an active matrix liquid crystal display device.
폴리실리콘으로 제조되는 박막트랜지스터는 새로운 처리단계가 필요하지만, 대신에 액티브매트릭스 액정표시소자내의 스윗칭소자로서 아몰퍼스 실리콘보다 몇배 빠른 응답속도를 가지고 있다.Thin-film transistors made of polysilicon require a new processing step, but instead have a response speed several times faster than amorphous silicon as a switching element in an active matrix liquid crystal display.
또한, 폭넓게 사용되는 아몰퍼스- 박막트랜지스터에 비교하여 폴리실리콘의 가장 큰 장점은 20∼550㎠/Vsec 정도의 높은 전계효과 이동도를 가지고 있다는 것이다.In addition, the greatest advantage of polysilicon over the widely used amorphous-thin film transistor is that it has a high field effect mobility of about 20 to 550 cm 2 / Vsec.
전계효과 이동도는 박막트랜지스터의 스위칭속도를 결정하며, 아몰퍼스 실리콘보다 수 100배 빠르다.Field effect mobility determines the switching speed of thin film transistors and is several times faster than amorphous silicon.
이러한 차이는 폴리실리콘이 여러 결정립(Grain)으로 구성되었고, 아몰퍼스실리콘 보다는 적은 디펙트(defect)를 가지고 있는 것에 기인한다.This difference is due to the fact that polysilicon is composed of several grains and has fewer defects than amorphous silicon.
따라서, 폴리실리콘은 대면적 스크린을 갖는 차세대 액정표시소자를 위한 스윗칭 뿐만 아니라, 구동회로 일체화가 가능한 소자로 기대된다.Accordingly, polysilicon is expected to be a device capable of integrating a driving circuit as well as switching for a next generation liquid crystal display device having a large area screen.
이러한 폴리실리콘을 결정화 하는 방법은 SPC법, MIC법, 엑시머레이저어닐링법 등이 있다.Crystallization of such polysilicon includes the SPC method, MIC method, excimer laser annealing method and the like.
상기 SPC(Solid phase crystallization)방법은 고상결정방법으로서, 고온(600도)에서 아몰퍼스실리콘을 결정화하는 방법이다. 이 방법은 고상에서 결정화가 이루어지기 때문에 결정립 내에 결함(micro-twin, dislocation...)이 많아서 결정도가 떨어지며, 이를 보완하기 위하여 고온(~1000도)의 열산화막을 게이트 절연막으로 사용한다. 따라서, 1000℃이상에서 결딜수 있는 수정과 같은 고 가격대의 소재를 사용해야만 하는 단점이 있다.The solid phase crystallization (SPC) method is a solid phase crystallization method and is a method of crystallizing amorphous silicon at a high temperature (600 degrees). In this method, since crystallization takes place in a solid phase, crystal grains are poor due to many defects (micro-twins, dislocations) in the grains, and a high temperature (˜1000 degrees) thermal oxide film is used as a gate insulating film to compensate for this. Therefore, there is a disadvantage that must use a high-priced material such as crystals that can withstand above 1000 ℃.
상기 MIC(Metal induced crystallization)방법은 금속유도결정화 방법으로, 아몰퍼스실리콘 위에 금속을 증착하여 열을 가해줌으로서 결정화하는 방법이다. 이 때, 금속은 결정화 되는 아몰퍼스실리콘의 엔탈피를 낮추어 주는 역할을 한다.The metal induced crystallization (MIC) method is a metal-induced crystallization method, in which metal is deposited on amorphous silicon to be crystallized by applying heat. At this time, the metal serves to lower the enthalpy of amorphous silicon to be crystallized.
따라서, 500℃정도의 저온공정처리가 가능하나, 표면의 상태가 좋지않고 금속에 의한 전기적인 특성 저하를 보인다. 또한, 이 방법도 고상 결정화이므로 결정립내의 결함이 다수 존재한다.Therefore, it is possible to process at low temperatures of about 500 ° C., but the surface condition is not good and the electrical properties are degraded by the metal. In addition, since this method is also solid phase crystallization, there are many defects in the grains.
다른 방법으로는 레이저(laser)를 사용하는 방법이 있으며, 이 방법은 저온 공정처리가 가능하여 저가의 유리기판을 사용할 수 있기 때문에 가격 경쟁력면에서 우수하다.Another method is to use a laser, and this method is excellent in terms of price competitiveness because low-temperature processing can be used and low-cost glass substrates can be used.
특히 엑시머레이저 어닐링 방법(Excimer laser annealing method)으로 제조된 박막트랜지스터는 100㎠/Vsec 이상의 이동속도를 가질 수 있게 됨으로 소자의 동작특성이 좋다.In particular, the thin film transistor manufactured by the excimer laser annealing method (Excimer laser annealing method) is able to have a moving speed of 100 cm 2 / Vsec or more, the operation characteristics of the device is good.
전술한 방법들로 결정화되는 폴리실리콘은 결정화 초기에 실리콘 씨드(Silicon seed)로부터 액상의 실리콘이 냉각되면서 양질의 그레인(grain)을 얻을 있으며, 실리콘 결정성장은 측면성장(lateral growth)을 할 경우에 큰 결정립을 얻을 수 있다.Polysilicon crystallized by the above-mentioned methods is obtained in the early stage of crystallization, the liquid silicon is cooled from the silicon seed (silicon seed) to obtain a good grain (grain), the silicon crystal growth in the lateral growth (lateral growth) Large grains can be obtained.
일반적으로, 실리콘씨드의 간격이 실리콘 그레인의 최대 성장거리보다 크다면, 실리콘씨드를 중심으로 측면성장하게 되는 실리콘결정은 최대로 성장한 후 액상으로 남은 영역에서는 초냉각(Super-cooling)에 의해 핵 생성이 일어나서 작은 결정립이 생긴다. 그러나, 씨드간격이 최대 성장거리 보다 적다면, 씨드를 중심으로 측면성장이 일어나서 각 결정립이 그레인바운더리를 형성하면서 큰 결정립의 폴리실리콘(poly-Si)박막을 형성한다.In general, if the silicon seed spacing is larger than the maximum growth distance of silicon grain, the silicon crystal that grows laterally around the silicon seed is grown to the maximum and then nucleated by super-cooling in the remaining liquid phase. This happens and small grains are formed. However, if the seed spacing is smaller than the maximum growth distance, lateral growth occurs around the seed, and each grain forms grain boundaries, thereby forming a large grain of poly-silicon (poly-Si) thin film.
전술한 바와 같이, 기판 위에서 큰 실리콘의 결정이 바운더리를 형성하면서 균일하게 배치되어야 우수한 성능의 박막트랜지스터(thin film transistor : TFT) 소자를 얻을 수 있다.As described above, the crystal of large silicon must be uniformly arranged on the substrate while forming a boundary to obtain a thin film transistor (TFT) device having excellent performance.
따라서 실리콘씨드의 분포는 최대 결정성장 거리 보다는 적지만, 최대한 큰 간격으로 균일하게 배치되어야 한다.Therefore, the silicon seed distribution is less than the maximum crystal growth distance, but should be evenly spaced at the largest possible interval.
도 1a 내지 도 1c에 도시한 바와 같이, 실리콘씨드(11)를 중심으로 측면성장 하게되는 실리콘의 그레인(13)들은 액상의 실리콘으로 측면성장을 하게되고, 각 그레인(13)들은 그레인바운더리 (grain boundary)(15)를 형성하면서 결정성장이 종료된다.As shown in FIGS. 1A to 1C, the grains 13 of silicon that are laterally grown around the silicon seed 11 are laterally grown with liquid silicon, and each of the grains 13 is grain boundary. Crystal growth ends, forming a boundary 15.
여기서, 상기 엑시머레이저를 이용한 종래의 폴리실리콘의 결정화 단계를 설명한다.Here, the crystallization step of the conventional polysilicon using the excimer laser will be described.
도 2는 엑시머레이저를 이용한 폴리실리콘 결정화를 위한 광학계의 구성을 도시한 사시도이다.2 is a perspective view showing the configuration of an optical system for polysilicon crystallization using an excimer laser.
도시한 바와 같이, 레이저 빔을 이용하여 기판 상에 증착된 아몰퍼스실리콘을 결정화 하기 위해서는 간략하게 레이저빔 장치(미도시)와, 마스크(33)와, 투영렌즈(35)를 필요로 한다.As shown, in order to crystallize amorphous silicon deposited on a substrate using a laser beam, a laser beam device (not shown), a mask 33, and a projection lens 35 are simply required.
기판(31) 상에 상기 투영렌즈(35)를 위치시키고, 상기 투영렌즈(35) 상에 마스크를 위치시킨다. 이 때, 상기 마스크(33) 상에서 레이저빔(37)을 투사하게 되면 상기 레이저빔은 상기 마스크패턴에 따라 입사하게 되고, 상기 입사된 빛은 상기 투영렌즈(35)를 통해 패턴이 4~6배로 축소되면서 기판 상에 상기 미세 마스크패턴대로 실리콘 결정화를 행하게 된다.The projection lens 35 is positioned on the substrate 31, and a mask is positioned on the projection lens 35. At this time, when the laser beam 37 is projected on the mask 33, the laser beam is incident according to the mask pattern, and the incident light has a pattern of 4 to 6 times through the projection lens 35. As it shrinks, silicon crystallization is performed on the substrate according to the fine mask pattern.
이 때, 결정화되는 폴리실리콘의 그레인의 성장은 레이저빔의 모양과 에너지밀도와 기판의 온도와 냉각속도에 의해 제어될 수 있다.At this time, the growth of grains of polysilicon to be crystallized can be controlled by the shape and energy density of the laser beam and the temperature and cooling rate of the substrate.
그레인 크기와 에너지 밀도의 관계를 더욱 상세히 설명하면, 실리콘 박막의 결정에 대한 에너지밀도는 세가지 영역으로 나누어 설명할 수 있다.In more detail, the relationship between grain size and energy density can be explained by explaining the energy density of the crystal of the silicon thin film in three regions.
첫 번째, 저 에너지밀도 영역으로 하부 실리콘박막이 녹지 않는 영역(Low energy density regime- Partial melting regime), 하부 실리콘의 일부 씨드만 남고 나머지 실리콘은 완전히 녹는 완전 멜팅에 가까운 영역(Near complete melting regime), 고 에너지밀도 영역으로 실리콘 박막이 하부계면까지 완전히 녹는 영역(Higyh energy density regime - complete melting regime)으로 나눌 수 있으며, 상기 저 에너지 밀도 영역에서 실리콘 멜팅깊이가 실리콘 두께보다 적은 상태이며, 녹지 않은 하부 실리콘층의 씨드로부터 수직성장이 일어나서 그레인의 직경이 반도체층의 막두께보다도 적은 영역이다.First, a low energy density region where the lower silicon thin film is not melted (low energy density regime-partial melting regime), an area near the complete melting where only some seeds of the lower silicon remain and the remaining silicon is completely melted, The high energy density region can be divided into a region in which the silicon thin film is completely melted down to the lower interface (Higyh energy density regime-complete melting regime), and in the low energy density region, the silicon melting depth is less than the silicon thickness, and the unmelted lower silicon Vertical growth occurs from the seed of the layer so that the grain diameter is smaller than the film thickness of the semiconductor layer.
그리고, 상기 완전 멜팅에 가까운 영역(Near complete melting regime)은 반도체층의 일부 하부 실리콘씨드만 남기고 모든 실리콘막이 녹은 상태이며, 이 씨드를 중심으로 측면성장을 할 수 있는 영역이다.The near complete melting regime is a region in which all silicon films are melted, leaving only a part of the lower silicon seeds of the semiconductor layer, and are capable of lateral growth around the seeds.
이때, 상기 완전 멜팅 영역대의 에너지를 사용하는 폴리실리콘 결정화 방법을 SLS(Sequential lateral solidification)결정화 방법이라 하고, 상기 완전멜팅영역에 가까운 에너지대를 사용하는 폴리실리콘 결정화방법은 MPGG(multiple pulse grain growth)결정화 방법이라 한다.In this case, the polysilicon crystallization method using the energy of the complete melting region band is called a sequential lateral solidification (SLS) crystallization method, and the polysilicon crystallization method using an energy band close to the complete melting area is MPGG (multiple pulse grain growth) Called the crystallization method.
이하, 상기 SLS 결정화방법을 상기 도 2를 참조하여 설명한다.Hereinafter, the SLS crystallization method will be described with reference to FIG. 2.
도시한 바와 같이, 기판(31) 상에 레이저빔 패턴을 형성하기 위한 마스크(33)와 상기 마스크(33)의 패턴을 축소하여 상기 기판(31)상에 노광하기 위한 투영렌즈(35)를 구성하여 레이저 어닐링을 시작하면 된다.As shown, a mask 33 for forming a laser beam pattern on the substrate 31 and a projection lens 35 for reducing the pattern of the mask 33 to be exposed on the substrate 31 are configured. The laser annealing can be started.
이와 같은 구성을 이용한 폴리실리콘 결정화 과정을 설명하면, 먼저 상기 레이저빔(37)을 소정의 수단에 의해 균일화 시킨다.Referring to the polysilicon crystallization process using such a configuration, first, the laser beam 37 is uniformized by a predetermined means.
다음으로, 상기 마스크(33)를 통해서 상기 기판(31)위에 형성될 빔의 형태를결정한다. 다음으로 축소배율의 투영렌즈(35)를 통해서 수 ㎛의 빔 너비를 가진 빔을 형성한다.Next, the shape of the beam to be formed on the substrate 31 through the mask 33 is determined. Next, a beam having a beam width of several μm is formed through the projection lens 35 having a reduced magnification.
다음으로, X-Y스테이지 위에 놓인 기판(31)이 서브 ㎛/펄스로 이동하면서, 레이저빔에 의해 결정화가 이루어진다.Next, crystallization is performed by the laser beam while the substrate 31 placed on the X-Y stage moves at a submicron / pulse.
도 3은 상기 레이저빔을 이용하여 아몰퍼스 실리콘을 결정화하는 메커니즘을 도시한 평면도이다.3 is a plan view showing a mechanism for crystallizing amorphous silicon using the laser beam.
도시한 바와 같이, 분할된 각 슬릿(A,B,C)을 통해서 상기 레이저빔의 펄스에 노출하는 과정을 통해 아몰퍼스실리콘을 폴리실리콘으로 결정화 할 수 있으며, 이 때 일차노광(45)에서는 레이저빔의 양끝의 고상 실리콘 씨드로부터 레이저빔 내의 액상실리콘으로 측면성장이 일어나 가운데서 바운더리(41)가 형성된다. 이 때 에너지 밀도는 실리콘 박막이 전술한 완전멜팅이 되는 영역을 사용하며, 빔폭도 (최대 측면 성장거리)x2배 보다 적게 만든다.As shown, amorphous silicon can be crystallized to polysilicon by exposing to the pulse of the laser beam through each of the divided slits A, B, and C, and at this time, the primary exposure 45 Lateral growth takes place from the solid-state silicon seeds at both ends to the liquid silicon in the laser beam, forming a boundary 41 in the middle. At this time, the energy density uses a region where the silicon thin film is fully melted, and the beam width is also made (2 times less than the maximum lateral growth distance).
2차 노광(47)에서는 상기 1 차 노광에서 형성된 결정이 연속해서 성장된다.In the secondary exposure 47, crystals formed in the primary exposure are grown continuously.
그리하여 N차 노광 후, 측면성장하여 결정화된 폴리실리콘은 슬릿(A,B,C)간의 거리 만큼 그레인(43)이 연속 성장하여 형성된다. 또한 상기 각 슬릿영역(A,B,C)이 만나는 부분은 폴리실리콘의 그레인바운더리(41a) 영역이다.Thus, after the N-th exposure, the polysilicon crystallized by lateral growth is formed by continuous growth of the grains 43 by the distance between the slits A, B, and C. In addition, the portion where each of the slit regions A, B, and C meet is a grain boundary 41a region of polysilicon.
전술한 바와 같이, SLS 결정화방법은 일 방향으로의 연속적인 레이저빔의 조사에 의해 그레인이 사이즈가 큰 폴리실리콘을 형성할 수 있다.As described above, the SLS crystallization method can form polysilicon having a large grain size by continuous laser beam irradiation in one direction.
따라서, 상기 SLS방식에 의해 제조된 액티브층은 전하의 이동도가 뛰어난 특성을 갖는다.Therefore, the active layer manufactured by the SLS method has a characteristic of excellent charge mobility.
상기 MPGG방식은 레이저를 이용한 폴리실리콘 형성방법으로, 씨드만을 남기고 실리콘을 녹여 재 결정화 하는 방식이다.The MPGG method is a method of forming polysilicon using a laser, in which silicon is dissolved and recrystallized, leaving only a seed.
상기 SLS방식과 달리 MPGG방식으로 사용하는 레이저빔은 크기는 수 ㎜의 크기를 가지며, 이를 이용하여 실리콘을 녹여 재결정화 하는 동안 다수의 씨드를 중심으로 그레인이 성장한다.Unlike the SLS method, the laser beam used in the MPGG method has a size of several millimeters, and grains grow around a plurality of seeds during melting and recrystallization using silicon.
상기 MPGG 방식은 상기 SLS 방식에 비해 그레인의 크기에 어느정도 제한이 있으나, 공정시간이 빠른 장점이 있다.The MPGG method has a certain limitation on the size of the grain compared to the SLS method, but has an advantage of fast process time.
따라서, 종래에는 구동회로 영역에 형성되는 박막트랜지스터의 액티브층을 구성할 경우에는 상기 SLS방식에 의해 폴리실리콘을 형성하고, 상기 어레이기판의 화소부에 위치하는 박막트랜지스터의 액티브층은 상기 MPGG방식을 사용하여 폴리실리콘을 형성하였다.Therefore, in the conventional art, when the active layer of the thin film transistor formed in the driving circuit region is formed, polysilicon is formed by the SLS method, and the active layer of the thin film transistor positioned in the pixel portion of the array substrate uses the MPGG method. To form polysilicon.
이하, 도 4를 참조하여 종래의 박막트랜지스터형 어레이기판의 액티브층 구성방법을 알아본다.Hereinafter, a method of configuring an active layer of a conventional thin film transistor array substrate will be described with reference to FIG. 4.
도시한 바와 같이, 폴리실리콘 타입 액정표시장치(61)는 게이트구동회로부(63)와 데이터구동회로부(65)의 스위칭 소자는 어레이기판의 화소영역에 형성되는 박막트랜지스터와 동시에 형성되며, 상기 게이트구동 회로부(63)와 데이터 구동회로부(65)는 하나의 프린트 회로보드(69)(PCB)에 연결되어 입력신호를 받는다.As illustrated, the polysilicon type liquid crystal display device 61 includes a switching element of the gate driver circuit 63 and the data driver circuit 65 formed simultaneously with the thin film transistor formed in the pixel region of the array substrate. The circuit unit 63 and the data driving circuit unit 65 are connected to one printed circuit board 69 (PCB) to receive an input signal.
이와 같은 구성에서, 상기 게이트 구동회로와 데이터 구동회로는 빠른 스위칭 특성이 요구된다.In such a configuration, the gate driving circuit and the data driving circuit require fast switching characteristics.
일반적으로, 스위칭 소자의 동작특성을 좌우하는 것은, 스위칭 소자를 구성하는 반도체층의 모빌리티(mobility)와 관련한다.In general, what influences the operating characteristics of the switching element is related to the mobility of the semiconductor layers constituting the switching element.
즉, 반도체층의 모빌리티가 빠르면 스위칭소자의 동작특성이 좋으나, 반면에 반도체층의 모빌리티가 느리면 스위칭소자의 동작특성이 좋지 않게 된다.In other words, if the mobility of the semiconductor layer is fast, the operation characteristics of the switching device are good. On the other hand, if the mobility of the semiconductor layer is slow, the operation property of the switching device is not good.
따라서, 종래에는 상기 액정패널의 화소영역(B)은 빠른 시간 안에 폴리실리콘을 형성할 수 있는 MPGG방식을 사용하여 액티브층을 구성하였고, 상기 각 구동회로 영역(A)의 액티브층은 전술한 SLS 방식을 사용하여 그레인의 크기를 일 방향으로 키우는 방식으로 약 100∼120㎠/Vsec의 스위칭 속도를 얻을 수 있었다.Therefore, in the related art, the pixel region B of the liquid crystal panel is configured with an active layer by using the MPGG method which can form polysilicon in a short time, and the active layer of each of the driving circuit regions A is the aforementioned SLS. By using the method to increase the grain size in one direction, a switching speed of about 100 to 120 cm 2 / Vsec was obtained.
그러나, 상기 SLS방식으로 결정화되는 폴리실리콘은 그레인의 너비를 크게하여 형성할 수 있는 장점이 있는 반면, 결정화하는 과정동안 표면에 다수의 디펙트가 존재하게 된다.However, the polysilicon crystallized by the SLS method has an advantage that the grain width can be formed to be large, whereas a large number of defects are present on the surface during the crystallization process.
도 5는 SLS 결정화 방법에 의해 결정화된 폴리실리콘의 표면을 나타내는 사진이다.5 is a photograph showing the surface of polysilicon crystallized by the SLS crystallization method.
도시한 바와 같이, SLS 결정화 방법으로 결정화된 폴리실리콘의 그레인바운더리 내에 결함(low angle defect)(51)이 다수 존재한다.As shown, there are many low angle defects 51 in the grain boundaries of polysilicon crystallized by the SLS crystallization method.
상기 결함이 형성되는 원인은 상기 실리콘을 녹인 후, 레이저빔을 차단하게 되면 상기 실리콘에 존재하는 열은 하부기판을 통해 빠져나가게 된다.The defect is formed by melting the silicon and then blocking the laser beam so that the heat present in the silicon is released through the lower substrate.
이와 같이, 냉각과정에 의해 실리콘이 결정화되기 시작하며, 특히 표면에 근접한 결정들은 갑작스런 냉각에 의해 이상성장을 하게된다.As such, silicon starts to crystallize by the cooling process, and in particular, crystals close to the surface are abnormally grown by sudden cooling.
이와 같은 표면상태를 가지는 폴리실리콘은 추후에 절연층이 적층되는 과정을 거치게 된다.Polysilicon having such a surface state is subjected to a process of laminating an insulating layer later.
이 때, 다수의 디펙트가 존재하는 폴리실리콘층 위에 절연층을 증착함으로써, 상기 폴리실리콘 반도체층과 상기 절연층사이의 계면에서 발생하는 부정합에 의해 전자에 대한 트랩준위가 발생한다. 이와 같은 이유로, 폴리실리콘층의 표면을 흐르는 전자의 모빌리티(Mobility)가 현저히 저하되며, 소자의 동작특성에 많은 제한이 된다.At this time, by depositing an insulating layer on the polysilicon layer having a large number of defects, trap states for electrons are generated by mismatches occurring at the interface between the polysilicon semiconductor layer and the insulating layer. For this reason, the mobility of electrons flowing through the surface of the polysilicon layer is remarkably lowered, and there are many limitations on the operation characteristics of the device.
상기 SLS 방식으로 결정화되는 폴리실리콘으로 형성된 액티브층을 포함하는 박막트랜지스터의 스위칭 속도는 일반적인 폴리실리콘 박막트랜지스터에 약 2배 가량 빠른 속도이지만, 좀더 속도를 개설한 필요가 있다.The switching speed of a thin film transistor including an active layer formed of polysilicon crystallized by the SLS method is about twice as fast as that of a general polysilicon thin film transistor, but it is necessary to establish a further speed.
따라서, 본 발명은 미세 표면이 평탄한 폴리실리콘막으로 형성된 반도체층을 갖는 폴리실리콘 타입 액정표시장치의 제조방법을 제안하는데 그 목적이 있다.Accordingly, an object of the present invention is to propose a method for manufacturing a polysilicon type liquid crystal display device having a semiconductor layer formed of a polysilicon film having a fine surface.
도 1a 내지 도 1c는 일반적인 폴리실리콘 형성기구를 도시한 개략적인 평면도이고,1A to 1C are schematic plan views showing a general polysilicon forming mechanism,
도 2는 실리콘 결정화를 위한 구성을 도시한 사시도 이고,2 is a perspective view showing a configuration for silicon crystallization,
도 3은 실리콘 결정화 공정을 도시한 평면도이고,3 is a plan view illustrating a silicon crystallization process;
도 4는 폴리실리콘 액정표시장치의 개략적인 평면도이고,4 is a schematic plan view of a polysilicon liquid crystal display device;
도 5는 SLS방식만을 사용하여 결정화된 종래의 폴리실리콘층의 표면을 확대한 사진이고,5 is an enlarged photograph of the surface of a conventional polysilicon layer crystallized using only the SLS method,
도 6은 본 발명에 따른 액티브층의 구성을 도시한 박막트랜지스터 어레이기판의 개략적인 평면도이고,6 is a schematic plan view of a thin film transistor array substrate showing a configuration of an active layer according to the present invention;
도 7은 SLS방식과 MPGG방식을 연속으로 사용하여 재 결정화된 본 발명에 따른 폴리실리콘층의 표면을 확대한 사진이고,7 is an enlarged photograph of the surface of the polysilicon layer according to the present invention recrystallized by using the SLS method and the MPGG method continuously,
도 8은 종래의 폴리실리콘층과 본 발명의 결정화 방법에 따라 결정화된 폴리실리콘 층의 전압에 대한 전류특성을 도시한 그래프이다.8 is a graph illustrating current characteristics versus voltage of a conventional polysilicon layer and a polysilicon layer crystallized according to the crystallization method of the present invention.
<도면의 주요부분에 대한 간단한 설명><Brief description of the main parts of the drawing>
121 : SLS결정화 방법에 의한 폴리실리콘층의 문턱전압에 대한 전류의 관계를 도시한 실선.121: Solid line showing the relationship of the current to the threshold voltage of the polysilicon layer by the SLS crystallization method.
123 : SLS 결정방법과 MPGG 결정방법을 연속으로 행하여 재결정화한 폴리실리콘층의 전압에 대한 전류의 관계를 도시한 점선.123: dotted line which shows the relationship of the electric current with respect to the voltage of the polysilicon layer recrystallized by carrying out the SLS determination method and the MPGG determination method continuously.
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이기판의 반도체층 형성방법은 제 1 영역과 제 2 영역을 가진 기판을 준비하는 단계와; 상기 기판의 전면에 아몰퍼스 실리콘을 증착하여 아몰퍼스 실리콘막을 형성하는 단계와; 상기 기판의 제 1 영역상의 아몰퍼스 실리콘막에 완전 멜팅영역(complete melting regime)대의 에너밀도를 가지는 레이저빔을 조사하여폴리실리콘을 형성하는 단계와; 상기 기판의 제 1 영역 및 제 2 영역 상에 각각 위치한 상기 폴리실리콘과 상기 아몰퍼스 실리콘막에 거의 완전멜팅 영역대의 에너지밀도를 가지는 에너지빔을 조사하여 상기 제 1 영역에 형성된 폴리실리콘막을 재 결정화하고, 상기 제 2 영역에 위치한 상기 아몰퍼스 실리콘을 상기 씨드를 중심으로 성장한 다수의 그레인을 가진 폴리실리콘으로 형성하는 단계를 포함한다.A semiconductor layer forming method of an array substrate for a liquid crystal display device according to the present invention for achieving the above object comprises the steps of preparing a substrate having a first region and a second region; Depositing amorphous silicon on the entire surface of the substrate to form an amorphous silicon film; Irradiating an amorphous silicon film on the first region of the substrate with a laser beam having an energy density of a complete melting regime to form polysilicon; Recrystallizing the polysilicon film formed in the first region by irradiating the polysilicon and the amorphous silicon film positioned on the first region and the second region of the substrate, respectively, with an energy beam having an energy density of almost complete melting region; And forming the amorphous silicon located in the second region from polysilicon having a plurality of grains grown about the seed.
본 발명의 특징에 따른 스위칭 소자는 씨드를 가진 아몰퍼스실리콘에 상기 씨드를 녹일 수 있는 완전멜팅영역대의 에너지밀도를 가진 레이저빔을 조사하여 제 1 폴리실리콘을 형성한 후, 상기 제 1 폴리실리콘의 표면에 보다 약한 에너지밀도를 가지는 레이저빔을 조사하여, 상기 제 1 폴리실리콘을 재결정화 한 제 2 폴리실리콘으로 형성된 액티브층과; 상기 액티브층의 채널을 형성하는 소스 및 드레인전극과; 상기 액티브층을 스위칭하는 게이트전극을 포함한다.According to an aspect of the present invention, a switching device is formed by irradiating an amorphous silicon having a seed with a laser beam having an energy density of a complete melting area capable of melting the seed to form a first polysilicon, and then forming a surface of the first polysilicon. An active layer formed of a second polysilicon obtained by irradiating a laser beam having a weaker energy density to the first polysilicon; Source and drain electrodes forming a channel of the active layer; And a gate electrode for switching the active layer.
본 발명은 상기 구동회로 영역의 액티브층을 먼저 SLS 방식을 이용하여 폴리실리콘으로 결정화하고, 상기 SLS영역을 포함하는 전영역을 다시 MPGG 방식을 사용하여 결정화하여 상기 SLS 방식으로 형성된 폴리실리콘의 표면결함을 제거함으로써, 스위칭속도를 더욱 개선하였다.According to the present invention, the active layer of the driving circuit region is first crystallized from polysilicon using the SLS method, and the entire region including the SLS region is crystallized using the MPGG method again to form a surface defect of the polysilicon formed by the SLS method. By eliminating, the switching speed was further improved.
도 6은 본 발명에 따른 액티브층의 구성을 도시한 박막트랜지스터 어레이기판의 개략적인 평면도이다.6 is a schematic plan view of a thin film transistor array substrate showing the configuration of an active layer according to the present invention.
먼저 게이트 구동회로영역(115)과 데이터 구동회로영역(113)의 구동부(A)에 위치한 실리콘막에 완전멜팅 영역대의 에너지밀도를 갖는 레이저빔을 조사하는 SLS 결정화방법을 사용하여 폴리실리콘층을 형성한다.First, a polysilicon layer is formed by using an SLS crystallization method of irradiating a laser beam having an energy density of a complete melting region to a silicon film located in the driving portion A of the gate driving circuit region 115 and the data driving circuit region 113. do.
다음으로, 상기 SLS방식으로 결정화된 폴리실리콘을 포함하는 실리콘층이 형성된 기판(111)의 전영역(B)을 MPGG방식을 사용하여, 재결정화 하게 된다.Next, the entire region B of the substrate 111 on which the silicon layer including polysilicon crystallized by the SLS method is formed is recrystallized by using the MPGG method.
즉, 상기 액정패널의` 화소영역을 MPGG 방식으로 결정화 하면서, 상기 SLS 방식으로 결정화된 부분까지 확대하여 결정화 한다.That is, while crystallizing the `pixel region of the liquid crystal panel by the MPGG method, the crystallization is enlarged to the portion crystallized by the SLS method.
이때, 상기 MPGG 방식은 완전 멜팅에 가까운 영액대의 에너지 밀도를 갖는 레이저빔을 사용하기 때문에, 상기 SLS 결정화 방법에 의해 결정화된 폴리실리콘의 표면을 소정 깊이만큼 녹인후 재 결정하게 된다.At this time, since the MPGG method uses a laser beam having an energy density near zero melting, the surface of the polysilicon crystallized by the SLS crystallization method is recrystallized after a predetermined depth.
이때, 재 결정화된 폴리시리콘의 표면은 종래와 달리 그레인내에 존재하던 다수의 디펙트가 제거된 상태이다.At this time, the surface of the recrystallized polysilicon is in a state where a large number of defects existing in the grains have been removed.
도 7은 도 6의 방법에의해 재 결정화된 각 구동회로 영역의 폴리실리콘 층의 표면을 확대한 사진이다.FIG. 7 is an enlarged photograph of the surface of the polysilicon layer of each driving circuit region recrystallized by the method of FIG. 6.
도시한 바와 같이, 종래와는 달리 그레인(125)내에 디펙트가 발견되지 않고 있음을 알 수 있다.As shown, unlike the conventional art, it can be seen that no defects are found in the grains 125.
따라서, 기존에 비해 전하의 모빌리티가 월등히 빠른 반도체층을 얻을 수 있는 것은 자명한 일이다.Therefore, it is obvious that a semiconductor layer having a much higher charge mobility than the conventional one can be obtained.
이하 도 8을 참조하여, 일반적인 SLS방식으로만 결정화된 폴리실리콘층의 모빌리티와, 본 발명에 따라 SLS 방식과 MPGG방식을 순차적으로 사용하여, 재 결정화된 폴리실리콘의 모빌리티를 비교한다.Hereinafter, referring to FIG. 8, the mobility of the polysilicon layer crystallized only by the general SLS method and the SLS method and the MPGG method according to the present invention are sequentially used to compare the mobility of the recrystallized polysilicon.
도 8은 결정화 방법에 따른 P타입 폴리실리콘층의 전압에 대한 모빌리티를 비교한 그래프이다.8 is a graph comparing the mobility of the P-type polysilicon layer according to the crystallization method with respect to the voltage.
도시한 그래프에서 실선(121)은 기존의 SLS 결정방법에 의해 결정화된 폴리실리콘층의 결과값를 도시한 것이고, 점선은 본 발명에 따라 SLS 방식과 MPGG방식을 연속하여 재결정화된 폴리실리콘층의 결과 값을 도시한 것이다.In the graph shown, the solid line 121 shows the result value of the polysilicon layer crystallized by the conventional SLS determination method, and the dotted line shows the result of the polysilicon layer recrystallized successively in the SLS method and the MPGG method according to the present invention. Values are shown.
모빌리티는 전압에 대한 전류값을 미분하여 얻을 수 있으며, 종래의 SLS 결정방법만으로 결정화된 폴리실리콘 층을 구동하는 문턱전압은 약 -3.3V이며, 이때의 모빌리티는 약 107㎠/sec의 결과를 얻었고, 본 발명에 따라 연속적으로 재결정화된 폴리실리콘층을 구동하는 문턱전압은 -1.7V이고 이때 모빌리티는 145㎠/sec의 결과를 얻었다.Mobility can be obtained by differentiating the current value against voltage, and the threshold voltage driving the polysilicon layer crystallized by the conventional SLS determination method is about -3.3V, and the mobility at this time is about 107cm2 / sec. In accordance with the present invention, the threshold voltage driving the continuously recrystallized polysilicon layer is -1.7V and the mobility is obtained at the result of 145cm 2 / sec.
따라서, 본 발명에 따라 재결정화된 폴리실리콘층을 포함하는 스위칭소자는 종래에 비해 저전압 구동이 가능하고, 빠른 스위칭특성을 가질 수 있다는 결론을 얻었다.Therefore, it has been concluded that the switching element including the polysilicon layer recrystallized according to the present invention can be driven at a lower voltage and has a faster switching characteristic than in the prior art.
따라서, 본 발명에 따른 폴리실리콘 타입 박막트랜지스터형 액정표시장치는 게이트구동 회로부와 데이터 구동회로부의 반도체층을 SLS 결정화 방법과 MPGG 결정화 방법을 연속으로 사용하여 결정화된 폴리실리콘으로 형성하여, 그레인 내에 디펙트가 존재하지 않는 폴리실리콘 반도체층을 형성함으로써, 높은 모빌리티를 갖는 구동회로를 구성 할 수 있는 효과가 있다.Accordingly, in the polysilicon type thin film transistor type liquid crystal display device according to the present invention, the semiconductor layer of the gate driving circuit portion and the data driving circuit portion is formed of polysilicon crystallized by using the SLS crystallization method and the MPGG crystallization method in succession, and thus the semiconductor layer is formed in the grain. By forming a polysilicon semiconductor layer in which no defects are present, there is an effect that a driving circuit having high mobility can be configured.
또한, 상기 구동회로의 빠른 동작특성으로 인해 화소 스위치의 전류 구동능력을 증대하는 효과가 있다.In addition, due to the fast operating characteristics of the driving circuit, there is an effect of increasing the current driving capability of the pixel switch.
또한, 고개구율 및 대면적 액정표시장치의 고 해상도에 유리하다.In addition, it is advantageous for high opening ratio and high resolution of a large area liquid crystal display device.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000011542A KR100710621B1 (en) | 2000-03-08 | 2000-03-08 | Method for fabricating active layer for TFT type array substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000011542A KR100710621B1 (en) | 2000-03-08 | 2000-03-08 | Method for fabricating active layer for TFT type array substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010087667A true KR20010087667A (en) | 2001-09-21 |
KR100710621B1 KR100710621B1 (en) | 2007-04-24 |
Family
ID=19653262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000011542A KR100710621B1 (en) | 2000-03-08 | 2000-03-08 | Method for fabricating active layer for TFT type array substrate |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100710621B1 (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003043093A1 (en) * | 2001-11-14 | 2003-05-22 | Samsung Electronics Co., Ltd. | A mask for crystallizing polysilicon and a method for forming thin film transistor using the mask |
KR100496251B1 (en) * | 2002-11-25 | 2005-06-17 | 엘지.필립스 엘시디 주식회사 | Method of Solidification for Amorphous Silicon layer using a Sequential Lateral Solidification Crystallization Technology |
US7129124B2 (en) | 2002-09-02 | 2006-10-31 | Hitachi Displays, Ltd. | Display device, process of fabricating same, and apparatus for fabricating same |
KR100692326B1 (en) * | 2003-09-25 | 2007-03-09 | 가부시키가이샤 히타치 디스프레이즈 | Display panel and method for manufacturing the same |
US7691545B2 (en) | 2003-11-19 | 2010-04-06 | Samsung Electronics Co., Ltd. | Crystallization mask, crystallization method, and method of manufacturing thin film transistor including crystallized semiconductor |
KR101052982B1 (en) * | 2004-04-30 | 2011-07-29 | 엘지디스플레이 주식회사 | Silicon Crystallization Method to Improve Flatness |
KR20130035116A (en) * | 2011-09-29 | 2013-04-08 | 엘지디스플레이 주식회사 | Crystallization method and method of fabricating thin film transistor using thereof |
KR20130035117A (en) * | 2011-09-29 | 2013-04-08 | 엘지디스플레이 주식회사 | Crystallization method and method of fabricating thin film transistor using thereof |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1168109A (en) * | 1997-08-26 | 1999-03-09 | Matsushita Electric Ind Co Ltd | Production of polycrystalline thin film and production of thin-film transistor |
-
2000
- 2000-03-08 KR KR1020000011542A patent/KR100710621B1/en active IP Right Grant
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003043093A1 (en) * | 2001-11-14 | 2003-05-22 | Samsung Electronics Co., Ltd. | A mask for crystallizing polysilicon and a method for forming thin film transistor using the mask |
US7781765B2 (en) | 2001-11-14 | 2010-08-24 | Samsung Electronics Co., Ltd. | Mask for crystallizing polysilicon and a method for forming thin film transistor using the mask |
US7129124B2 (en) | 2002-09-02 | 2006-10-31 | Hitachi Displays, Ltd. | Display device, process of fabricating same, and apparatus for fabricating same |
KR100496251B1 (en) * | 2002-11-25 | 2005-06-17 | 엘지.필립스 엘시디 주식회사 | Method of Solidification for Amorphous Silicon layer using a Sequential Lateral Solidification Crystallization Technology |
US7767558B2 (en) | 2002-11-25 | 2010-08-03 | Lg Display Co., Ltd. | Method of crystallizing amorphous silicon and device fabricated using the same |
KR100692326B1 (en) * | 2003-09-25 | 2007-03-09 | 가부시키가이샤 히타치 디스프레이즈 | Display panel and method for manufacturing the same |
US7691545B2 (en) | 2003-11-19 | 2010-04-06 | Samsung Electronics Co., Ltd. | Crystallization mask, crystallization method, and method of manufacturing thin film transistor including crystallized semiconductor |
KR101052982B1 (en) * | 2004-04-30 | 2011-07-29 | 엘지디스플레이 주식회사 | Silicon Crystallization Method to Improve Flatness |
KR20130035116A (en) * | 2011-09-29 | 2013-04-08 | 엘지디스플레이 주식회사 | Crystallization method and method of fabricating thin film transistor using thereof |
KR20130035117A (en) * | 2011-09-29 | 2013-04-08 | 엘지디스플레이 주식회사 | Crystallization method and method of fabricating thin film transistor using thereof |
Also Published As
Publication number | Publication date |
---|---|
KR100710621B1 (en) | 2007-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100671212B1 (en) | Method for forming poly silicon | |
US7635640B2 (en) | Method of fabricating polycrystalline silicon thin film for improving crystallization characteristics and method of fabricating liquid crystal display device using the same | |
US7507645B2 (en) | Method of forming polycrystalline semiconductor layer and thin film transistor using the same | |
US7691545B2 (en) | Crystallization mask, crystallization method, and method of manufacturing thin film transistor including crystallized semiconductor | |
US7759051B2 (en) | Laser mask and method of crystallization using the same | |
KR101061843B1 (en) | Polycrystalline Mask and Silicon Crystallization Method Using The Same | |
US7790341B2 (en) | Laser mask and method of crystallization using the same | |
US7816196B2 (en) | Laser mask and crystallization method using the same | |
KR20000077040A (en) | Process of crystallizing semiconductor thin film and laser irradiation system | |
KR100333275B1 (en) | TFT of LCD device and the same methode | |
KR100878240B1 (en) | A poly-crystallization mask, and a method for manufacturing a thin film transistor using the mask | |
US7553715B2 (en) | Crystallization method and apparatus thereof | |
KR100710621B1 (en) | Method for fabricating active layer for TFT type array substrate | |
KR100660814B1 (en) | method for fabricating semiconductor layer for thin film transistor | |
JP2003031497A (en) | Thin film semiconductor device and its substrate, and manufacturing method thereof | |
US7443457B2 (en) | Liquid crystal display device having polycrystalline silicon thin film transistor and method of fabricating the same | |
KR101338104B1 (en) | Method of fabricating tft array substrate | |
TWI464880B (en) | Thin film transistor array substrate and the method for fabricating the same | |
JP2006080482A (en) | Method of forming polycrystalline silicon tft | |
KR100966431B1 (en) | Method of fabricating liquid crystal display device for improving crystallization characteristics | |
KR20070095043A (en) | The manufacturing method of the display device | |
KR100496138B1 (en) | A method for crystallizing of an amorphous Si | |
JP2002299236A (en) | Semiconductor device manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120330 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170320 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190318 Year of fee payment: 13 |