KR20010083280A - 반도체 메모리 회로 - Google Patents

반도체 메모리 회로 Download PDF

Info

Publication number
KR20010083280A
KR20010083280A KR1020000006183A KR20000006183A KR20010083280A KR 20010083280 A KR20010083280 A KR 20010083280A KR 1020000006183 A KR1020000006183 A KR 1020000006183A KR 20000006183 A KR20000006183 A KR 20000006183A KR 20010083280 A KR20010083280 A KR 20010083280A
Authority
KR
South Korea
Prior art keywords
memory cell
scs
matrix
data
cell array
Prior art date
Application number
KR1020000006183A
Other languages
English (en)
Inventor
서동현
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000006183A priority Critical patent/KR20010083280A/ko
Publication of KR20010083280A publication Critical patent/KR20010083280A/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/781Masking faults in memories by using spares or by reconfiguring using programmable devices combined in a redundant decoder
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/83Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 회로에 관한 것으로, 종래의 기술에 있어서는 메모리셀의 결함 여부에 관계없이 노말 칼럼 디코더와 예비 칼럼 디코더 동시에 활성화하여 노말/예비 메모리셀에서 출력되는 각각의 데이터를 리드앰프 입력전에 멀티플렉서를 통해 결함여부를 반영하였으나 이러한 결함 구제 방식은 노말 칼럼 디코더와 예비 칼럼 디코더를 활성화 시키는 시간이 빠르다는 장점이 있으나, 결함 여부에 관계없이 노말 칼럼 디코더와 예비 칼럼 디코더가 항상 동시에 활성화되어 전류소모가 많은 문제점이 있었다. 따라서, 본 발명은 특정 X-메트릭스내의 모든 메모리셀에 결함이 없을 경우 노말 칼럼 선택라인(CSi)만 활성화 시키고, 메트릭스내에 결함이 있을 경우에는 CSi와 예비 칼럼 선택 라인(SCS)를 동시에 활성화시켜 메모리셀에 저장된 데이터를 데이터 버스(MIO/SMIO)에 전달한 후 리드앰프 입력전에 멀티플렉서단에서 결함여부를 선택함으로써, 즉 특정 X-메트릭스에 결함이 없을 경우에는 SCS를 디세이블시킴으로써 SCS의 활성화에 의해 발생되는 전류소모를 감소시킬 수 있는 효과가 있다.

Description

반도체 메모리 회로{SEMICONDUCTOR MEMORY CIRCUIT}
본 발명은 반도체 메모리 회로에 관한 것으로, 특히 특정 X-메트릭스에 결함이 없을 경우에는 예비 칼럼 디코더를 디세이블시킴으로써 전류소모를 감소시킬 수 있는 반도체 메모리 회로에 관한 것이다.
도1은 종래 반도체 메모리의 개략적인 구성을 보인 블록도로서, 이에 도시된 바와 같이 메모리셀 어레이 및 센스앰프, 로우(ROW) 디코더등이 결합된 m개의 X-메트릭스(MAT1∼MATm)와; 상기 모든 X-메트릭스에 전체적으로 연결되어 노말 칼럼 선택 라인(CS1∼CSn)과 예비 칼럼 선택 라인(SCS:Spare Column Select)을 선택하기 위한 칼럼 선택신호(CSi, SCS)를 생성하는 칼럼 디코더(1)와; 불량 Y-어드레스를 퓨즈 컷팅을 통해 저장하는 Y-퓨즈 롬(2)과; 불량 X-메트릭스를 퓨즈 컷팅을 통해 저장하는 X-퓨즈 롬(3)과; 불량 Y-어드레스와 입력 Y-어드레스를 비교하는 비교부(4)와; 노말 메모리셀 어레이에서 출력된 데이터와 예비 메모리셀 어레이에서 출력된 데이터를 선택해주는 멀티플렉서(5)와; 상기 멀티플렉서(5)를 통해 출력된 데이터를 증폭하는 리드 앰프(Read Amp, 6)와; PAD에서 입력된 데이터를 메모리셀에 드라이브하는 라이트 구동부(Write Drv, 7)로 구성되어 있다.
여기서, 상기 X-메트릭스(MAT1∼MATm)는 메모리셀 어레이와; 결함구제를 위한 예비 메모리셀 어레이와; 메모리셀에 직접 연결되는 노말 워드라인(WL11∼WL1n), 예비 메모리셀에 직접 연결되는 예비 워드라인(SWL)을 생성하는 로우 디코더와; 노말 및예비 메모리셀에서 출력되는 데이터를 센싱하는 센스앰프 어레이(S/A Array)와; 상기 센스앰프에서 원하는 데이터를 로컬 데이터 버스(LIO)에 연결해주는 노말 칼럼 선택라인(CS1∼CSn), 예비 메모리셀에서 출력되는 데이터를 로컬 데이터 버스(SLIO)에 연결해 주는 예비 컬럼 선택 라인(SCS)으로 구성된다.
여기서, 불량 Y-어드레스를 저장하는 Y-퓨즈롬(2)에서는 불량 어드레스(FA<1:k>)가 출력되고, 비교부(5)에서는 입력 어드레스(YA<0:k>)와 불량 어드레스(FA<1:k>)를 비교하여 예비 칼럼 선택 인에이블 신호(SCSen)를 출력하고, X-퓨즈롬(3)에서 출력되는 메트릭스 인에이블 신호(mat_en)와의 조합에 의해 노말 메모리셀에서 출력되는 데이터를 선택하기 위한 신호(MIOsel)를 생성한다.
다음, 칼럼 디코더(1)는 Y-어드레스(YA<1:k>)를 이용하여 2^n개의 칼럼 선택 라인(CS) 중 하나(CSi)를 선택하고, 예비 칼럼 디코더는 항상 인에이블되어 있어 CSi와 함께 인에이블된다.
그럼, 상기와 같이 구성된 메모리의 동작을 도2의 타이밍도를 참조하여 설명하면 다음과 같다.
먼저, 메모리셀 어레이에 결함이 없는 경우의 리드 동작은 로우 디코더에서 특정 메트릭스의 워드라인(예를 들어, WL11)이 선택되어지면 메모리셀의 데이터가 센스앰프를 통해 센싱된 후 특정 칼럼 선택 라인(예를 들어, CS1)이 활성화 되어 그에 해당하는 센스 앰프의 출력 데이터를 로칼 데이터 버스(LIO)로 전달한다.
결함구제를 위한 여분의 예비 메모리셀의 데이터도 같은 워드라인(WL11)이 선택되어지면 센스앰프를 통해 센싱된 후, 예비 칼럼 선택 라인(SCS)가 활성화되어 그에해당하는 센스앰프의 출력 데이터를 로칼 데이터 버스(SLIO)로 전달한다.
상기 메트릭스에 결함이 없으므로 메트릭스가 동작할 경우 인에이블 신호(mat_en)는 '로우'가 되고 따라서, 데이터 선택신호(MIOsel)도 '로우'가 되어 멀티플렉서(5)에서는 노말 데이터 버스(MIO)를 선택한 후 GIO에 연결하여 리드 앰프(6)에서 증폭된 후 PAD로 전달된다.
반면, 메모리셀 어레이에 결함이 있어 결함 구제용 메모리 셀을 사용하는 경우, 예를 들어 CS1에 있는 메모리셀에 결함이 있어 SCS에 있는 예비 메모리 셀로 대체하는 경우의 리드 동작을 보면 다음과 같다.
즉, 로우 디코더에서 특정 메트릭스의 워드라인(예를 들어, WL11)이 선택되어지면 메모리셀의 데이터가 센스앰프를 통해 센싱된 후 특정 칼럼 선택라인(예를 들어, CS1)이 활성화 되어 그에 해당하는 센스 앰프의 출력 데이터를 로컬 데이터 버스(LIO)로 전달한다.
결함 구제를 위한 여분의 예비 메모리셀의 데이터도 같은 워드라인(WL11)이 선택되어지면 센스앰프를 통해 센싱된 후 SCS가 활성화 되어 그에 해당하는 센스 앰프의 출력 데이터를 로컬 데이터 버스(SLIO)로 전달한다.
즉, 메트릭스에 결함이 있으므로 메트릭스가 동작할 경우 인에이블 신호(mat_en)는 '하이'가 되고, Y-퓨즈롬(2)에는 CS1을 선택하는 결함 Y-어드레스(FA<1:k>)가 저장되어 있고, 입력 Y-어드레스(YA<1:k>)가 결함 Y-어드레스(FA<1:k>)와 동일한 경우 예비 칼럼 선택 인에이블 신호(SCSen)가 '하이'가 되어 데이터 선택 신호(MIOsel)는 '하이'가 된다.
따라서, 멀티플렉서(5)에서는 예비 데이터 버스(SMIO)를 선택한 후 GIO에 연결하여 리드 앰프(6)에서 증폭된 후 PAD로 전달된다.
이때, 상기 LIO/SLIO에 있는 데이터는 모든 X-메트릭스에 공통으로 연결된 데이터 버스(MIO/SMIO)에 연결된다.
이와 같이, 메모리셀의 결함 여부에 관계없이 CSi와 SCS를 동시에 활성화시켜 메모리셀에 저장된 데이터를 데이터 버스(MIO/SMIO)에 전달한 후 리드앰프(6) 입력전에 멀티플렉서(5)단에서 결함여부를 선택한다.
결함이 없을 경우에는 MIO를 선택하고, 결함이 있을 경우에는 SMIO를 선택하여 리드 앰프로 입력시킨다.
그러나, 상기 종래의 기술에 있어서는 메모리셀의 결함 여부에 관계없이 CSi와 SCS를 동시에 활성화하여 노말/예비 메모리셀에서 출력되는 각각의 데이터를 리드앰프 입력전에 멀티플렉서를 통해 결함여부를 반영하였으나 이러한 결함 구제 방식은 CSi와 SCS를 활성화 시키는 시간이 빠르다는 장점이 있으나, 결함 여부에 관계없이 CSi와 SCS가 항상 동시에 활성화되어 전류소모가 많은 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 특정 X-메트릭스내의 모든 메모리셀에 결함이 없을 경우 노말 칼럼 선택라인(CSi)만 활성화 시키고, 메트릭스내에 결함이 있을 경우에는 CSi와 예비 칼럼 선택 라인(SCS)를 동시에 활성화시켜 메모리셀에 저장된 데이터를 데이터 버스(MIO/SMIO)에 전달한 후 리드앰프 입력전에 멀티플렉서단에서 결함여부를 선택함으로써, 즉 특정 X-메트릭스에 결함이 없을 경우에는 SCS를 디세이블시킴으로써 SCS의 활성화에 의해 발생되는 전류소모를 감소시킬 수 있는 반도체 메모리를 제공함에 그 목적이 있다.
도 1은 종래 반도체 메모리의 개략적인 구성을 보인 블록도.
도 2는 상기 도1에서의 각 신호에 대한 타이밍도.
도 3은 본 발명에 의한 반도체 메모리의 구성을 보인 블록도.
도 4는 상기 도3에서의 각 신호에 대한 타이밍도.
***도면의 주요 부분에 대한 부호의 설명***
1 : 칼럼 디코더 1a : 예비 칼럼 디코더
2 : Y-퓨즈롬 3 : X-퓨즈롬
4 : 비교부 5 : 멀티플렉서
6 : 리드 앰프 7 : 라이트 구동부
이와 같은 목적을 달성하기 위한 본 발명은 메모리셀 어레이를 포함한 m개의 X-메트릭스(MAT1∼MATm)와; 상기 모든 X-메트릭스에서 노말 칼럼 선택 라인(CS1∼CSn)과 예비 칼럼 선택 라인(SCS:Spare Column Select)을 선택하기 위한 신호(CSi, SCS)를 생성하는 칼럼 디코더 및 예비 칼럼 디코더와; 불량 Y-어드레스를 퓨즈 컷팅을 통해 저장하는 Y-퓨즈 롬과; 불량 X-메트릭스를 퓨즈 컷팅을 통해 저장하는 X-퓨즈 롬과; 불량 Y-어드레스와 입력 Y-어드레스를 비교하는 비교부와; 노말 메모리셀 어레이에서 출력된 데이터와 예비 메모리셀 어레이에서 출력된 데이터를 선택해주는 멀티플렉서와; 상기 멀티플렉서를 통해 출력된 데이터를 증폭하는 리드 앰프와; PAD에서 입력된 데이터를 메모리셀에 드라이브하는 라이트 구동부로 구성된 반도체 메모리에 있어서, 예비 칼럼 디코더는 메트릭스 인에이블 신호(mat_en)가 '하이'인 경우에만 노말 칼럼 선택 라인(CSi)과 동일한 타이밍에 함께 인에이블 되고, 메트릭스 인에이블 신호(mat_en)가 '로우'인 경우에는 인에이블되지 않도록 연결 구성한 것을 특징으로 한다.
이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
일단, 도3은 본 발명에 의한 반도체 메모리의 구성을 보인 블록도로서, 도1의 구성에 있어서, 예비 칼럼 디코더(1a)는 메트릭스 인에이블 신호(mat_en)가 '하이'인 경우에만 노말 칼럼 선택 라인(CSi)과 동일한 타이밍에 함께 인에이블 되고, 메트릭스 인에이블 신호(mat_en)가 '로우'인 경우에는 인에이블되지 않도록 연결 구성한다.
즉, 종래에는 예비 칼럼 디코더(1a)의 인에이블 신호로 항상 '하이'가 입력되었으나 본 발명에서는 메트릭스 인에이블 신호(mat_en)를 예비 칼럼 디코더(1a)의 인에이블 신호로 인가함으로써 메트릭스 인에이블 신호(mat_en)가 '하이'일 경우에만 활성되도록 한다.
그럼, 상기와 같이 구성한 본 발명의 동작을 도4의 타이밍도를 참조하여 설명하면 다음과 같다.
먼저, 메모리셀 어레이에 결함이 없는 경우의 리드 동작은 로우 디코더에서 특정 메트릭스의 워드라인(예를 들어, WL11)이 선택되어지면 메모리셀의 데이터가 센스앰프를 통해 센싱된 후 특정 칼럼 선택 라인(예를 들어, CS1)이 활성화 되어 그에 해당하는 센스 앰프의 출력 데이터를 로칼 데이터 버스(LIO)로 전달한다.
결함구제를 위한 여분의 예비 메모리셀의 데이터도 같은 워드라인(WL11)이 선택되어지면 센스앰프를 통해 센싱된 후, 해당 메트릭스에 결함이 없으므로 메트릭스 인에이블 신호(mat_en)가 '로우'가 되어 예비 칼럼 선택 라인(SCS)은 활성화 되지 않아 센스앰프의 출력 데이터를 로칼 데이터 버스(SLIO)에 전달하지 않는다.
상기 메트릭스에 결함이 없으므로 메트릭스가 동작할 경우 인에이블 신호(mat_en)는 '로우'가 되고 따라서, 데이터 선택신호(MIOsel)도 '로우'가 되어멀티플렉서(5)에서는 노말 데이터 버스(MIO)를 선택한 후 GIO에 연결하여 리드 앰프(6)에서 증폭된 후 PAD로 전달된다.
반면, 메모리셀 어레이에 결함이 있어 결함 구제용 메모리 셀을 사용하는 경우, 예를 들어 CS1에 있는 메모리셀에 결함이 있어 SCS에 있는 예비 메모리 셀로 대체하는 경우의 리드 동작을 보면 다음과 같다.
즉, 로우 디코더에서 특정 메트릭스의 워드라인(예를 들어, WL11)이 선택되어지면 메모리셀의 데이터가 센스앰프를 통해 센싱된 후 특정 칼럼 선택라인(예를 들어, CS1)이 활성화 되어 그에 해당하는 센스 앰프의 출력 데이터를 로컬 데이터 버스(LIO)로 전달한다.
결함 구제를 위한 여분의 예비 메모리셀의 데이터도 같은 워드라인(WL11)이 선택되어지면 센스앰프를 통해 센싱된 후 해당 메트릭스에 결함이 있으므로 메트릭스 인에이블 신호(mat_en)는 '하이'가 되어 SCS가 활성화 되고, 그에 해당하는 센스 앰프의 출력 데이터를 로컬 데이터 버스(SLIO)로 전달한다.
이때 모든 X-메트릭스에 공통으로 연결된 데이터 버스인 MIO/SMIO에 연결된다.
즉, 메트릭스에 결함이 있으므로 메트릭스가 동작할 경우 인에이블 신호(mat_en)는 '하이'가 되고, Y-퓨즈롬(2)에는 CS1을 선택하는 결함 Y-어드레스(FA<1:k>)가 저장되어 있고, 입력 Y-어드레스(YA<1:k>)가 결함 Y-어드레스(FA<1:k>)와 동일한 경우 예비 칼럼 선택 인에이블 신호(SCSen)가 '하이'가 되어 데이터 선택 신호(MIOsel)는 '하이'가 된다.
따라서, 멀티플렉서(5)에서는 예비 데이터 버스(SMIO)를 선택한 후 GIO에 연결하여리드 앰프(6)에서 증폭된 후 PAD로 전달된다.
이와 같이 특정 X-메트릭스내의 모든 메모리셀에 결함이 없을 경우 CSi만 활성화 되고, 메트릭스내에 결함이 있을 경우에는 CSi와 SCS를 동시에 활성화시켜 메모리셀에 저장된 데이터를 데이터 버스(MIO/SMIO)에 전달한 후 리드앰프(6) 입력전에 멀티플렉서(5)단에서 결함여부를 선택한다.
결함이 없을 경우에는 데이터 버스(MIO)를 선택하고, 결함이 있을 경우에는 다른 데이터 버스(SMIO)를 선택하여 리드 앰프(6)로 입력시킨다.
이상에서 설명한 바와 같이 본 발명 반도체 메모리 회로는 특정 X-메트릭스내의 모든 메모리셀에 결함이 없을 경우 CSi만 활성화되고, 메트릭스내에 결함이 있을 경우에는 CSi와 SCS를 동시에 활성화 시켜 메모리셀에 저장된 데이터를 데이터 버스(MIO/SMIO)에 전달한 후 리드앰프 입력전에 멀티플렉서단에서 결함여부를 선택하여 결함이 없을 경우에는 MIO를 선택하고, 결함이 있을 경우에는 SMIO를 선택하여 리드앰프로 입력시킴으로써 즉, 결함이 없을 경우 CSi만 활성화 되므로 SCS의 활성화에 의해 발생하는 전류를 감소시킬 수 있는 효과가 있다.

Claims (1)

  1. 메모리셀 어레이를 포함한 m개의 X-메트릭스(MAT1∼MATm)와; 상기 모든 X-메트릭스에서 노말 칼럼 선택 라인(CS1∼CSn)과 예비 칼럼 선택 라인(SCS:Spare Column Select)을 선택하기 위한 신호(CSi, SCS)를 생성하는 칼럼 디코더 및 예비 칼럼 디코더와; 불량 Y-어드레스를 퓨즈 컷팅을 통해 저장하는 Y-퓨즈 롬과; 불량 X-메트릭스를 퓨즈 컷팅을 통해 저장하는 X-퓨즈 롬과; 불량 Y-어드레스와 입력 Y-어드레스를 비교하는 비교부와; 노말 메모리셀 어레이에서 출력된 데이터와 예비 메모리셀 어레이에서 출력된 데이터를 선택해주는 멀티플렉서와; 상기 멀티플렉서를 통해 출력된 데이터를 증폭하는 리드 앰프와; PAD에서 입력된 데이터를 메모리셀에 드라이브하는 라이트 구동부로 구성된 반도체 메모리에 있어서, 예비 칼럼 디코더는 메트릭스 인에이블 신호(mat_en)가 '하이'인 경우에만 노말 칼럼 선택 라인(CSi)과 동일한 타이밍에 함께 인에이블 되고, 메트릭스 인에이블 신호(mat_en)가 '로우'인 경우에는 인에이블되지 않도록 연결 구성한 것을 특징으로 하는 반도체 메모리 회로.
KR1020000006183A 2000-02-10 2000-02-10 반도체 메모리 회로 KR20010083280A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000006183A KR20010083280A (ko) 2000-02-10 2000-02-10 반도체 메모리 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000006183A KR20010083280A (ko) 2000-02-10 2000-02-10 반도체 메모리 회로

Publications (1)

Publication Number Publication Date
KR20010083280A true KR20010083280A (ko) 2001-09-01

Family

ID=19645254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000006183A KR20010083280A (ko) 2000-02-10 2000-02-10 반도체 메모리 회로

Country Status (1)

Country Link
KR (1) KR20010083280A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100422421B1 (ko) * 2000-12-25 2004-03-11 엔이씨 일렉트로닉스 코포레이션 반도체 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100422421B1 (ko) * 2000-12-25 2004-03-11 엔이씨 일렉트로닉스 코포레이션 반도체 메모리 장치

Similar Documents

Publication Publication Date Title
KR100480607B1 (ko) 리던던시 워드라인에 의하여 결함 워드라인을 대체하는경우 대체효율을 향상시키는 반도체 메모리 장치
EP1221165B1 (en) Circuit and method for a multiplexed redundancy scheme in a memory device
US6490208B2 (en) Column redundancy circuit
KR100284716B1 (ko) 반도체 기억 장치
US20040004866A1 (en) Semiconductor memory device with improved saving rate for defective chips
JP2009016037A (ja) 高い冗長効率を有するフラッシュメモリ、集積回路メモリ装置、およびフラッシュメモリ装置の駆動方法
KR20000005594A (ko) 디스터브리프레시테스트회로를포함하는반도체기억장치
US6414896B1 (en) Semiconductor memory device having column redundancy scheme to improve redundancy efficiency
US7466612B2 (en) Method for testing memory device
US7359260B2 (en) Repair of memory cells
JPH0955095A (ja) 集積半導体メモリ装置
US6552939B1 (en) Semiconductor memory device having disturb test circuit
KR100334143B1 (ko) 반도체 메모리 장치와 불량 메모리 셀 구제 방법
US7821854B2 (en) Semiconductor memory
JPH0676596A (ja) 半導体記憶装置
US6937537B2 (en) Semiconductor memory with address decoding unit, and address loading method
JP2870320B2 (ja) 半導体メモリ回路
KR20010083280A (ko) 반도체 메모리 회로
US5781484A (en) Semiconductor memory device
JPH04369265A (ja) 半導体記憶装置
KR100309802B1 (ko) 리던던시동작을수행하는반도체메모리장치
KR20000042440A (ko) 반도체 메모리장치의 칼럼 리페어 회로
JP2008112499A (ja) 半導体記憶装置
US20040062103A1 (en) Memory circuit with a test mode for writing test data
KR20010027648A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination