KR20010081863A - 무선통신 시스템에서의 셀 탐색 장치 및 그 방법 - Google Patents

무선통신 시스템에서의 셀 탐색 장치 및 그 방법 Download PDF

Info

Publication number
KR20010081863A
KR20010081863A KR1020000008048A KR20000008048A KR20010081863A KR 20010081863 A KR20010081863 A KR 20010081863A KR 1020000008048 A KR1020000008048 A KR 1020000008048A KR 20000008048 A KR20000008048 A KR 20000008048A KR 20010081863 A KR20010081863 A KR 20010081863A
Authority
KR
South Korea
Prior art keywords
channel
code
signal
cell
synchronization
Prior art date
Application number
KR1020000008048A
Other languages
English (en)
Other versions
KR100353840B1 (ko
Inventor
김태중
김재흥
방승찬
Original Assignee
오길록
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오길록, 한국전자통신연구원 filed Critical 오길록
Priority to KR1020000008048A priority Critical patent/KR100353840B1/ko
Publication of KR20010081863A publication Critical patent/KR20010081863A/ko
Application granted granted Critical
Publication of KR100353840B1 publication Critical patent/KR100353840B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7083—Cell search, e.g. using a three-step approach
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2656—Frame synchronisation, e.g. packet synchronisation, time division duplex [TDD] switching point detection or subframe synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70701—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation featuring pilot assisted reception
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70702—Intercell-related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 무선통신 시스템에서의 셀 탐색 장치 및 그 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 셀 탐색 성능을 유지하면서도 각 단계별로 소요되는 하드웨어를 공동으로 이용하여 단말기의 복잡도를 줄일 수 있는 셀 탐색 장치 및 그 방법을 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 주 동기 채널을 이용하여 슬롯 동기를 획득하기 위한 슬롯 동기 탐색 수단; 상기 슬롯 동기 탐색 수단에서 획득한 슬롯 동기에 맞추어 부 동기 채널을 수신하여 프레임 동기와 코드 그룹을 획득하기 위한 프레임 동기 및 코드 그룹 탐색 수단; 및 상기 프레임 동기 및 코드 그룹 탐색 수단에서 획득한 프레임 동기에 타이밍을 맞추고, 코드 그룹에 해당되는 확산 코드를 이용하여 셀의 확산 코드를 탐색하기 위한 셀 확산 코드 탐색 수단을 포함하되, 또한 상기 셀 확산 코드 탐색 수단에서 획득한 셀 확산 코드에 해당되는 확산 코드를 이용하여 공통 파일럿 채널을 수신하여 채널의 위상을 추정하고, 주 동기 채널과 부 동기 채널에 변조된 신호를 검출하여 전송 다이버시티 여부를 획득하기 위한 전송 다이버시티 탐색 수단을 더 포함한다.
4. 발명의 중요한 용도
본 발명은 무선통신시스템에서의 셀 탐색 등에 이용됨.

Description

무선통신 시스템에서의 셀 탐색 장치 및 그 방법{APPARATUS AND METHOD FOR SEREARCHING CELL IN WIRELESS COMMUNICATION SYSTEM}
본 발명은 무선통신 시스템에서의 셀 탐색 장치 및 그 방법에 관한 것으로, 더욱 상세하게는 셀 탐색 성능을 유지하면서도 각 단계별로 소요되는 하드웨어를 공동으로 이용하여 단말기의 복잡도를 줄일 수 있는 셀 탐색 장치 및 그 방법에 관한 것이다.
차세대 이동통신 시스템(IMT-2000)은 디지털 셀룰러 시스템과 개인휴대통신 시스템 등에 이어 고용량, 양질의 다양한 서비스 및 국제간의 로밍(Roaming) 등을 주요한 특징으로 하는 무선통신 시스템으로서, 2000년경에 그 서비스를 개시할 예정이다. 이러한 차세대 이동통신 시스템(IMT-2000)은 인터넷(internet) 서비스나 전자상거래(electronic commerce) 등에 적용할 수 있는 고속의 데이터 전송과 멀티미디어 서비스를 제공함을 그 특징으로 한다.
상기 차세대 이동통신 시스템은 GPS(Global Positioning System)과 같은 절대적인 시각을 알려주는 장치의 도움을 받아 절대적인 시각과의 차이를 이용하여 셀을 구분하는 셀간 동기식 코드분할다중접속(CDMA) 방식과, 외부에서 절대적인 시각을 알려주는 장치없이 내부적으로 네트워크를 통해 단순한 수준의 셀간 동기만을 유지하고 셀에 특정 코드를 할당하여 셀을 구분하는 셀간 비동기식 코드분할다중접속(CDMA) 방식으로 양분되어, 각각 미국을 중심으로 한 3GPP2(3rdGeneration Partnership Project 2)의 IS-2000과, 한국을 비롯하여 유럽 및 일본을 중심으로한 3GPP(3rdGeneration Partnership Project)에서 표준화 작업이 진행되고 있다.
실제로, 동기식 코드분할다중접속(CDMA) 방식에서는 차세대 이동통신 시스템으로 진화하면서 동기식 방식인 2세대 및 2.5세대에 해당되는 셀 탐색 방법을 채용할 수 있다. 따라서, 동기식 코드분할다중접속(CDMA) 방식에서의 셀 탐색 방법에 대해서는 이미 많은 연구가 진행되었으며, 매우 효율적인 방법이 이미 상용되고 있는 상황이다. 예를 들어 살펴보면 다음과 같다.
먼저, 모토롤라사(Motorola, Inc.)가 1999년 9월 7일자로 미국에서 특허 제5,950,131호로 등록받은 "Method and Apparatus for fast pilot channel acquisition using a matched filter in a CDMA radiotelephone"는 코드분할다중접속(CDMA) 단말기에서 정합 필터를 이용하여 고속의 파일럿 채널 초기 동기를 수행하는 장치 및 방법에 관한 것이다.
그 이전의 코드분할다중접속(CDMA) 단말기에서는, 파일럿 채널의 초기 동기를 수행할 때 제한된 수의 상관기를 이용하였다. 즉, 제한된 상관기를 이용하여 파일럿 채널에 사용된 코드의 옵셋들에 대해 상관값을 계산하고, 미리 설정된 문턱값과 비교하여 큰 경우에는 파일럿 채널의 초기 동기를 이룬 것으로 결정하고, 작은 경우에는 상관기의 코드에 옵셋을 부여하여 다시 상관값을 계산하는 과정을 계속 수행하는 방법을 사용하였다. 하지만, 제한된 상관기를 이용하여 직렬로 파일럿 채널의 초기동기를 수행하는 방법은, 단말기의 복잡성이 작은데 비해, 파일럿 채널 초기 동기에 소요되는 시간이 증가되는 문제점이 있었다.
따라서, 상기 모토롤라사의 특허에서는, 디지털 정합 필터를 이용하여 순식간에 병렬로 처리하여 초기 동기에 소요되는 시간을 줄이는 방법을 제안하고 있다. 이러한 방법은 핸드오버를 위한 인접 기지국과의 파일럿 채널 초기 동기가 신속히 이루어지게 되어 원할한 소프트 핸드오버를 수행할 수 있는 장점이 있다. 하지만, 상기 모토롤라사의 특허는 단말기의 복잡성이 매우 증가하게 되어 단말기 전력 소비량이 증대되고, 셀간 비동기 방식에서는 사용할 수 없는 단점이 있다.
다음으로, 한국이동통신 주식회사(현 SK 텔레콤 주식회사)가 1998년 12월 15일로 대한민국에서 특허 제0183002호로 등록받은 "씨디엠에이시스템의 데이터 복조시 피엔코드 동기획득 방법 및 장치"는 코드분할다중접속(CDMA) 통신방식에서의 파일럿(pilot) 신호를 이용한 동기획득 및 추적장치와 그 방법에 관한 것이다.
이 선행 특허는 코드분할다중접속 통신방식에 사용되는 파일럿 채널의 의사잡음(PN) 부호의 동기획득을 위한 구성과 동기된 의사잡음 부호의 계속적 추적을 위한 별개의 구성을 상호 결합하여, 동기 추적부에 존재하는 의사잡음 부호의 상관성 연산기(수신신호의 역확산기)만으로 초기동기의 획득 및 동기의 추적을 수행할 수 있도록 하였다.
이를 위해 위상이 상이하고 수신신호와 동일한 다수의 신호를 적절하게 생성하고, 또한 선택할 수 있는 간단한 위상 발생기와 위상 선택기를 추가하여 구성함으로써 종래의 동일 기능을 위한 구성보다 휠씬 더 구성을 단순화시킴과 동시에 초기 동기 획득 시간을 보다 더 단축시킬 수 있다.
하지만, 이 선행 특허는 위상 발생기와 위상 선택기를 추가하여야 하는 문제점이 있고, 또한 셀간 절대적인 시각에 의해 구분되고 각 지기국이 해당 타이밍에서 파일럿 신호를 전송하는 동기 방식에서만 사용 가능한 내용이며, 기지국간 타이밍이 일정한 규칙없이 임의의 값을 가질 수 있는 셀간 비동기 방식에는 적용될 수 없는 단점이 있다.
이처럼 동기식 코드분할다중접속 방식에서 사용되는 셀 탐색 방법들은, 단말기의 복잡성이 매우 증가하게 되어 단말기 전력 소비량이 증대되고, 기지국간 타이밍이 일정한 규칙없이 임의의 값을 가질 수 있는 셀간 비동기 방식에는 적용될 수 없는 문제점이 있다.
따라서, 비동기식 코드분할다중접속(CDMA) 방식에 사용할 수 있는 새로운 셀 탐색 방법을 개발해야 하는데, 비동기식 코드분할다중접속(CDMA) 방식에서 채용하고 있는 셀 탐색 방법은, 절대적인 시각없이 셀을 탐색해야 하므로, 병렬 처리를 통해 셀 탐색 시간을 줄여야 하기 때문에 복잡성이 매우 높아지는 문제점이 있다.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로, 셀 탐색 성능을 유지하면서도 각 단계별로 소요되는 하드웨어를 공동으로 이용하여 단말기의 복잡도를 줄일 수 있는 셀 탐색 장치 및 그 방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 셀 탐색 성능을 유지하면서도 각 단계별로 소요되는 하드웨어를 공동으로 이용하여 단말기의 복잡도를 줄일 수 있고, 전송 다이버시티 적용 여부를 탐색할 수 있는 셀 탐색 장치 및 그 방법을 제공하는데 다른 목적이 있다.
도 1 은 본 발명이 적용되는 무선통신 단말기의 구성예시도.
도 2 는 도 1 에 도시된 본 발명에 따른 셀 탐색부의 일실시예 상세 구성도.
도 3 은 도 2 에 도시된 본 발명에 따른 디지털 정합 필터링부의 일실시예 구성도.
도 4 는 도 3 에 도시된 본 발명에 따른 부 동기 채널 상관 계산부의 일실시예 상세 회로도.
도 5 는 도 2 에 도시된 본 발명에 따른 프레임 동기 및 코드 그룹 탐색부의 일실시예 상세 구성도.
* 도면의 주요 부분에 대한 부호의 설명
210 : 슬롯 동기 탐색부 220 : 프레임 동기 및 코드 그룹 탐색부
230 : 셀 확산 코드 탐색부 240 : 전송 다이버시티 탐색부
상기 목적을 달성하기 위한 본 발명의 장치는, 무선통신 시스템에서의 셀 탐색 장치에 있어서, 주 동기 채널을 이용하여 슬롯 동기를 획득하기 위한 슬롯 동기 탐색 수단; 상기 슬롯 동기 탐색 수단에서 획득한 슬롯 동기에 맞추어 부 동기 채널을 수신하여 프레임 동기와 코드 그룹을 획득하기 위한 프레임 동기 및 코드 그룹 탐색 수단; 및 상기 프레임 동기 및 코드 그룹 탐색 수단에서 획득한 프레임 동기에 타이밍을 맞추고, 코드 그룹에 해당되는 확산 코드를 이용하여 셀의 확산 코드를 탐색하기 위한 셀 확산 코드 탐색 수단을 포함하는 것을 특징으로 한다.
또한, 상기 본 발명의 장치는, 상기 셀 확산 코드 탐색 수단에서 획득한 셀 확산 코드에 해당되는 확산 코드를 이용하여 공통 파일럿 채널을 수신하여 채널의 위상을 추정하고, 주 동기 채널과 부 동기 채널에 변조된 신호를 검출하여 전송 다이버시티 여부를 획득하기 위한 전송 다이버시티 탐색 수단을 더 포함하는 것을 특징으로 한다.
한편, 본 발명의 방법은, 무선통신 시스템에서의 셀 탐색 장치에 적용되는 셀 탐색 방법에 있어서, 주 동기 채널을 이용하여 슬롯 동기를 획득하는 슬롯 동기 탐색 단계; 상기 슬롯 동기 탐색 단계에서 획득한 슬롯 동기에 맞추어 부 동기 채널을 수신하여 프레임 동기와 코드 그룹을 획득하는 프레임 동기 및 코드 그룹 탐색 단계; 및 상기 프레임 동기 및 코드 그룹 탐색 단계에서 획득된 프레임 동기에 타이밍을 맞추고, 코드 그룹에 해당되는 확산 코드를 이용하여 셀의 확산 코드를 탐색하는 셀 확산 코드 탐색 단계를 포함하는 것을 특징으로 한다.
또한, 상기 본 발명의 방법은, 상기 셀 확산 코드 탐색 수단에서 획득한 셀 확산 코드에 해당되는 확산 코드를 이용하여 공통 파일럿 채널을 수신하여 채널의 위상을 추정하고, 주 동기 채널과 부 동기 채널에 변조된 신호를 검출하여 전송 다이버시티 여부를 획득하는 전송 다이버시티 탐색 단계를 더 포함하는 것을 특징으로 한다.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 1 은 본 발명이 적용되는 무선통신 단말기의 구성예시도이다.
도 1 에 도시된 바와 같이, 본 발명이 적용되는 무선통신 단말기는, 전체 동작을 위한 명령어 및 프로토콜에 관련된 정보를 외부 인터페이스(10)로부터 입력받고, 사용자 인터페이스부(20)로부터 명령 등을 입력받아 단말기 전체를 제어하는 중앙 처리부(30), 상기 중앙 처리부(30)의 제어를 받아 전송할 데이터를 발생시키거나 수신된 데이터를 처리하는 소스 처리부(40), 상기 중앙 처리부(30)의 제어에 따라 상기 소스 처리부(40)로부터 전송할 데이터를 입력받아 부호화를 수행하고, 수신된 데이터를 복호화하여 상기 소스 처리부(40)로 출력하는 부호화부(50), 상기 부호화부(50)로부터 부호화된 데이터를 입력받아 채널 구분 및 확산 등의 변조를 수행하는 변조부(60), 상기 변조부(60)로부터 디지털 형태의 변조된 신호를 입력받아 전송 전력을 설정하고, 아날로그 신호로 변환한 후에 반송파에 실어 안테나(80)를 통해 전송하고, 기지국에서 전송되는 신호를 안테나(80)를 통해 수신하여 기저대역 신호로 변환하고 아날로그 형태를 디지털 형태로 변환하여 출력하는 고주파/중간주파수(RF/IF) 송수신부(70), 상기 고주파/중간주파수(RF/IF) 송수신부(70)로부터 오버샘플링된 디지털 형태의 기적대역 신호를 입력받아 필터링을 수행하는 필터링부(100), 상기 필터링부(100)로부터 탐색 타이밍에 맞는 신호만을 데이메이션하여 셀 탐색을 수행하는 셀 탐색부(200), 상기 셀 탐색부(200)에서 획득된 동기와 코드를 이용하여 상기 필터링부(100)의 수신 신호로부터 다중 경로 채널을 획득하기 위한 타이밍을 얻는 다중 경로 탐색부(300), 상기 필터링부(100)로부터 입력되는 수신 신호를 상기 셀 탐색부(200)와 상기 다중 경로 탐색부(300)로부터 입력되는 타이밍 정보를 이용하여 역확산 및 복조를 수행하는 다수의 핑거부(400), 및 상기 다수의 핑거부(400)로부터 복조된 신호를 입력받아 다중 경로에 의한 신호를 결합하여 상기 부호화부(50)로 출력하는 결합부(500)를 구비한다.
다음으로, 본 발명에 따른 이론적인 배경을 살펴보면 다음과 같다.
우선, 셀 탐색을 위해 사용되는 채널은 각 셀에서 전송되는 두개의 동기 채널(SCH : Synchronization CHannel)과 공통 파일럿 채널이다. 상기 동기 채널은 주 동기 채널(P-SCH : Primary SCH)과 부 동기 채널(S-SCH : Secondary SCH)로 구분되는데, 주 동기 채널은 모든 셀에서 동일하게 사용되는 채널로서 슬롯 동기를 위해 사용되는 채널인 반면에, 부 동기 채널은 셀에 특정지어진 채널로서 프레임 동기와 코드 그룹을 탐색하는데 사용되는 채널이다. 또한, 상기 동기 채널은 한 슬롯(256 칩주기)중 1/10동안만 전송되고, 나머지 9/10동안에는 전송되지 않는다.
현재 3GPP 규격에 따르면, 512개의 셀을 64개의 그룹으로 나누어 각 그룹마다 8개의 셀이 할당되게 설정되고 있다. 기본적인 전제 조건으로 비동기식 코드분할다중접속(CDMA)에서 셀 탐색을 위해서는 256 탭을 갖는 디지털 정합 필터(Digital Matched Filter)가 필요한데, 이는 256 칩동안 적분하는 상관기가 256개가 있는 구조와 동일하다.
우선, 단말기의 전력이 온(ON)되면, 상기 디지털 정합 필터의 기준 코드를 주 동기 채널에 사용된 코드로 설정하고 한 슬롯 동안 2560개의 적분값을 계산하여 저장한다. 이때, 신뢰성을 높이기 위해 다음 슬롯 동안에도 동일한 동작을 통해 2560개의 적분값을 계산하고, 이미 저장된 적분값과 평균을 취한 값을 다시 저장한다. 이와 같은 동작을 이미 정해진 파라미터만큼 반복한 후에 2560 개의 평균값 중에 최대의 에너지를 갖는 값에 해당되는 시각을 슬롯의 타이밍으로 설정한다. 상기의 동작을 "슬롯 동기 탐색 과정"이라 한다.
이어서, 상기 슬롯 동기 탐색 과정에서 찾은 슬롯 타이밍을 이용하여, 부 동기 채널에 사용된 코드를 이용하여 16칩 적분을 16번 수행하고, 16개의 적분값을 이용하여 고속 하다마드 변환(Fast Hadamard Transform)을 통해, 256칩 적분된 값을 16개 추출한다. 상기 고속 하다마드 변환(Fast Hadamard Transform)이 가능한 이유는 부 동기 채널에 사용되는 코드는 16개의 코드로 이루어진 집합에서 선택된 코드로서, 주 동기 채널에 사용된 코드와 직교성을 유지하는 기준 코드에 16단위의 직교 하다마드 시퀀스를 이용하여 발생하였기 때문이다. 따라서, 주 동기 채널에 사용되는 코드와 부 동기 채널에 사용될 수 있는 코드들 간에는 직교성이 유지된다.
상기와 같은 고속 하다마드 변환 과정을 매 슬롯마다 한번씩 한 프레임(15개 슬롯) 동안 반복하여 적분값(16X15)들을 저장한다. 상기 슬롯 동기 탐색 과정에서와 마찬가지로 신뢰성을 높이기 위해 이어지는 프레임에서도 동일한 동작을 수행하여 앞서 저장한 적분값과의 평균을 취할 수 있다.
부 동기 채널에서 사용되는 코드는 코드 그룹에 의해서 결정되는데, 각 코드 그룹마다 16개의 부채널 코드 중에서 중복 가능하게 선택된 15개의 시퀀스로 이루어진다. 이 시퀀스는 주기적 천이를 수행하더라도 중복되지 않은 특징을 가지기 때문에, 상기와 같이 저장된 적분값을 주기적 천이를 수행한 후 15개의 시퀀스에 정합되게 더하여 시퀀스별 상관값을 저장하는 과정을 반복하게 된다. 상기와 같이 시퀀스별 상관값을 확보하는 과정은 64개의 그룹에 대해 모두 수행하여야 하며, 이때 각 그룹에서 15개의 상관값을 얻게 되므로 모두 960(=64X15)개가 존재하게 된다. 이 시퀀스별 상관값 중에서 가장 큰 값에 해당되는 코드 그룹 및 슬롯 천이의 수를 통해, 셀이 포함된 그룹과 프레임 동기를 탐색할 수 있게 된다. 따라서, 상기의 동작을 "프레임 동기 및 코드 그룹 탐색 과정"이라 한다.
이어서, 상기 프레임 동기 및 코드 그룹 탐색 과정에서 확보한 코드 그룹에 해당되는 8개의 확산 코드에 대해 프레임 동기를 맞추어 상관값을 계산한 후에, 최대의 상관값이 출력되는 확산 코드를 탐색하고자 하는 셀의 확산 코드로 선정한다. 이를 통해 셀의 확산 코드를 탐색하게 된다. 따라서, 이를 "셀 확산 코드 탐색 과정"이라 한다.
상기와 같은 과정들을 통한 셀간 비동기식 코드분할다중접속(CDMA) 시스템에서의 셀 탐색 방법을 실제로 구현하기 위해서는 효율적인 하드웨어를 근거로 한 장치가 요구되며, 또한 전송 다이버시티 기법의 적용 여부를 탐색하는 방법이 포함하여야 한다. 이를 도 2 내지 도 5 를 참조하여 상세히 살펴보면 다음과 같다.
도 2 는 도 1 에 도시된 본 발명에 따른 셀 탐색부의 일실시예 상세 구성도이다.
본 발명에 따른 셀 탐색부(200)는, 주 동기 채널을 이용하여 슬롯 동기를 획득하는 슬롯 동기 탐색부(210), 상기 슬롯 동기 탐색부(210)에서 획득한 슬롯 동기에 맞추어 부 동기 채널을 수신하여 프레임 동기와 코드 그룹을 획득하는 프레임 동기 및 코드 그룹 탐색부(220), 상기 프레임 동기 및 코드 그룹 탐색부(220)에서 획득한 프레임 동기에 타이밍을 맞추고, 코드 그룹에 해당되는 확산 코드를 이용하여 셀의 확산 코드를 탐색하는 셀 확산 코드 탐색부(230), 및 상기 셀 확산 코드 탐색부(230)에서 획득한 셀 확산 코드에 해당되는 확산 코드를 이용하여 공통 파일럿 채널을 수신하여 채널의 위상을 추정하고, 주 동기 채널과 부 동기 채널에 변조된 신호를 검출하여 전송 다이버시티 여부를 획득하는 전송 다이버시티 탐색부(240)를 구비한다. 이때, 상기 셀 탐색부(200)는 필터링부(100)로부터 신호를 수신하여 셀을 탐색하여 그 결과를 중앙 제어부(30) 및 핑거부(400)로 전달한다.
상기 각 구성요소를 좀 더 상세히 살펴보면 다음과 같다.
상기 슬롯 동기 탐색부(210)는, 상기 필터링부(100)로부터 입력되는 신호를 이용하여 해당 샘플링 타이밍에서 획득되는 신호를 이용하여 주 동기 채널의 신호에 정합된 신호와 적분을 수행하는 디지털 정합 필터링부(211), 상기 디지털 정합 필터링부(211)에서 출력되는 동위상 신호와 직교 위상 신호를 입력받아 제곱과 덧셈을 통해 신호의 에너지를 계산하는 에너지 연산부(212), 상기 에너지 연산부(212)에서 입력되는 에너지 신호를 저장하고, 동일한 시점의 값들과 평균을 취하는 에너지 평균 처리부(213), 상기 에너지 평균 처리부(213)에 저장된 평균 에너지 신호를 입력받아 한 슬롯 뒤에 입력되는 신호와 동일한 타이밍에 상기 에너지 평균 처리부(213)로 입력시키는 시간 지연부(214), 및 상기 에너지 평균 처리부(213)에 저장된 평균 에너지 신호를 입력받아 최대값에 해당되는 타이밍을 슬롯의 시작 시점 및 샘플링 타이밍으로 설정하여 상기 프레임 동기 및 코드 그룹 탐색부(220)의 각 구성요소와 중앙 제어부(30)로 출력하는 슬롯 동기 결정부(215)를 구비한다.
상기 프레임 동기 및 코드 그룹 탐색부(220)는, 상기 디지털 정합 필터링부(211)로부터 16칩 동안 적분된 신호를 입력받아 코드 디매스킹(de-masking)을 수행한 후에 코드 주기에 해당되는 시각만큼 저장하는 부 동기 채널 상관부(221), 상기 부 동기 채널 상관부(221)에서 출력된 신호를 동시 처리를 위해 임시 저장하는 부 동기 채널 부상관 저장부(222), 상기 부 동기 채널 부상관 저장부(222)로부터 저장된 신호를 병렬로 입력받아 하다마드 변환을 수행하여 코드 주기에 해당되는 길이만큼 적분된 신호를 출력하는 고속 하다마드 변환부(223), 상기 디지털 정합 필터링부(211)로부터의 적분된 신호를 기준 채널 위상 신호로 설정하여, 상기 고속 하다마드 변환부(223)로부터 입력되는 복소 적분값의 채널 위상을보상하는 채널 위상 보상부(224), 상기 채널 위상 보상부(224)에서 채널 보상된 신호를 입력받아 부 동기 채널에 해당되는 모든 코드들의 인덱스에 해당되는 채널 보상된 신호를 누적시키는 그룹 코드 누적부(225), 및 상기 그룹 코드 누적부(225)에 저장된 누적 신호들 중에서 최대의 값을 갖는 신호에 해당되는 코드 그룹과 이에 해당되는 코드 옵셋을 이용하여 코드 그룹과 프레임 동기를 결정하여 상기 셀 확산 코드 탐색부(230)와 중앙 제어부(30)와 핑거부(400)로 출력하는 프레임 동기 및 코드 그룹 결정부(226)를 구비한다. 이때, 상기 프레임 동기 및 코드 그룹 탐색부(220)의 각 구성요소(221 내지 226)는 상기 슬롯 동기 탐색부(210)의 슬롯 동기 결정부(215)에서 결정된 타이밍을 이용하여 프레임 동기를 탐색한다.
상기 셀 확산 코드 탐색부(230)는, 상기 프레임 동기 및 코드 그룹 탐색부(220)에서 결정된 코드 그룹에 대한 정보를 입력받아 확산 코드들을 발생시키는 셀 코드 발생부(231), 상기 필터링부(100)로부터 출력되는 오버 샘플링된 신호들 중에서 상기 슬롯 동기 탐색부(210)에서 획득한 샘플링 타이밍(상기 중앙 제어부(30)를 통하여 제어받음)에 의해 칩당 한번의 샘플링을 한 신호와 상기 셀 코드 발생부(231)에서 발생되는 확산 코드를 상관시켜 적분하는 셀 코드 상관부(232), 상기 셀 코드 상관부(232)로부터 출력되는 동위상 및 직교 위상 신호를 이용하여 상기 셀 코드 발생부(231)에서 발생된 확산 코드에 해당되는 평균 에너지를 계산하는 확산 코드 에너지 계산부(233), 및 상기 확산 코드 에너지 계산부(212)에서 출력되는 셀 코드에 해당되는 에너지 중에서 최대의 값에 해당되는 셀 코드를 선택하여, 셀 확산 코드를 결정하여 상기 중앙 제어부(30)와 상기 전송 다이버시티 탐색부(240)의 전송 다이버시티 검출부(246)와 핑거부(400)로 출력하는 셀 확산 코드 결정부(234)를 구비한다. 여기서, 상기 셀 코드 상관부(232)는 공통 파일럿 채널에 사용된 전송 다이버시티 안테나 패턴의 한주기인 512 칩의 배수로 적분을 수행하고, 기본 안테나에 적용되는 파일럿 패턴을 이용하여 적분을 수행한다.
상기 전송 다이버시티 탐색부(240)는, 상기 셀 확산 코드 탐색부(230)에서 결정된 확산 코드에 해당되는 코드를 발생시키는 확산 코드 발생부(241), 상기 필터링부(100)로부터 출력되는 오버 샘플링된 신호들 중에서 상기 슬롯 동기 탐색부(210)에서 획득한 샘플링 타이밍(상기 중앙 제어부를 통하여 제어받음)에 의해 칩당 한번의 샘플링을 한 신호를 이용하여 상기 확산 코드 발생부(241)에서 발생되는 확산 코드를 상관시켜 적분하고, 주 동기 채널 및 부 동기 채널에 해당되는 코드와 상관시켜 적분하는 공통 파일럿 채널 상관부(242), 상기 공통 파일럿 채널 상관부(242)에서 출력되는 상관값을 이용하여 각 채널의 크기 및 위상 정보를 추정하는 채널 위상 추정부(243), 상기 디지털 정합 필터링부(211) 및 부 동기 채널 상관부(221)에서 출력되는 동기 채널의 상관값들을 이용(상기 중앙 제어부를 통하여 제어받음)하거나 또는 상기 필터링부(100)로부터 출력되는 오버 샘플링된 신호들 중에서 상기 슬롯 동기 탐색부(210)에서 획득한 샘플링 타이밍(상기 중앙 제어부를 통하여 제어받음)에 의해 칩당 한번의 샘플링을 한 신호를 이용하여 동기 채널에 대한 상관값을 별도로 계산하는 동기 채널 상관부(244), 상기 채널 위상 추정부(243)에서 추정된 채널 위상 신호를 이용하여, 상기 동기 채널 상관부(244)로부터 출력되는 주 동기 채널 및 부 동기 채널의 상관값에서 채널 위상을 보상하는 동기 채널 위상 보상부(245), 및 상기 동기 채널 위상 보상부(245)에서 채널 위상이 보상된 주 동기 채널 및 부 동기 채널의 상관값을 이용하여 전송 다이버시티 여부를 결정하는 전송 다이버시티 검출부(246)를 구비한다.
여기서, 상기 공통 파일럿 채널 상관부(242)는 공통 파일럿 채널에 사용된 전송 다이버시티 안테나 패턴의 한주기인 512 칩의 배수로 적분을 수행하고, 상기 동기 채널 상관부(244)에서는 동기 채널의 한주기인 256 칩씩 적분을 수행한다. 그리고, 상기 동기 채널 위상 보상부(245)는 초기에 전송 다이버시티 적용 여부를 검출할 경우에는 프레임 시작 시점부터 홀수번째 슬롯의 동기 채널에 해당되는 상관값을 이용하여 채널 보상을 수행하고, 전송 다이버시티 검출 검증시에는 모든 슬롯의 상관값에 대해 채널 보상을 수행한다. 그리고, 상기 전송 다이버시티 검출부(246)는 초기의 전송 다이버시티 검출시에는 단일 또는 복수 개의 홀수번째 슬롯의 채널 위상이 보상된 신호를 이용하여 전송 다이버시티를 검출하고, 전송 다이버시티 검출 검증시에는 단일 또는 복수 개의 모든 슬롯의 채널 위상 보상된 신호를 이용하여 전송 다이버시티 검출을 검증한다.
도 3 은 도 2 에 도시된 본 발명에 따른 디지털 정합 필터링부(211)의 일실시예 구성도이고, 도 4 는 도 3 에 도시된 본 발명에 따른 부 동기 채널 상관 계산부(211-4)의 일실시예 상세 회로도이다.
상기 디지털 정합 필터링부(211)는, 상기 필터링부(100)로부터 입력되는 칩당 복수개로 샘플링된 동위상 채널 신호와 직교 위상 채널 신호를 입력받아 칩당정합 필터링의 해상도에 해당되는 샘플의 수만큼 샘플링하는 데시메이터(decimator)(211-1), 상기 데시메이터(211-1)에서 샘플링된 동위상 및 직교 위상 채널 신호를 입력받아 하나의 신호를 출력하는 멀티플렉서(211-2), 상기 데시메이터(211-1)에서 샘플링된 신호를 입력받아 저장하는 메모리부(211-3), 및 상기 멀티플렉서(211-2)와 상기 메모리부(211-3)로부터 출력되는 신호를 이용하여 정합 필터링을 위한 상관 연산을 수행하여 상관값을 상기 메모리부(211-3)와 상기 에너지 연산부(212)와 채널 위상 보상부(224)와 부 동기 채널 상관부(221)로 출력하는 부 동기 채널 상관 계산부(211-4)를 구비한다.
상기 메모리부(211-3)는, 제1 시간 지연의 크기를 가지며 상기 데시메이터(211-1)로부터 입력되는 신호를 저장하고, 저장된지 가장 오래된 값을 출력하는 제1 메모리부(211-3A), 제2 시간 지연의 크기를 가지며 이전 메모리부로부터 출력되어 제1 부상관 계산부(211-4A)에서 계산된 값을 저장하고, 저장된지 가장 오래된 값을 출력하는 제2 메모리부(211-3B), 제3 시간 지연의 크기를 가지며 이전 메모리부들로부터 출력되어 제2 부상관 계산부(211-4B)에서 계산된 값을 저장하고, 저장된지 가장 오래된 값을 출력하는 제3 메모리부(211-3C), 제4 시간 지연의 크기를 가지며 이전 메모리부들로부터 출력되어 제3 부상관 계산부(211-4C)에서 계산된 값을 저장하고, 저장된지 가장 오래된 값을 출력하는 제4 메모리부(211-3D), 제5 시간 지연의 크기를 가지며 이전 메모리부들로부터 출력되어 제4 부상관 계산부(211-4D)에서 계산된 값을 저장하고, 저장된지 가장 오래된 값을 출력하는 제5 메모리부(211-3E), 제6 시간 지연의 크기를 가지며 이전 메모리부들로부터 출력되어 제5 부상관 계산부(211-4E)에서 계산된 값을 저장하고, 저장된지 가장 오래된 값을 출력하는 제6 메모리부(211-3F), 제7 시간 지연의 크기를 가지며 이전 메모리부들로부터 출력되어 제6 부상관 계산부(211-4F)에서 계산된 값을 저장하고, 저장된지 가장 오래된 값을 출력하는 제7 메모리부(211-3G), 제8 시간 지연의 크기를 가지며 이전 메모리부들로부터 출력되어 제7 부상관 계산부(211-4G)에서 계산된 값을 저장하고, 저장된지 가장 오래된 값을 출력하는 제8 메모리부(211-3H), 및 상기 복수 개의 메모리부(211-3A 내지 211-3H)에 저장된 신호중에서 출력할 신호에 해당되는 메모리를 선택하고, 상기 부 동기 채널 상관 계산부(211-4)에서 계산된 값을 저장할 메모리를 선택하며, 상기 멀티플렉서(211-2)로 선택신호를 출력하는 메모리 선택부(211-3I)를 구비한다. 여기에서, 주 동기 채널의 주기(256 칩)에 해당되는 크기를 가지고, 주 동기 채널의 발생 규칙에서 사용된 반복 회수(본 실시예에서는 8)만큼 구분되며, 구분된 메모리의 크기는 주 동기 채널의 발생 규칙에서 사용된 시간 지연 계수의 역순으로 이루어진다.(본 실시예에서는 주 동기 채널의 발생 규칙에서 사용된 시간 지연 계수가 128, 64, 16, 32, 8, 1, 4, 2이므로, 상기 메모리부(211-3)에서 8개로 구분된 각 메모리의 크기는 2, 4, 1, 8, 32, 16, 64, 128이다.)
상기 부 동기 채널 상관 계산부(211-4)는, 주 동기 채널의 발생 규칙에서 사용된 반복 회수(본 실시예에서는 8)에 해당되는 부상관 계산부가 있으며, 주 동기 채널에 사용되는 코드를 발생시킬 때 사용된 웨이트(Weight) 값을 저장하기 위한 웨이트 저장 레지스터(211-4I), 상기 멀티플렉서(211-2)에서 선택된 신호와 제1 웨이트(Weight)값을 곱한 값을 상기 제1 메모리부(211-3A)에서 출력되는 신호와 더하여 상기 제2 메모리부(211-3B)로 출력하고, 상기 제1 메모리부(211-3A)에서 출력되는 신호에서 상기 멀티플렉서(211-2)의 선택 신호와 제1 웨이트를 곱한 값을 뺀 값을 출력하는 제1 부상관 계산부(211-4A), 상기 제1 부상관 계산부(211-4A)로부터 출력되는 신호를 입력받아 제2 웨이트을 곱한 값과 상기 제2 메모리부(211-3B)에서 출력되는 신호를 더한 값을 상기 제3 메모리부(211-3C)로 출력하는 제2 부상관 계산부(211-4B), 상기 제2 부상관 계산부(211-4B)에서 상기 제3 메모리부(211-3C)로 출력되는 신호와 제3 웨이트를 곱한 값과 상기 제3 메모리부(211-3C)에서 출력되는 신호를 더하여 제4 메모리부(211-3D)로 출력하고, 상기 제3 메모리부(211-3C)에서 출력되는 신호에서 상기 제2 부상관 계산부(211-4B)에서 상기 제3 메모리부(211-3C)로 출력되는 신호와 제3 웨이트를 곱한 값을 뺀 값을 출력하는 제3 부상관 계산부(211-4C), 상기 제3 부상관 계산부(211-4C)에서 출력되는 신호를 입력받아 제4 웨이트를 곱한 값과 상기 제4 메모리부(211-3D)에서 출력되는 신호를 더하여 상기 제5 메모리부(211-3E)로 출력하고, 상기 제4 메모리부(211-3D)에서 출력되는 신호에서 상기 제3 부상관 계산부(211-4C)에서 출력되는 신호를 입력받아 해당 웨이트값을 곱한 값을 뺀 신호를 상기 부 동기 채널 상관부(221-1)로 출력하는 제4 부상관 계산부(211-4D), 상기 제4 부상관 계산부(211-4D)에서 상기 제5 메모리부(211-3E)로 출력되는 신호와 제5 웨이트를 곱한 값과 상기 제5 메모리부(211-3E)에서 출력되는 신호를 더하여 제6 메모리부(211-3F)로 출력하고, 상기 제5 메모리부(211-3E)에서 출력되는 신호에서 상기 제4 부상관 계산부(211-4D)에서 상기 제5 메모리부(211-3E)로 출력되는 신호와 제5 웨이트를 곱한 값을 뺀 값을 출력하는 제5 부상관 계산부(211-4E), 상기 제5 부상관 계산부(211-4E)에서 출력되는 신호와 제6 웨이트를 곱한 값과 상기 제6 메모리부(211-3F)에서 출력되는 신호를 더하여 제7 메모리부(211-3G)로 출력하고, 상기 제6 메모리부(211-3F)에서 출력되는 신호에서 상기 제5 부상관 계산부(211-4E)에서 출력되는 신호와 제6 웨이트를 곱한 값을 뺀 값을 출력하는 제6 부상관 계산부(211-4F), 상기 제6 부상관 계산부(211-4F)에서 출력되는 신호와 제7 웨이트를 곱한 값과 상기 제7 메모리부(211-3G)에서 출력되는 신호를 더하여 제8 메모리부(211-3H)로 출력하고, 상기 제7 메모리부(211-3G)에서 출력되는 신호에서 상기 제6 부상관 계산부(211-4F)에서 출력되는 신호와 제7 웨이트를 곱한 값을 뺀 값을 출력하는 제7 부상관 계산부(211-4G), 및 상기 제7 부상관 계산부(211-4G)로부터 출력되는 신호를 입력받아 제8 웨이트를 곱한 값과 상기 제8 메모리부(211-3H)로부터 출력되는 신호를 더하여 상기 에너지 연산부(212)와 상기 채널 위상 보상부(224)로 출력하는 제8 부상관 계산부(211-4H)를 구비한다. 여기에서, 각 부상관 계산부에서 사용되는 웨이트 값들은 3GPP 표준 규격에서 설정하고 있는 값에 의해 결정되는데, 상기 메모리부(211-3)의 경우와 같이 정의된 웨이트 값을 역순으로 사용한다. 따라서, 제1 웨이트부터 시작하여 각 웨이트 값은 1,1,1,1,1,1,-1,1이다.
도 5 는 도 2 에 도시된 본 발명에 따른 프레임 동기 및 코드 그룹 탐색부(220)의 일실시예 상세 구성도이다.
상기 부 동기 채널 상관부(221)는, 상기 디지털 정합 필터링부(211)의 제4부상관 계산부(211-4D)에서 출력되는 16 칩 적분된 신호를 래치시키는 부 동기 채널 상관 레지스터(221-1), 부 동기 채널에 매스킹된 신호를 디매스킹시키기 위한 코드를 발생시키는 매스크 코드 발생부(221-2), 및 상기 부 동기 채널 상관 레지스터(221-1)에 저장된 값과 상기 매스크 코드 발생부(221-2)에서 발생되는 코드를 곱하여 상기 부동기 채널 부상관 저장부(222)로 출력하는 디매스킹부(221-3)를 구비한다. 상기 매스크 코드 발생부(221-2)는 의사잡음(PN : Pseudo Noise)부호 발생기로 구성된다.
상기 채널 위상 보상부(224)는, 상기 디지털 정합 필터링부(211)의 제8 부상관 계산부(211-4H)에서 출력되는 주 동기 채널의 256 칩 적분된 신호를 래치시키는 주 동기 채널 상관 레지스터(224-1), 상기 고속 하다마드 변환부(223)에서 출력되는 부 동기 채널의 256 칩 적분된 상관값을 저장하여 동위상 채널 신호와 직교 위상 채널 신호를 동시에 출력하는 부 동기 채널 멀티플렉서(224-2), 및 상기 주 동기 채널 상관 레지스터(224-1)의 출력 신호와 상기 부 동기 채널 멀티플렉서(224-2)의 출력 신호의 복소 곱셈을 통해 채널 보상을 수행하는 채널 보상 복수 연산부(224-3)를 구비한다.
상기 그룹 코드 누적부(224)는, 상기 채널 위상 보상부(224)에서 출력되는 동위상 채널 신호 및 직교 위상 채널 신호를 입력받아 코드 그룹 탐색을 위해 저장하는 리드-솔로몬 디코딩 버퍼부(225-1), 모든 그룹 코드에 대한 정보를 저장하고 있는 그룹 코드 저장부(225-2), 상기 그룹 코드 저장부(225-2)에서 그룹 코드의 주기적 천이를 통해 상기 리드-솔로몬 디코딩 버퍼부(225-1)의 해당 어드레스를 발생시키는 그룹 코드 어드레스 발생부(225-3), 상기 그룹 코드 어드레스 발생부(225-3)에서 발생된 어드레스에 해당되는 저장값을 상기 리스-솔로몬 디코딩 버퍼부(225-1)로부터 읽어 해당되는 코드 그룹 및 주기적 천이 횟수에 따른 상관값을 계산하는 누적 레지스터(225-4), 및 상기 누적 레지스터(225-4)에서 계산된 상관값을 이용하여 에너지를 계산하고, 기 설정된 에너지 최대값과 비교하여 최대값을 갱신하는 최대값 갱신부(225-5)를 구비한다. 본 실시예에 따르면, 상기 리스-솔로몬 디코딩 버퍼부(225-1)는 최대 동위상 및 직교 위상 채널당 240개의 크기를 갖는다.
다음으로, 발명에 따른 셀 탐색 장치의 동작을 상세히 살펴보면 다음과 같다.
먼저, 주 동기 채널에 사용되는 코드와 부 동기 채널에 사용되는 코드에 대하여 설명하기로 한다. 주 동기 채널에 사용되는 코드는 일반화된 계층적 골레이 시퀀스(Generalized Hierarchical Golay sequence)라 불리우는 코드로서, 다음의 (수학식 1)에서의 y=a(k)와 같이 발생된다.
,…,N(j).
상기 (수학식 1)에서 j = 0이면, N(0)= 8이다. 또한 상기 (수학식 1)에서 사용되는 파라미터인D (j) n 은 [D1 0,D2 0,D3 0,D4 0,D5 0,D6 0,D7 0,D8 0] = [128, 64, 16, 32, 8, 1, 4, 2]이며, 웨이트 값인 [W1 0,W2 0,W3 0,W4 0,W5 0,W6 0,W7 0,W8 0] = [1,-1,1,1,1,1,1,1]이다. 또한, 반복 수행중 4번째와 6번째에서는 bn(k)로 an(k)의 값을 이용한다.
상기 (수학식 1)과 같이 발생된 주 동기 채널에 사용되는 코드는 다음의 (수학식 2)와 같이 계층적 시퀀스의 형태로 표현할 수 있다.
상기 (수학식 2)에서a시퀀스는 <0, 0, 0, 0, 0, 0, 1, 1, 0, 1, 0, 1, 0, 1, 1, 0>이다.
한편, 부 동기 채널에 사용되는 16개의 코드는 하나의 기준 코드를 이용하여 하다마드 변환을 통해 발생시키는데, 이를 수학식으로 표현하면 다음의 (수학식 3)과 같다.
Csch,n= <hn(0)+z(0), hn(1)+z(1), hn(2)+z(2),…,hn(255)+z(255)>,
상기 (수학식 3)에서h n (i)시퀀스는 다음의 (수학식 4)에 표현된 256 길이의 하다마드 시퀀스 중에서 0번부터 16의 배수의 번호에 해당되는 하다마드 시퀀스이며,z(i)는 상기 (수학식 2)에 나타난a시퀀스와 직교성을 유지하는 b 시퀀스와 길이가 16인 m-시퀀스의 곱셈에 의해 다음의 (수학식 5)와 같이 만들어진 시퀀스이다.
상기와 같은 수학식에 의해서 발생되는 주 동기 채널에 사용되는 하나의 코드와 부 동기 채널에 사용되는 16개의 코드는 부 동기 채널의 기준 코드가 부 동기 채널에 사용되는 코드와 직교성을 유지하고, 상기 기준 코드가 나머지 15개의 부 동기 채널에 사용되는 코드와 직교성을 유지하므로, 동기 채널에 사용되는 17개의 모든 코드들간에는 직교성을 유지하는 특성을 가지고 있다.
상기한 코드 그룹에는 부 동기 채널에 사용될 수 있는 16개의 코드들 중에서 15개를 선택하여 만든 시퀀스가 할당되는데, 이 시퀀스는 자기 상관성 및 타 신호와의 상관성이 작음과 동시에, 어떤 하나의 시퀀스를 선택해서 이 시퀀스를 사이클릭 천이를 수행해도 모든 코드 그룹에 할당된 시퀀스들이 사이클릭 천이된 어떤 시퀀스와도 일치되지 않는 특성을 가지고 있다. 따라서, 이 시퀀스를 일명 콤마 프리 코드(comma free code)라 부른다. 각 셀은 상기와 같은 특성을 갖는 하나의 콤마 프리 코드가 할당되어, 매 슬롯마다에 해당되는 부 동기 채널에 사용되는 코드를 전송한다. 물론, 상기한 바와 같이 주 동기 채널과 부 동기 채널은 동시에 전송되며, 하나의 슬롯 구간(2560 칩)중 슬롯 시작 시점에서 256 칩 동안 전송되고 나머지 2304 칩 동안은 전송되지 않는다.
한편, 주 동기 채널과 부 동기 채널에는 "1" 또는 "-1"의 값이 곱해져서 전송되는데, 이는 전송 다이버시티가 적용되고 있는지 없는지를 알려주는 정보로서, 실제로 가장 먼저 수신하게 될 공통 제어 물리 채널의 데이터를 수신하기 위해서는 이 값을 알아야 하므로, 전송 다이버시티 여부의 탐색은 셀 탐색과 더불어 수행해야 한다. 물론, 이러한 전송 다이버시티 기능은 사업자에 따라 선택적으로 사용하거나 사용하지 않을 수 있는 부가적인 요소이다.
상기와 같이 구분된 코드 그룹은 64개가 있으며, 각 코드 그룹에는 8개의 셀이 포함된다. 하나의 코드 그룹에 속한 셀들은 셀마다 할당된 확산 코드에 의해서 구분된다. 상기 확산 코드는 셀에서 전송하는 공통 파일럿 채널 및 주 공통 제어 물리 채널을 확산시키는데 사용된다.
상기한 바와 같은 동기 채널 및 공통 파일럿 채널을 이용하여, 우선 상기 셀 탐색부(200)에서는 주 동기 채널을 이용하여 슬롯 동기를 획득하고, 획득한 슬롯 동기에 맞추어 부 동기 채널을 수신하여 프레임 동기와 코드 그룹을 획득하며, 이어서 획득된 프레임 동기에 타이밍을 맞추고, 코드 그룹에 해당되는 확산 코드들을 이용하여 공통 파일럿 채널의 상관값을 통해 셀의 확산 코드를 탐색한 후에, 마지막으로 획득한 셀 확산 코드에 해당되는 확산 코드를 이용하여 공통 파일럿 채널을 수신하여 채널의 위상을 추정하고, 주 동기 채널과 부 동기 채널에 변조된 신호를 검출하여 전송 다이버시티 여부를 획득하는 동작을 수행한다.
이하에서는 상기 동작을 더욱 상세히 설명하기로 한다.
먼저, 상기 필터링부(100)에서는 칩 속도의 4배 또는 8배 오버샘플링된 값들이 출력되므로, 상기 디지털 정합 필터링부(211)에서는 칩 당 하나의 샘플링을 통해 칩 속도로 변환된 신호와 주 동기 채널에 사용된 코드와의 적분값을 칩 마다 발생시킨다. 이때, 적분 구간은 주 동기 채널에 사용된 코드의 주기와 동일하다. 상기 디지털 정합 필터링부(211)에서는 상기와 같은 적분을 한 슬롯 동안 수행하는데, 한 슬롯동안 수행 후의 출력값은 모두 2560개가 존재하게 된다. 수신된 주 동기 채널과 정합 필터에 사용된 주 동기 채널의 코드의 옵셋이 "0"가 되는 경우에만큰 적분값이 출력되고, 나머지 타이밍에서는 상대적으로 작은 적분값들이 출력된다. 이는 상기 에너지 연산부(212)에서 적분값을 에너지로 변환해도 마찬가지로, 수신된 주 동기 채널과 정합 필터에 사용된 주 동기 채널의 코드의 옵셋이 "0"가 되는 경우에만 큰 에너지 값이 출력되고, 나머지 타이밍에서는 상대적으로 작은 에너지값들이 출력된다.
하지만, 이동통신 환경과 같이 페이딩(Fading) 효과가 나타나는 무선 채널 환경에서는 채널 상태에 따라 적분값들이 크게 영향을 받게 되므로, 다음 슬롯 동안에서도 상기한 방법과 마찬가지의 동작을 수행한다. 주 동기 채널은 슬롯마다 반복하게 되므로, 매 슬롯마다 동일한 과정을 반복하여 얻게 되는 적분값들은 시간 옵셋이 동일한 시점의 값들간에 평균을 얻어 저장한다. 따라서, 반복을 계속 수행해도 상기 에너지 평균 처리부(213)에 저장된 값은 모두 2560개이다. 이어서, 상기 슬롯 동기 결정부(215)에서는 에너지 평균 처리부(213)에 저장된 시간 옵셋에 따른 평균 에너지 값들 중에서 최대의 값을 가지는 시간 옵셋을 슬롯 동기로 설정한다.
실제, 주 동기 채널에 사용되는 코드의 발생 규칙을 이용하면, 256개의 버퍼와 256개의 곱셈 및 덧셈, 그리고 256번의 메모리 엑세스가 필요한 종래의 디지털 정합 필터와 같이 매우 복잡한 구조를 사용하지 않고, 256개의 버퍼와 16개의 곱셈 및 덧셈, 그리고 16번의 메모리 엑세스만으로 디지털 정합 필터를 구성할 수 있다. 이는 도 3 및 도 4 에 도시된 바와 같은 디지털 정합 필터링부(211)의 구조에서 간단히 확인할 수 있다. 도 3 및 도 4 에 도시된 디지털 정합 필터링부(211)는 현재 3GPP의 표준 규격으로 채택된 일반 계층적 골레이(GHG : Generalized HierarchicalGolay) 코드를 이용한 구조로서, 더욱 효율적인 구조를 위해 추려진 골레이 코드의 시간 대칭된 구조를 가지는 수신기를 이용하여 구성하였다.
상기와 같이 구성된 디지털 정합 필터링부(211)는 상기 프레임 동기 및 코드 그룹 탐색부(220)에서 부 동기 채널의 상관값을 계산하기 위한 상관기가 필요없이, 상기 부 동기 채널 상관부(221)에 부 동기 채널의 16 칩 적분된 신호를 래치시키는 부 동기 채널 상관 레지스터(221-1), 부 동기 채널에 매스킹된 신호를 디매스킹시키기 위한 코드를 발생시키는 매스크 코드 발생부(221-2), 및 상기 부 동기 채널 상관 레지스터(221-1)에 저장된 값과 상기 매스크 코드 발생부(221-2)에서 발생되는 코드를 곱하는 곱셈기 만으로 가능하다. 이는 주 동기 채널 및 부 동기 채널에 사용되는 코드들의 관계에서 비롯된 것으로, 상기 (수학식 3)에 나타난 관계식에 의해서 입증될 수 있다. 즉, 시간 대칭된 추려진 골레이 코드의 발생은 상기 (수학식 4)와 같이 표현되며, 골레이 코드의 시간 대칭된 구조를 가지는 수신기는 간단히 16칩 동안의 적분값을 계산하게 된다.
상기한 바와 같이 상기 슬롯 동기 탐색부(210)에서는 수신 신호의 슬롯 동기를 획득하고, 이 획득된 슬롯 동기의 타이밍을 상기 중앙 제어부(30)를 통하거나 직접 상기 프레임 동기 및 코드 그룹 탐색부(220)에 알려주게 된다. 이어서, 상기 부 동기 채널 상관부(221)에서는 상기 디지털 정합 필터링부(211)로부터 적분된 신호를 입력받아 코드 주기에 해당되는 시각만큼 저장하고 디매스킹을 수행하여 저장하고, 상기 고속 하다마드 변환부(223)에서는 상기 부 동기 채널 상관 저장부(222)로부터 저장된 신호를 병렬로 입력받아 하다마드 변환을 수행한다. 상기 채널 위상보상부(224)에서는 상기 디지털 정합 필터링부(211)로부터 적분된 신호를 기준 채널 위상 신호로 설정하여, 상기 고속 하다마드 변환부(223)로부터 입력되는 복소 적분값의 채널 위상을 보상하고, 상기 그룹 코드 누적부(225)에서는 상기 채널 위상 보상부(224)에서 채널 보상된 신호를 입력받아 부 동기 채널에 해당되는 모든 코드들의 인덱스에 해당되는 채널 보상된 신호를 누적시킨다. 상기 프레임 동기 및 코드 그룹 결정부(226)에서는 상기 그룹 코드 누적부(225)에 저장된 누적 신호들 중에서 최대의 값을 갖는 신호에 해당되는 코드 그룹과 이에 해당되는 코드 옵셋을 이용하여 코드 그룹과 프레임 동기를 결정하여 상기 셀 확산 코드 탐색부(230)와 중앙 제어부(30)와 핑거부(400)로 출력하게 된다.
한편, 상기 셀 확산 코드 탐색부(230)의 셀 코드 발생부(231)에서는 상기 프레임 동기 및 코드 그룹 탐색부(220)에서 결정된 코드 그룹에 대한 정보를 입력받아 확산 코드들을 발생시키고, 상기 셀 코드 상관부(232)에서는 상기 필터링부(100)로부터 출력되는 오버샘플링된 신호들 중에서 상기 슬롯 동기 탐색부(210)에서 획득한 샘플링 타이밍에 의해 칩당 한번의 샘플링을 한 신호와 상기 셀 코드 발생부(231)에서 발생되는 확산 코드를 상관시켜 적분하고, 상기 확산 코드 에너지 계산부(233)에서는 상기 셀 코드 상관부(232)로부터 출력되는 동위상 및 직교 위상 신호를 이용하여 상기 셀 코드 발생부(231)에서 발생된 확산 코드에 해당되는 평균 에너지를 계산하고, 상기 셀 확산 코드 결정부(234)에서는 상기 확산 코드 에너지 계산부(233)에서 출력되는 셀 코드에 해당되는 에너지 중에서 최대의 값에 해당되는 셀 코드를 선택하여, 셀 확산 코드를 결정하여 상기 중앙제어부(30)와 상기 전송 다이버시티 검출부(240)와 핑거부(400)로 출력한다. 이때, 상관값을 얻기 위한 적분 구간은 전송 다이버시티를 고려하여 256 칩의 짝수배로 설정한다.
전송 다이버시티 검출을 위해, 상기 확산 코드 발생부(241)에서는 상기 셀 확산 코드 탬색부(230)에서 결정된 확산 코드에 해당되는 코드를 발생시키고, 공통 파일럿 채널 상관부(242)에서는 상기 필터링부(100)로부터 출력되는 오버 샘플링된 신호들 중에서 상기 슬롯 동기 탐색부(210)에서 획득한 샘플링 타이밍에 의해 칩당 한번의 샘플링을 한 신호를 이용하여 상기 확산 코드 발생부(241)에서 발생되는 확산 코드를 상관시켜 적분하고, 주 동기 채널 및 부 동기 채널에 해당되는 코드와 상관시켜 적분하며, 채널 위상 추정부(243)에서는 상기 공통 파일럿 채널 상관부(242)에서 출력되는 상관값을 이용하여 각 채널의 크기 및 위상 정보를 추정하고, 상기 동기 채널 상관부(244)에서는 상기 디지털 정합 필터링부(211) 및 부 동기 채널 상관부(221)에서 출력되는 동기 채널의 상관값들을 이용하거나 또는 동기 채널에 대한 상관값을 별도로 계산한다. 이때, 공통 파일럿 채널의 상관값을 얻기 위한 적분 구간은 전송 다이버시티를 고려하여 256 칩의 짝수 배로 설정하고, 동기 채널들을 위한 적분 구간은 256 칩으로 설정한다. 이어서, 상기 동기 채널 위상 보상부(245)에서는 상기 채널 위상 추정부(243)에서 추정된 채널 위상 신호를 이용하여, 상기 동기 채널 상관부(244)로부터 출력되는 주 동기 채널 및 부 동기 채널의 상관값에서 채널 위상을 보상하고, 상기 전송 다이버시티 검출부(246)에서는 상기 동기 채널 위상 보상부(245)로부터 채널 위상이 보상된 주 동기 채널 및부 동기 채널의 상관값을 이용하여 전송 다이버시티 여부를 결정하여 중앙 제어부(30)와 핑거부(400)로 출력하게 된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명은, 현재 차세대 이동통신 시스템(IMT-2000)의 셀간 비동기 방식인 3GPP 표준안의 셀 탐색 장치 및 방법에 이용되어, 효율적인 하드웨어를 통한 셀 탐색을 가능하게 할 수 있는 효과가 있을 뿐만 아니라, 셀간 동기 방식에도 응용할 수 있다.
또한, 본 발명은, 상기한 효율적 하드웨어 외에도, 전송 다이버시티의 적용 여부를 신뢰성있게 탐색하는 방법을 제공함으로써, 전반적인 셀간 비동기식 코드분할다중접속(CDMA)에서의 탐색 성능을 증대시킬 수 있는 효과가 있다.

Claims (24)

  1. 무선통신 시스템에서의 셀 탐색 장치에 있어서,
    주 동기 채널을 이용하여 슬롯 동기를 획득하기 위한 슬롯 동기 탐색 수단;
    상기 슬롯 동기 탐색 수단에서 획득한 슬롯 동기에 맞추어 부 동기 채널을 수신하여 프레임 동기와 코드 그룹을 획득하기 위한 프레임 동기 및 코드 그룹 탐색 수단; 및
    상기 프레임 동기 및 코드 그룹 탐색 수단에서 획득한 프레임 동기에 타이밍을 맞추고, 코드 그룹에 해당되는 확산 코드를 이용하여 셀의 확산 코드를 탐색하기 위한 셀 확산 코드 탐색 수단
    을 포함하는 셀 탐색 장치.
  2. 제 1 항에 있어서,
    상기 셀 확산 코드 탐색 수단에서 획득한 셀 확산 코드에 해당되는 확산 코드를 이용하여 공통 파일럿 채널을 수신하여 채널의 위상을 추정하고, 주 동기 채널과 부 동기 채널에 변조된 신호를 검출하여 전송 다이버시티 여부를 획득하기 위한 전송 다이버시티 탐색 수단
    을 더 포함하는 셀 탐색 장치.
  3. 제 2 항에 있어서,
    상기 전송 다이버시티 탐색 수단은,
    상기 셀 확산 코드 탐색 수단에서 결정된 확산 코드에 해당되는 코드를 발생시키기 위한 확산 코드 발생 수단;
    외부로로부터 입력되는 오버 샘플링된 신호들 중에서 상기 슬롯 동기 탐색 수단에서 획득한 샘플링 타이밍에 의해 칩당 한번 샘플링된 신호를 이용하여 상기 확산 코드 발생 수단에서 발생되는 확산 코드를 상관시켜 적분하기 위한 공통 파일럿 채널 상관 수단;
    상기 공통 파일럿 채널 상관 수단으로부터 출력되는 상관값을 이용하여 채널 위상으 추정하기 위한 채널 위상 추정 수단;
    기획득된 동기 채널의 상관값들을 이용하거나 또는 외부로로부터 입력되는 오버 샘플링된 신호들 중에서 상기 슬롯 동기 탐색 수단에서 획득한 샘플링 타이밍에 의해 칩당 한번 샘플링된 신호를 이용하여 동기 채널에 대한 상관값을 계산하기 위한 동기 채널 상관 수단;
    상기 채널 위상 추정 수단에서 추정된 채널 위상 신호를 이용하여, 상기 동기 채널 상관 수단으로부터 출력되는 주 동기 채널 및 부 동기 채널의 상관값에서 채널 위상을 보상하기 위한 동기 채널 위상 보상 수단; 및
    상기 동기 채널 위상 보상 수단에서 채널 위상이 보상된 주 동기 채널 및 부 동기 채널의 상관값을 이용하여 전송 다이버시티 여부를 결정하기 위한 전송 다이버시티 검출 수단
    을 포함하는 셀 탐색 장치.
  4. 제 3 항에 있어서,
    상기 공통 파일럿 채널 상관 수단은,
    공통 파일럿 채널에서는 공통 파일럿 채널에 사용된 전송 다이버시티 안테나 패턴의 한주기인 512 칩의 배수로 적분을 수행하는 것을 특징으로 하는 셀 탐색 장치.
  5. 제 3 항에 있어서,
    상기 동기 채널 상관 수단은,
    동기 채널의 한주기인 256 칩씩 적분을 수행하는 것을 특징으로 하는 셀 탐색 장치.
  6. 제 3 항에 있어서,
    상기 동기 채널 위상 보상 수단은,
    초기에 전송 다이버시티 적용 여부를 검출할 경우에는 프레임 시작 시점부터홀수번째 슬롯의 동기 채널에 해당되는 상관값을 이용하여 채널 위상을 보상하고, 전송 다이버시티 검출 검증시에는 모든 슬롯의 상관값에 대해 채널 위상을 보상하는 것을 특징으로 하는 셀 탐색 장치.
  7. 제 3 항에 있어서,
    상기 전송 다이버시티 검출 수단은,
    초기의 전송 다이버시티 검출시에는 단일 또는 복수 개의 홀수번째 슬롯의 채널 위상이 보상된 신호를 이용하여 전송 다이버시티를 검출하고, 전송 다이버시티 검출 검증시에는 단일 또는 복수 개의 모든 슬롯의 채널 위상 보상된 신호를 이용하여 전송 다이버시티 검출을 검증하는 것을 특징으로 하는 셀 탐색 장치.
  8. 제 1 항에 있어서,
    상기 주 동기 채널에 사용되는 하나의 코드와 상기 부 동기 채널에 사용되는 16개의 코드는 부 동기 채널의 기준 코드가 주 동기 채널에 사용되는 코드와 직교성을 유지하고, 상기 기준 코드가 나머지 15개의 부 동기 채널에 사용되는 코드와 직교성을 유지하여, 동기 채널에 사용되는 17개의 모든 코드들간에 직교성을 유지하는 것을 특징으로 하는 셀 탐색 장치.
  9. 제 8 항에 있어서,
    상기 코드 그룹에는 부 동기 채널에 사용될 수 있는 16개의 코드들 중에서 15개를 선택하여 만든 시퀀스가 할당되되, 이 시퀀스는 자기 상관성 및 타 신호와의 상관성이 작음과 동시에, 어떤 하나의 시퀀스를 선택해서 이 시퀀스를 사이클릭 천이를 수행해도 모든 코드 그룹에 할당된 시퀀스들이 사이클릭 천이된 어떤 시퀀스와도 일치되지 않는 특성을 가지는 콤마 프리 코드(comma free code)인 것을 특징으로 하는 셀 탐색 장치.
  10. 제 1 항 내지 제 9 항중 어느 한 항에 있어서,
    상기 슬롯 동기 탐색 수단은,
    외부로부터 입력되는 신호를 이용하여 해당 샘플링 타이밍에서 획득되는 신호를 이용하여 주 동기 채널의 신호에 정합된 신호와 적분을 수행하기 위한 디지털 정합 필터링 수단;
    상기 디지털 정합 필터링 수단으로부터 출력되는 동위상 신호와 직교 위상 신호를 입력받아 신호의 에너지를 계산하기 위한 에너지 연산 수단;
    상기 에너지 연산 수단으로부터 입력되는 에너지 신호를 저장하고, 평균을 취하기 위한 에너지 평균 처리 수단;
    상기 에너지 평균 처리 수단에 저장된 평균 에너지 신호를 입력받아 소정 슬롯 뒤에 입력되는 신호의 타이밍에 상기 에너지 평균 처리 수단으로 입력시키기 위한 시간 지연 수단; 및
    상기 에너지 평균 처리 수단에 저장된 평균 에너지 신호를 입력받아 최대값에 해당되는 타이밍을 슬롯의 시작 시점 및 샘플링 타이밍으로 설정하기 위한 슬롯 동기 결정 수단
    을 포함하는 셀 탐색 장치.
  11. 제 10 항에 있어서,
    상기 디지털 정합 필터링 수단은,
    필터링되고 칩당 복수개로 샘플링된 동위상 채널 신호와 직교 위상 채널 신호를 입력받아 칩당 정합 필터링의 해상도에 해당되는 샘플의 수만큼 샘플링하기 위한 데시메이팅 수단;
    상기 데시메이팅 수단에서 샘플링된 동위상 및 직교 위상 채널 신호를 입력받아 하나의 신호를 선택하여 출력하기 위한 멀티플렉싱 수단;
    상기 데시메이팅 수단에서 샘플링된 신호를 입력받아 저장하기 위한 상관 저장 수단; 및
    상기 멀티플렉싱 수단과 상기 상관 저장 수단으로부터 출력되는 신호를 이용하여 정합 필터링을 위한 상관 연산을 수행하여 상관값을 상기 상관 저장 수단으로 출력하기 위한 부 동기 채널 상관 계산 수단
    을 포함하는 셀 탐색 장치.
  12. 제 11 항에 있어서,
    상기 상관 저장 수단은,
    제1 시간 지연의 크기를 가지며, 상기 데시메이팅 수단으로부터 입력되는 신호를 저장하고, 저장된지 가장 오래된 값을 출력하기 위한 제1 저장 수단;
    제n-1(n은 자연수) 시간 지연의 크기를 가지며, 이전 저장 수단으로부터 출력되어 상기 부동기 채널 상관 계산 수단의 제n-2 부상관 계산 수단에서 계산된 값을 저장하고, 저장된지 가장 오래된 값을 출력하기 위한 다수의 제n-1 저장 수단;
    제n 시간 지연의 크기를 가지며, 이전 저장 수단으로부터 출력되어 상기 부동기 채널 상관 계산 수단의 제n-1 부상관 계산 수단에서 계산된 값을 저장하고, 저장된지 가장 오래된 값을 출력하기 위한 제n 저장 수단; 및
    상기 각 저장 수단들중 신호를 입출력할 저장 수단을 선택하고, 상기 멀티플렉싱 수단으로 선택신호를 출력하기 위한 선택 수단
    을 포함하는 셀 탐색 장치.
  13. 제 11 항에 있어서,
    상기 부동기 채널 상관 계산 수단은,
    주 동기 채널에 사용되는 코드를 발생시킬 때 사용된 웨이트(Weight) 값을 저장하기 위한 웨이트 저장 수단; 및
    상기 멀티플렉싱 수단과 상기 웨이트 저장 수단의 제1 웨이트 값과 제1 저장 수단으로부터 출력되는 신호를 이용하여 정합 필터링을 위한 제1 단계의 상관 연산을 수행하여 상관값을 제2 저장 수단으로 출력한 후에, 직전 단계의 상관 연산 과정의 출력값과 직전에 상관값을 저장한 저장 수단의 출력값과 상기 웨이트 저장 수단의 해당 웨이트 값을 이용하여 정합 필터링을 위한 상관 연산을 수행하여 상관값을 다음 단계의 저장 수단으로 출력하는 과정을 소정의 단계까지 순차적으로 수행하기 위한 다수의 부상관 계산 수단
    을 포함하는 셀 탐색 장치.
  14. 제 13 항에 있어서,
    상기 다수의 부상관 계산 수단은,
    상기 멀티플렉싱 수단에서 선택된 신호와 제1 웨이트(Weight)값을 곱한 값을 상기 제1 저장 수단에서 출력되는 신호와 더하여 상기 제2 저장 수단으로 출력하고, 상기 제1 저장 수단에서 출력되는 신호에서 상기 멀티플렉싱 수단의 선택 신호와 제1 웨이트를 곱한 값을 뺀 값을 출력하는 제1 부상관 계산 수단;
    상기 제1 부상관 계산 수단으로부터 출력되는 신호를 입력받아 제2 웨이트을 곱한 값과 상기 제2 저장 수단에서 출력되는 신호를 더한 값을 제3 저장 수단으로출력하는 제2 부상관 계산 수단;
    상기 제2 부상관 계산 수단에서 상기 제3 저장 수단으로 출력되는 신호와 제3 웨이트를 곱한 값과 상기 제3 저장 수단에서 출력되는 신호를 더하여 제4 저장 수단으로 출력하고, 상기 제3 저장 수단에서 출력되는 신호에서 상기 제2 부상관 계산 수단에서 상기 제3 저장 수단으로 출력되는 신호와 제3 웨이트를 곱한 값을 뺀 값을 출력하는 제3 부상관 계산 수단;
    상기 제3 부상관 계산 수단에서 출력되는 신호를 입력받아 제4 웨이트를 곱한 값과 상기 제4 저장 수단에서 출력되는 신호를 더하여 제5 저장 수단으로 출력하고, 상기 제4 저장 수단에서 출력되는 신호에서 상기 제3 부상관 계산 수단에서 출력되는 신호를 입력받아 해당 웨이트값을 곱한 값을 뺀 신호를 상기 프레임 동기 및 코드 그룹 탐색 수단의 부 동기 채널 상관 수단으로 출력하는 제4 부상관 계산 수단;
    상기 제4 부상관 계산 수단에서 상기 제5 저장 수단으로 출력되는 신호와 제5 웨이트를 곱한 값과 상기 제5 저장 수단에서 출력되는 신호를 더하여 제6 저장 수단으로 출력하고, 상기 제5 저장 수단에서 출력되는 신호에서 상기 제4 부상관 계산 수단에서 상기 제5 저장 수단으로 출력되는 신호와 제5 웨이트를 곱한 값을 뺀 값을 출력하는 제5 부상관 계산 수단;
    상기 제5 부상관 계산 수단에서 출력되는 신호와 제6 웨이트를 곱한 값과 상기 제6 저장 수단에서 출력되는 신호를 더하여 제7 저장 수단으로 출력하고, 상기 제6 저장 수단에서 출력되는 신호에서 상기 제5 부상관 계산 수단에서 출력되는 신호와 제6 웨이트를 곱한 값을 뺀 값을 출력하는 제6 부상관 계산 수단;
    상기 제6 부상관 계산 수단에서 출력되는 신호와 제7 웨이트를 곱한 값과 상기 제7 저장 수단에서 출력되는 신호를 더하여 제8 저장 수단으로 출력하고, 상기 제7 저장 수단에서 출력되는 신호에서 상기 제6 부상관 계산 수단에서 출력되는 신호와 제7 웨이트를 곱한 값을 뺀 값을 출력하는 제7 부상관 계산 수단; 및
    상기 제7 부상관 계산 수단으로부터 출력되는 신호를 입력받아 제8 웨이트를 곱한 값과 상기 제8 저장 수단으로부터 출력되는 신호를 더하여 상기 에너지 연산 수단과 상기 프레임 동기 및 코드 그룹 탐색 수단의 채널 위상 보상 수단으로 출력하는 제8 부상관 계산 수단
    을 포함하는 셀 탐색 장치.
  15. 제 1 항 내지 제 9 항중 어느 한 항에 있어서,
    상기 프레임 동기 및 코드 그룹 탐색 수단은,
    상기 슬롯 동기 탐색 수단으로부터 적분된 신호를 입력받아 코드 디매스킹(de-masking)을 수행한 후에 코드 주기에 해당되는 시각만큼 저장하기 위한 부 동기 채널 상관 수단;
    상기 부 동기 채널 상관 수단에서 출력된 신호를 동시 처리를 위해 임시 저장하기 위한부 동기 채널 부상관 저장 수단;
    상기 부 동기 채널 부상관 저장 수단으로부터 저장된 신호를 병렬로 입력받아 하다마드 변환을 수행하여 코드 주기에 해당되는 길이만큼 적분된 신호를 출력하기 위한 고속 하다마드 변환 수단;
    상기 슬롯 동기 탐색 수단으로부터의 적분된 신호를 기준 채널 위상 신호로 설정하여, 상기 고속 하다마드 변환 수단으로부터 입력되는 복소 적분값의 채널 위상을 보상하기 위한 채널 위상 보상 수단;
    상기 채널 위상 보상 수단에서 채널 보상된 신호를 입력받아 부 동기 채널에 해당되는 코드들의 인덱스에 해당되는 채널 보상된 신호를 누적시키기 위한 그룹 코드 누적 수단; 및
    상기 그룹 코드 누적 수단에 저장된 누적 신호들 중에서 최대의 값을 갖는 신호에 해당되는 코드 그룹과 이에 해당되는 코드 옵셋을 이용하여 코드 그룹과 프레임 동기를 결정하기 위한 프레임 동기 및 코드 그룹 결정 수단
    을 포함하는 셀 탐색 장치.
  16. 제 15 항에 있어서,
    상기 부 동기 채널 상관 수단은,
    상기 슬롯 동기 탐색 수단으로부터 출력되는 적분된 신호를 래치시키기 위한 부 동기 채널 상관 저장 수단;
    부 동기 채널에 매스킹된 신호를 디매스킹시키기 위한 코드를 발생시키기 위한 매스크 코드 발생 수단; 및
    상기 부 동기 채널 상관 저장 수단에 저장된 값과 상기 매스크 코드 발생 수단에서 발생되는 코드를 곱하여 상기 부동기 채널 부상관 저장 수단으로 출력하기 위한 디매스킹 수단
    을 포함하는 셀 탐색 장치.
  17. 제 16 항에 있어서,
    상기 매스크 코드 발생 수단은,
    주기가 15인 의사잡음(PN : Pseudo Noise)부호 발생기로 이루어진 것을 특징으로 하는 셀 탐색 장치.
  18. 제 15 항에 있어서,
    상기 채널 위상 보상 수단은,
    상기 슬롯 동기 탐색 수단으로부터 출력되는 주 동기 채널의 적분된 신호를 래치시키기 위한 주 동기 채널 상관 저장 수단;
    상기 고속 하다마드 변환 수단으로부터 출력되는 부 동기 채널의 적분된 상관값을 저장하여 동위상 채널 신호와 직교 위상 채널 신호를 출력하기 위한 부 동기 채널 멀티플렉싱 수단; 및
    상기 주 동기 채널 상관 저장 수단으로부터의 출력 신호와 상기 부 동기 채널 멀티플렉싱 수단으로부터의 출력 신호의 복소 곱셈을 통해 채널 보상을 수행하기 위한 채널 보상 복수 연산 수단
    을 포함하는 셀 탐색 장치.
  19. 제 15 항에 있어서,
    상기 그룹 코드 누적 수단은,
    상기 채널 위상 보상 수단으로부터 출력되는 동위상 채널 신호 및 직교 위상 채널 신호를 입력받아 코드 그룹 탐색을 위해 저장하기 위한 리드-솔로몬 디코딩 저장 수단;
    그룹 코드에 대한 정보를 저장하고 있는 그룹 코드 저장 수단;
    상기 그룹 코드 저장 수단에서 그룹 코드의 주기적 천이를 통해 상기 리드-솔로몬 디코딩 저장 수단의 해당 어드레스를 발생시키기 위한 그룹 코드 어드레스 발생 수단;
    상기 그룹 코드 어드레스 발생 수단에서 발생된 어드레스에 해당되는 저장값을 상기 리스-솔로몬 디코딩 저장 수단으로부터 읽어 해당되는 코드 그룹 및 주기적 천이 횟수에 따른 상관값을 계산하기 위한 누적 저장 수단; 및
    상기 누적 저장 수단에서 계산된 상관값을 이용하여 에너지를 계산하고, 기 설정된 에너지 최대값과 비교하여 최대값을 갱신하기 위한 최대값 갱신 수단
    을 포함하는 셀 탐색 장치.
  20. 제 19 항에 있어서,
    상기 리스-솔로몬 디코딩 저장 수단은,
    최대 동위상 및 직교 위상 채널당 240개의 크기를 갖는 것을 특징으로 하는 셀 탐색 장치.
  21. 제 1 항 내지 제 9 항중 어느 한 항에 있어서,
    상기 셀 확산 코드 탐색 수단은,
    상기 프레임 동기 및 코드 그룹 탐색 수단에서 결정된 코드 그룹에 대한 정보를 입력받아 확산 코드들을 발생시키기 위한 셀 코드 발생 수단;
    외부로부터 입력되는 오버 샘플링된 신호들 중에서 상기 슬롯 동기 탐색 수단에서 획득한 샘플링 타이밍에 의해 칩당 한번 샘플링된 신호와 상기 셀 코드 발생 수단에서 발생되는 확산 코드를 상관시켜 적분하기 위한 셀 코드 상관 수단;
    상기 셀 코드 상관 수단으로부터 출력되는 동위상 및 직교 위상 신호를 이용하여 상기 셀 코드 발생 수단에서 발생된 확산 코드에 해당되는 평균 에너지를 계산하기 위한 확산 코드 에너지 계산 수단; 및
    상기 확산 코드 에너지 계산 수단으로부터 출력되는 셀 코드에 해당되는 에너지 중에서 최대의 값에 해당되는 셀 코드를 선택하여, 셀 확산 코드를 결정하기 위한 셀 확산 코드 결정 수단
    을 포함하는 셀 탐색 장치.
  22. 제 21 항에 있어서,
    상기 셀 코드 상관 수단은,
    공통 파일럿 채널에 사용된 전송 다이버시티 안테나 패턴의 한주기인 512 칩의 배수로 적분을 수행하고, 기본 안테나에 적용되는 파일럿 패턴을 이용하여 적분을 수행하는 것을 특징으로 하는 셀 탐색 장치.
  23. 무선통신 시스템에서의 셀 탐색 장치에 적용되는 셀 탐색 방법에 있어서,
    주 동기 채널을 이용하여 슬롯 동기를 획득하는 슬롯 동기 탐색 단계;
    상기 슬롯 동기 탐색 단계에서 획득한 슬롯 동기에 맞추어 부 동기 채널을 수신하여 프레임 동기와 코드 그룹을 획득하는 프레임 동기 및 코드 그룹 탐색 단계; 및
    상기 프레임 동기 및 코드 그룹 탐색 단계에서 획득된 프레임 동기에 타이밍을 맞추고, 코드 그룹에 해당되는 확산 코드를 이용하여 셀의 확산 코드를 탐색하는 셀 확산 코드 탐색 단계
    를 포함하는 셀 탐색 방법.
  24. 제 23 항에 있어서,
    상기 셀 확산 코드 탐색 수단에서 획득한 셀 확산 코드에 해당되는 확산 코드를 이용하여 공통 파일럿 채널을 수신하여 채널의 위상을 추정하고, 주 동기 채널과 부 동기 채널에 변조된 신호를 검출하여 전송 다이버시티 여부를 획득하는 전송 다이버시티 탐색 단계
    를 더 포함하는 셀 탐색 방법.
KR1020000008048A 2000-02-19 2000-02-19 무선통신 시스템에서의 셀 탐색 장치 및 그 방법 KR100353840B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000008048A KR100353840B1 (ko) 2000-02-19 2000-02-19 무선통신 시스템에서의 셀 탐색 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000008048A KR100353840B1 (ko) 2000-02-19 2000-02-19 무선통신 시스템에서의 셀 탐색 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20010081863A true KR20010081863A (ko) 2001-08-29
KR100353840B1 KR100353840B1 (ko) 2002-09-27

Family

ID=19648091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000008048A KR100353840B1 (ko) 2000-02-19 2000-02-19 무선통신 시스템에서의 셀 탐색 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR100353840B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100479169B1 (ko) * 2001-10-26 2005-03-25 삼성전자주식회사 이동 통신 시스템의 셀 탐색 장치 및 방법
KR100525543B1 (ko) * 2000-12-29 2005-10-31 엘지전자 주식회사 트랙킹 기능을 가진 프레임 동기화 및 코드 그룹 검출기
KR100705899B1 (ko) * 2005-02-17 2007-04-10 엘지전자 주식회사 비동기 단말 모뎀의 초기 셀 탐색기 및 다운 링크 공간 시간 전송 다이버서티 인코딩 식별자 검출 방법
KR100775346B1 (ko) * 2001-12-26 2007-11-12 엘지전자 주식회사 인접 셀 탐색 장치
KR100836046B1 (ko) * 2001-12-31 2008-06-09 엘지전자 주식회사 이동통신 시스템의 안테나 다이버시티 검출 장치 및 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100525543B1 (ko) * 2000-12-29 2005-10-31 엘지전자 주식회사 트랙킹 기능을 가진 프레임 동기화 및 코드 그룹 검출기
KR100479169B1 (ko) * 2001-10-26 2005-03-25 삼성전자주식회사 이동 통신 시스템의 셀 탐색 장치 및 방법
KR100775346B1 (ko) * 2001-12-26 2007-11-12 엘지전자 주식회사 인접 셀 탐색 장치
KR100836046B1 (ko) * 2001-12-31 2008-06-09 엘지전자 주식회사 이동통신 시스템의 안테나 다이버시티 검출 장치 및 방법
KR100705899B1 (ko) * 2005-02-17 2007-04-10 엘지전자 주식회사 비동기 단말 모뎀의 초기 셀 탐색기 및 다운 링크 공간 시간 전송 다이버서티 인코딩 식별자 검출 방법

Also Published As

Publication number Publication date
KR100353840B1 (ko) 2002-09-27

Similar Documents

Publication Publication Date Title
US5936999A (en) Receiver and method for generating spreading codes in a receiver
KR100319927B1 (ko) 비동기식 광대역 직접 시퀀스 코드분할다중접속 수신기의셀 탐색 장치 및 각 셀에 고유한 코드 획득 방법
KR100220140B1 (ko) 씨디엠에이 전송 시스템의 확산 스펙트럼 코드를 초기 동기시키 기 위한 장치 및 방법
KR100552076B1 (ko) Cdma통신시스템에있어서의신호수신장치
KR100693682B1 (ko) 다중 사용자 통신 시스템의 다층 ｐｎ 코드 확산
US6154487A (en) Spread-spectrum signal receiving method and spread-spectrum signal receiving apparatus
US6442193B1 (en) Combining sub-chip resolution samples in arms of a spread-spectrum rake receiver
US6269075B1 (en) Finger assignment in a CDMA rake receiver
JP4480889B2 (ja) 周期的に挿入したパイロット記号を使用したマルチパス伝播遅延決定装置
KR101512334B1 (ko) 비동기식 이동통신 시스템에서 셀 탐색 방법 및 장치
EP1121767B1 (en) A cdma receiver that shares a tracking device among multiple rake branches
WO2004001983A2 (en) Multipath channel tap delay estimation in a cdma spread spectrum receiver
KR19980033104A (ko) 직접확산형 부호분할 다원접속 기지국간 비동기 셀룰러방식에있어서의 초기 동기방법 및 수신기
RU2195784C2 (ru) Устройство и способ измерения мощности неортогонального шума для системы связи мдкр
KR100361408B1 (ko) Cdma 통신을 위한 동기포착회로
US7352704B1 (en) Method and apparatus for multi-path delay spread detection in wideband CDMA systems
KR100353840B1 (ko) 무선통신 시스템에서의 셀 탐색 장치 및 그 방법
KR100347512B1 (ko) 이동국의 이웃 기지국 탐색장치 및 방법
KR100354164B1 (ko) 신호 복조 장치
JP3824482B2 (ja) Ｃｄｍａ受信装置
KR100705899B1 (ko) 비동기 단말 모뎀의 초기 셀 탐색기 및 다운 링크 공간 시간 전송 다이버서티 인코딩 식별자 검출 방법
KR100337388B1 (ko) 디지털 통신 시스템에서 다중채널신호을 이용한 확산신호의 동기획득장치 및 방법
Hussain Robust Cell Search Synchronization Techniques In WCDMA Systems
KR100363889B1 (ko) 비동기 코드분할다중화 통신시스템의 셀 검색기
KR20070075473A (ko) 이동통신 시스템에서 다중경로 탐색과 에너지 보고를 위한장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110809

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee