KR20010076061A - A Constant-gm CMOS Rail-to-Rail Input Stage Using a New Electronic Zenor Diode - Google Patents
A Constant-gm CMOS Rail-to-Rail Input Stage Using a New Electronic Zenor Diode Download PDFInfo
- Publication number
- KR20010076061A KR20010076061A KR1020000004391A KR20000004391A KR20010076061A KR 20010076061 A KR20010076061 A KR 20010076061A KR 1020000004391 A KR1020000004391 A KR 1020000004391A KR 20000004391 A KR20000004391 A KR 20000004391A KR 20010076061 A KR20010076061 A KR 20010076061A
- Authority
- KR
- South Korea
- Prior art keywords
- rail
- ezd
- current
- constant
- cmos
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/10—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Description
최근 집적회로에 공급되는 전원전압의 감소추세에 따라, 디지털 회로뿐만 아니라 아날로그 회로에서도 저 전압에서 동작하기에 알 맞는 새로운 회로 구조에 대한 연구가 활발히 진행되고 있다. 가장 기본적인 아날로그 블록인 증폭기의 경우 전원 전압이 감소하면 상당량의 동작 범위를 잃게 되고 신호대 잡음비가 감소하는 등 증폭기 성능이 나빠지게 된다. 따라서 증폭회로가 주어진 공급 전압 내에서 최대의 동작범위를 얻기 위해서는 입력단과 출력단의 동작범위가 공급 전원 전압 전 범위가 되도록 rail-to-rail (R-R) 구조를 가져야 한다.Recently, as the power supply voltage supplied to integrated circuits decreases, researches on new circuit structures suitable for operating at low voltages in analog circuits as well as digital circuits are being actively conducted. In the case of the most basic analog block, the amplifier, a significant loss of operating range and loss of signal-to-noise ratio will result in poor amplifier performance, as the supply voltage decreases. Therefore, in order to obtain the maximum operating range within a given supply voltage, the amplifier circuit must have a rail-to-rail (R-R) structure such that the operating range of the input terminal and the output terminal is the entire supply voltage range.
R-R 입력단으로는 NMOS 차동쌍과 PMOS 차동쌍을 함께 사용한 복합 입력단 구조가 많이 사용되고 있다. 공통모드(common-mode) 입력전압 Vcm이 음의 전원전압 VSS에 가까울 때는 PMOS 쌍만 동작하고, 양의 전원전압 VDD에 가까울 때는 NMOS 쌍만 동작한다. Vcm이 VDD와 VSS사이의 중간 영역에 있을 때는 PMOS쌍과 NMOS쌍이 동시에 동작하여, Vcm이 VDD와 VSS사이의 어떠한 값을 갖더라도 두 차동쌍 중 적어도 하나는 동작하기 때문에 R-R 동작이 가능하다.As the RR input stage, a complex input stage structure using an NMOS differential pair and a PMOS differential pair is commonly used. When the common-mode input voltage V cm is close to the negative supply voltage V SS , only the PMOS pair operates, and when it approaches the positive supply voltage V DD , only the NMOS pair operates. When V cm is in the middle region between V DD and V SS , the PMOS pair and the NMOS pair operate simultaneously, so at least one of the two differential pairs will operate no matter what V cm has between V DD and V SS. Operation is possible.
그러나 이 입력단은 총 트랜스컨덕턴스(transconductance) gmT가 NMOS 차동쌍의 gmn과 PMOS 차동쌍의 gmp의 합이 되기 때문에, 두 차동쌍이 동시에 동작하는 경우는 둘 중 하나만 동작하는 경우에 비해 gmT가 약 2배정도 증가하게 된다. 이와 같이 Vcm에 따른 gmT의 변화(약100%)는 증폭기의 신호 왜곡을 증가시키고, 주파수특성을 변화시키며 최적의 주파수 보상을 어렵게 한다. 이러한 문제점을 해결하기 위해 최근 Vcm전 범위 내에서 gmT를 일정하게 유지시키기 위한 방법들이 연구되고 있다. Constant-gm을 얻기 위한 방법으로는 1:3 전류복사회로와 전류스위치를 사용하거나 제곱근(square-root) 회로를 사용하여 입력단의 dc tail 전류를 조절하는 방법과, 전자 제너다이오드(EZD: Electronic Zener Diode)를 사용하는 방법이 있다. EZD를 사용하는 경우는 다른 방법에 비해 constant-gm을 얻기 위한 입력단이 간단하며 전력소모가 적다는 장점이 있다.However, the input is compared with the case of operating only one because the total transconductance (transconductance) g mT is the sum of g mp NMOS differential pair of g mn and PMOS differential pair is two if the two differential pairs are operated simultaneously g mT Increases by about two times. As such, the change in g mT (about 100%) according to V cm increases the signal distortion of the amplifier, changes the frequency characteristics, and makes it difficult to achieve optimal frequency compensation. In order to solve this problem, methods for keeping g mT constant within the entire V cm range have been studied. The method to obtain constant-g m is to adjust the dc tail current of the input stage by using a 1: 3 current copy and using a current switch or a square-root circuit, and an electronic zener diode (EZD) Zener Diode) is used. In the case of using EZD, it has the advantage of simple input and low power consumption to obtain constant-g m compared with other methods.
본 발명에서는 기존의 EZD에 비해 보다 성능이 향상된 새로운 EZD를 개발하고자 한다. Regulated CMOS 인버터(inverter)로 구현한 EZD를 사용함으로써 기존의 두 개의 복합 다이오드(complementary diode)를 사용한 EZD에 비해 제너다이오드 특성이 향상되고, 따라서 gm-control 성능 또한 향상시킬 수 있다.In the present invention, it is intended to develop a new EZD with improved performance compared to the existing EZD. By using EZD implemented as a Regulated CMOS inverter, the zener diode characteristics are improved compared to EZD using two conventional diodes, thus improving g m -control performance.
도 1은 제너다이오드를 사용한 constant-gmrail-to-rail 입력단1 shows a constant-g m rail-to-rail input using a zener diode
도 2는 (a) 제너다이오드 (b) 기존의 두 개의 복합 다이오드를 사용한 전자 제너다이오드 (c) 본 발명에서 제안하는 regulated CMOS 인버터를 사용한 전자 제너다이오드FIG. 2 shows (a) a zener diode (b) an electronic zener diode using two conventional composite diodes (c) an electronic zener diode using a regulated CMOS inverter proposed in the present invention
도 3은 전자 제너다이오드의 I-V 특성 비교3 is a comparison of the I-V characteristics of the electron zener diode
도 4는 전자 제너다이오드를 사용한 입력단들의 공통모드 입력전압에 따른 총 트랜스컨덕턴스 특성4 shows total transconductance characteristics according to common mode input voltages of input terminals using electronic zener diodes.
도 5는 본 발명에서 개발한 regulated CMOS 인버터를 사용한 CMOS rail-to-rail 입력단5 is a CMOS rail-to-rail input stage using a regulated CMOS inverter developed in the present invention
도 6은 제안된 입력단의 트랜스컨덕턴스 특성6 shows the transconductance characteristics of the proposed input stage.
도 7은 기존의 입력단과 제안된 입력단의 총 트랜스컨덕턴스 특성 비교7 is a comparison of the total transconductance characteristics of the conventional input stage and the proposed input stage.
도 1의 제너다이오드를 사용한 constant-gmR-R 입력단에서 제너다이오드의 역할은 입력 트랜지스터들의 게이트-소오스(gate-source) 전압의 합을 일정하게 유지시켜 gmT를 일정하게 만드는 것이다. 제너 전압은 NMOS 차동쌍과 PMOS 차동쌍이 동시에 동작할 때 입력 트랜지스터들에 흐르는 전류가 Iref/2가 되도록 선택되어야 한다. 즉,The role of the zener diode at the constant-g m RR input stage using the zener diode of FIG. 1 is to keep g mT constant by keeping the sum of the gate-source voltage of the input transistors constant. The Zener voltage should be chosen so that the current through the input transistors is I ref / 2 when the NMOS differential pair and the PMOS differential pair operate simultaneously. In other words,
여기서과는 드레인 전류가 Iref/2 일 때 PMOS와 NMOS 입력 트랜지스터의 게이트와 소오스간 전압이고, VTn과 VTp는 각각 NMOS와 PMOS의 문턱전압이다. 또한β n 이β p 와 같다는 가정하에β는 다음식으로 주어진다.here and Is the gate-to-source voltage of the PMOS and NMOS input transistors when the drain current is I ref / 2, and V Tn and V Tp are the threshold voltages of the NMOS and PMOS, respectively. Also, on the assumption that β n is equal to β p , β is given by the following equation.
이상적인 제너다이오드인 경우, Vcm이 VDD와 VSS의 중간영역에 있을 때는 입력 트랜지스터들의 게이트-소오스 전압의 합은 Vb-Va=Vzener로 일정하며, 제너다이오드에 흐르는 전류는 3Iref가 된다. 입력 트랜지스터들(M1, M2, M3, M4)에는 Iref/2의 전류가 흘러 gmT는로 일정하게 된다. Vcm이 VDD나 VSS근처인 경우는 Vb-Va<Vzener가 되어 다이오드는 OFF되고, M1, M2또는 M3, M4에 흐르는 전류가 2Iref가 되어 같은 gmT값을 얻게 된다. 문제는 도 2(a)의 이상적인 제너다이오드를 어떻게 구현할 것인가 이다. 기존에 사용된 방법은 Hogervorst가 제안한 도 2(b)처럼 두 개의 복합 다이오드를 사용하는 것이다. 본 발명에서는 도 2(c)의 regulated CMOS 인머터를 사용한 새로운 EZD를 제안하였다.In an ideal zener diode, when V cm is in the middle of V DD and V SS , the sum of the gate-source voltages of the input transistors is constant V b -V a = V zener , and the current flowing in the zener diode is 3I ref Becomes Input transistors (M 1 , M 2 , M 3 , M 4 ) have a current of I ref / 2 and g mT It becomes constant. If V cm is near V DD or V SS , then V b -V a <V zener and the diode is turned off, and the current flowing through M 1 , M 2 or M 3 , M 4 becomes 2I ref , and the same g mT value You get The question is how to implement the ideal zener diode of Fig. 2 (a). The conventional method is to use two composite diodes as shown in Fig. 2 (b) proposed by Hogervorst. In the present invention, a new EZD using the regulated CMOS inductor of FIG.
제너다이오드가 효율적인 gm-control을 하기 위해서는 다이오드 양단의 전압이 제너 전압보다 작아지는 경우 turn-off 특성이 날카로워야 한다. Turn-off 특성이 무딘 경우는 OFF시 제너다이오드에 흐르는 전류에 의해 constant-gm특성이 나빠지게 된다. 도 3의 I-V특성에서 보듯이 새롭게 제안된 EZD가 기존의 EZD에 비해turn-off 특성이 더 좋음을 알 수 있다. gm-control을 사용하지 않는 경우와 도 2의 (b)와 (c)의 EZD를 사용한 입력단의 경우 각각에 대해 Vcm에 따른 gmT의 곡선을 도 4에 나타내었다. gmT의 변화는 두 개의 복합 다이오드를 사용한 경우 24%에서 제안된 regulated CMOS 인버터를 사용한 경우 17%로 향상되었다.In order for zener diodes to have an efficient g m -control, the turn-off characteristic must be sharp when the voltage across the diode is lower than the zener voltage. If the turn-off characteristic is blunt, the constant-g m characteristic is deteriorated by the current flowing in the zener diode when OFF. As shown in the IV characteristic of FIG. 3, the newly proposed EZD has better turn-off characteristics than the existing EZD. The curves of g mT according to V cm are shown in FIG. 4 for the case where g m -control is not used and for the input terminal using EZD of FIGS. 2B and 2C. The change in g mT improved from 24% with two composite diodes to 17% with the proposed regulated CMOS inverter.
새로운 EZD를 사용한 constant-gmR-R 입력단을 도 5에 나타내었다. 여기서 M15, M16, M22, M24는 제안된 regulated CMOS 인버터를 사용한 EZD이고, M20, M8은 안정화 회로이다. M21은 EZD가 ON 되었을 때 불필요한 전류를 처리하는 역할을 하고 M23, M7, M25는 입력단의 올바른 동작을 위한 전류 path 역할을 한다.The constant-g m RR input using the new EZD is shown in FIG. 5. Where M 15 , M 16 , M 22 and M 24 are the EZD using the proposed regulated CMOS inverter and M 20 , M 8 are the stabilization circuits. M 21 handles unnecessary current when EZD is turned on and M 23 , M 7 and M 25 serve as current paths for correct operation of the input stage.
EZD의 M15, M16, M22의 크기는 입력 트랜지스터의 크기와 같고, EZD의 전류원 M24의 크기는 M10의 크기의 1/8이다. 따라서 NMOS 차동쌍과 PMOS 차동쌍이 동시에 동작할 때 M22에 흐르는 전류는 Iref/2가 되며, M22와 M15는 크기가 같고 전류복사회로(current mirror) 역할을 하므로 M15와 M16에 흐르는 전류도 Iref/2로 일정하게 된다. 그러므로 제너다이오드 양단에 걸리는 전압, 즉 입력 트랜지스터의 게이트-소오스 전압의 합은 일정하게 되고, 따라서 NMOS쌍 (M13, M14) 또는 PMOS쌍(M11, M12)에 흐르는 전류는 Iref로 일정하게 된다. M21이 나머지 전류 4Iref-(3/2)Iref=(5/2)Iref를 처리하고, M23과 M7은 각각 M24와 M8의 전류를 처리한다. NMOS차동쌍이나 PMOS 차동쌍만 동작하는 경우 제너다이오드와 M20은 OFF되며, V(40)이 VSS에 가까워져서 M21은 OFF되고 M25는 ON된다. 이때 M25가 M7의 전류를 처리하게 된다.The size of M 15 , M 16 and M 22 of the EZD is equal to that of the input transistor, and the size of the current source M 24 of the EZD is 1/8 of the size of M 10 . Therefore, when the NMOS differential pair and the PMOS differential pair operate simultaneously, the current flowing in M 22 becomes I ref / 2, and since M 22 and M 15 are the same size and act as current mirrors, M 15 and M 16 The current flowing also becomes constant at I ref / 2. Therefore, the voltage across the zener diode, that is, the sum of the gate-source voltages of the input transistors is constant, so that the current flowing through the NMOS pair (M 13 , M 14 ) or the PMOS pair (M 11 , M 12 ) becomes I ref . It becomes constant. M 21 processes the remaining current 4I ref- (3/2) I ref = (5/2) I ref , and M 23 and M 7 process the currents of M 24 and M 8 , respectively. When only NMOS differential pairs or PMOS differential pairs are operating, the zener diodes and M 20 are turned off. V (40) is close to V SS , so M 21 is turned off and M 25 is turned on. At this time, M 25 will process the current of M 7 .
Vcm에 따른 NMOS 입력단의 gmn과 PMOS 입력단의 gmp그리고 총 트랜스컨덕턴스 gmT를 도 6에 나타내었다. Hogervorst가 제안한 도 2(b)의 EZD와 안정화 회로를 사용한 입력단과 비교시, 본 발명에서 제한하는 입력단은 M24, M22, M23의 전류 path에 의해 전력소모가 약간 증가하기는 하나, 도 7에서 보듯이 Vcm에 따른 gmT변화는 약 5% 정도로 Hogervorst 가 제안한 입력단의 gmT변화 8%에 비해 보다 일정한 gmT의 특성을 나타낸다.The g mn of the NMOS input terminal, g mp of the PMOS input terminal and the total transconductance g mT according to V cm are shown in FIG. 6. Compared with the input terminal using the EZD and stabilization circuit of FIG. 2 (b) proposed by Hogervorst, the input terminal limited in the present invention is slightly increased power consumption by the current path of M 24 , M 22 , M 23 , but FIG. As shown in 7 g mT change in V cm represents a more characteristics of certain g mT than about 5% of the g mT change 8% of the proposed input Hogervorst extent.
본 발명에서는 기존의 EZD에 비해 보다 성능이 향상된 새로운 EZD를 개발하였다. Regulated CMOS 인버터로 구현한 EZD를 사용함으로써 기존의 두 개의 복합 다이오드를 사용한 EZD에 비해 제너다이오드 특성이 향상되고, 따라서 gm-control 성능 또한 향상된다. 개발된 입력단은 constant-gm, rail-to-rail 특성이 필요한 모든 증폭회로 특히 저 전압용 증폭회로의 입력단으로 사용될 수 있으며, 증폭회로의 성능을 향상시킬 수 있다.In the present invention, a new EZD with improved performance compared to the existing EZD was developed. Using the EZD implemented with a Regulated CMOS inverter improves the zener diode characteristics compared to the EZD using two conventional composite diodes, thereby improving g m -control performance. The developed input stage can be used as the input stage of all amplifier circuits that require constant-g m and rail-to-rail characteristics, especially low voltage amplifier circuit, and can improve the performance of the amplifier circuit.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000004391A KR20010076061A (en) | 2000-01-24 | 2000-01-24 | A Constant-gm CMOS Rail-to-Rail Input Stage Using a New Electronic Zenor Diode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000004391A KR20010076061A (en) | 2000-01-24 | 2000-01-24 | A Constant-gm CMOS Rail-to-Rail Input Stage Using a New Electronic Zenor Diode |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20010076061A true KR20010076061A (en) | 2001-08-11 |
Family
ID=19642650
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000004391A KR20010076061A (en) | 2000-01-24 | 2000-01-24 | A Constant-gm CMOS Rail-to-Rail Input Stage Using a New Electronic Zenor Diode |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20010076061A (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5208552A (en) * | 1991-02-12 | 1993-05-04 | Sgs-Thomson Microelectronics S.A. | Rail to rail operational transconductance amplifier |
JPH06152275A (en) * | 1992-11-09 | 1994-05-31 | Nec Corp | Differential circuit and differential amplifying circuit |
WO1996034451A2 (en) * | 1995-04-27 | 1996-10-31 | Philips Electronics N.V. | RAIL-TO-RAIL INPUT STAGES WITH gm-CONTROL BY MULTIPLE INPUT PAIRS |
KR970055184A (en) * | 1995-12-07 | 1997-07-31 | 양승택 | Low Voltage CMOS Transconductance Device |
KR19990049827A (en) * | 1997-12-15 | 1999-07-05 | 윤종용 | Transconductance amplifier |
-
2000
- 2000-01-24 KR KR1020000004391A patent/KR20010076061A/en not_active Application Discontinuation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5208552A (en) * | 1991-02-12 | 1993-05-04 | Sgs-Thomson Microelectronics S.A. | Rail to rail operational transconductance amplifier |
JPH06152275A (en) * | 1992-11-09 | 1994-05-31 | Nec Corp | Differential circuit and differential amplifying circuit |
WO1996034451A2 (en) * | 1995-04-27 | 1996-10-31 | Philips Electronics N.V. | RAIL-TO-RAIL INPUT STAGES WITH gm-CONTROL BY MULTIPLE INPUT PAIRS |
KR970055184A (en) * | 1995-12-07 | 1997-07-31 | 양승택 | Low Voltage CMOS Transconductance Device |
KR19990049827A (en) * | 1997-12-15 | 1999-07-05 | 윤종용 | Transconductance amplifier |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100284024B1 (en) | Low Voltage Seamos Op Amp Circuit and Sample and Hold Circuit With It | |
Stockstad et al. | A 0.9-V 0.5-/spl mu/A rail-to-rail CMOS operational amplifier | |
EP0256729B1 (en) | Amplifier circuit | |
EP2652872B1 (en) | Current mirror and high-compliance single-stage amplifier | |
US5631607A (en) | Compact GM-control for CMOS rail-to-rail input stages by regulating the sum of the gate-source voltages constant | |
KR960011407B1 (en) | Cmos of amp | |
US6891433B2 (en) | Low voltage high gain amplifier circuits | |
US4983929A (en) | Cascode current mirror | |
US5999055A (en) | Tunable CMOS Operational Transconductance Amplifier | |
US6133764A (en) | Comparator circuit and method | |
CN110045779B (en) | Voltage selection circuit and method | |
KR100576716B1 (en) | Transconductor circuit of compensating the distortion of output current | |
KR0132646B1 (en) | Voltage to current conversion circuit utilizing mos transistor | |
EP0632582A1 (en) | Operational amplifier and method | |
KR20010076061A (en) | A Constant-gm CMOS Rail-to-Rail Input Stage Using a New Electronic Zenor Diode | |
CN114584082B (en) | Bandwidth adjusting circuit and bandwidth adjusting method of operational amplifier | |
KR100582545B1 (en) | Transconductor circuit of compensating the distortion of output current | |
US6844781B1 (en) | Dual differential-input amplifier having wide input range | |
US20020180527A1 (en) | Input stage of an operational amplifier | |
GB2283382A (en) | An operational amplifier with a high slew rate | |
KR100668455B1 (en) | Variable gain amplifier | |
US20180278221A1 (en) | Differential amplifier circuit | |
JPH1065461A (en) | Differential amplifier circuit | |
US6965256B2 (en) | Current mode output stage circuit with open loop DC offset reduction | |
US6559716B2 (en) | Switchable operational amplifier for switched op-amp applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |