KR20010072986A - 집적 메모리의 장해 메모리 셀을 수리하기 위한 방법 - Google Patents

집적 메모리의 장해 메모리 셀을 수리하기 위한 방법 Download PDF

Info

Publication number
KR20010072986A
KR20010072986A KR1020017002435A KR20017002435A KR20010072986A KR 20010072986 A KR20010072986 A KR 20010072986A KR 1020017002435 A KR1020017002435 A KR 1020017002435A KR 20017002435 A KR20017002435 A KR 20017002435A KR 20010072986 A KR20010072986 A KR 20010072986A
Authority
KR
South Korea
Prior art keywords
redundant
programming
lines
line
rbl
Prior art date
Application number
KR1020017002435A
Other languages
English (en)
Other versions
KR100404016B1 (ko
Inventor
플로리안 샴베르거
헬무트 슈나이더
Original Assignee
추후제출
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 추후제출, 인피니언 테크놀로지스 아게 filed Critical 추후제출
Publication of KR20010072986A publication Critical patent/KR20010072986A/ko
Application granted granted Critical
Publication of KR100404016B1 publication Critical patent/KR100404016B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 집적 메모리의 장해 메모리 셀을 수리하기 위한 방법에 관한 것이다. 메모리 셀(MC)은 차례로 체크되고, 체크된 메모리 셀의 장해 검출 직후에 관련 행 라인(WL) 또는 관련 열 라인(BL)이 리던던트 라인(RWL, RBL) 중 하나의 프로그래밍에 의해 대체된다. 일정한 수의 리던던트 라인의 프로그래밍이 이루어진 후에 다른 장해가 검출되면 리던던트 라인 중 적어도 하나의 프로그래밍이 중단된다. 상기 리던던트 라인(RWL, RBL)이 다른 메모리 셀(MC)의 장해를 수리하기 위해 프로그램된다.

Description

집적 메모리의 장해 메모리 셀을 수리하기 위한 방법 {METHOD FOR REPAIRING FAULTY STORAGE CELLS OF AN INTEGRATED MEMORY}
미국 특허 제 5,410,687호에는 이러한 방법이 공지되어 있다. 거기서는, 행과 열의 교차점에 배치된 개별 메모리 셀이 체크된다. 메모리는 각각의 열 및 각각의 행에 대해 하나의 에러 카운터를 갖는다. 상기 에러 카운터에서 상기 열 또는 행에 대해 검출된 에러가 합산된다. 모든 메모리 셀이 체크된 후에, 에러 카운터에 저장된 정보를 기초로 리던던트 열 라인 및 행 라인에 의해 장해 메모리 셀의 수리가 이루어진다. 그러나, 기술된 방법은 그 실시에 필요한 에러 카운터가 비교적 큰 장소를 필요로 한다는 단점을 갖는다.
미국 특허 제 5,206,583호에는 리던던트 소자의 영구 프로그래밍을 위한 분리 가능한 접속(퓨즈)을 갖는 집적 회로가 공지되어 있다. 상기 집적 회로는 또한 퓨즈에 병렬 접속된 가역 프로그램 가능한 래치 형태의 소자들을 포함하며, 상기 소자들은 리던던트 소자의 가역 프로그래밍을 테스트하기 위해 사용된다.
본 발명은 집적 메모리의 장해 메모리 셀을 수리하기 위한 방법에 관한 것이다.
도 1은 수리 방법의 제 1 실시예의 플로우챠트,
도 2는 도 1의 플로우챠트의 보충 부분,
도 3은 수리 방법의 제 2 실시예의 플로우챠트,
도 4 내지 10은 도 3에 도시된 수리 방법을 실시하기 위한 실시예,
도 11 및 12는 도 1에 도시된 수리 방법을 실시하기 위한 실시예이다.
본 발명의 목적은 필요한 하드웨어 소자가 가급적 적은 장소를 필요로 하는, 집적 메모리의 장해 메모리 셀 수리 방법을 제공하는 것이다.
상기 목적은 청구항 제 1항에 따른 방법에 의해 달성된다. 본 발명의 바람직한 실시예는 청구범위 종속항에 제시된다.
본 발명에 따른 방법은 하기 단계를 포함한다:
- 메모리 셀이 차례로 체크되는 단계,
- 상기 체크되는 메모리 셀의 장해 검출 직후에 관련 행 라인 또는 관련 열 라인이 리던던트 라인 중 하나의 프로그래밍에 의해 대체되는 단계,
- 일정한 수의 리던던트 라인의 프로그래밍이 이루어진 후에, 다른 장해가 검출되면 적어도 하나의 리던던트 라인의 프로그래밍이 중단되는 단계,
- 상기 리던던트 라인이 다른 메모리 셀의 장해를 수리하기 위해 프로그램되는 단계.
열 라인은 예컨대 집적 메모리의 비트 라인이고, 행 라인은 집적 메모리의 워드 라인일 수 있다. 다른 실시예에서는 열 라인이 메모리의 워드 라인이고, 행 라인이 메모리의 비트 라인일 수도 있다.
본 방법은 (전술한 미국 특허 제 5,410,687호에서와는 달리) 체크될 각각의 열 라인 및 행 라인에 대해 에러 카운터가 필요치 않다는 장점을 갖는데, 그 이유는 장해의 검출 직후에 장해가 수리되기 때문이다. 그럼에도 불구하고, 수행될 수리의 최적화를 위해, 이전에 이미 프로그램된 리던던트 라인의 수에 따라 적어도 하나의 리던던트 라인의 프로그래밍이 중단되므로, 후속해서 상기 리던던트 라인에의해 나중에 검출된 장해가 수리될 수 있다.
리던던트 라인의 가역 프로그래밍은 예컨대 미국 특허 제 5,206,583호에 기술된 래치와 같은 가역 프로그램 가능한 소자에 의해 이루어질 수 있다. 본 발명에 따른 수리 방법은 극도로 적은 하드웨어 비용을 특징으로 하므로, 수리될 집적 메모리의 셀프 테스트 및 셀프 수리의 실시에 특히 적합하다. 즉, 수리 방법을 실시하기 위해 필요한 모든 소자가 집적 회로의 구성 부분이거나, 또는 상기 구성 부분과 함께 동일한 집적 회로 상에 배치된다. 다른 한편으로는 본 발명에 따른 방법이 소프트웨어적으로 실시될 수 있거나, 또는 집적 메모리의 외부 테스터에 의해 수행될 수도 있다.
수리 방법의 제 1 실시예에 따라 메모리 셀이 행마다 장해에 대해 체크되고 방금 체크된 메모리 셀의 장해 검출시, 프로그램된 리던던트 열 라인의 수가 한계치를 초과하지 않으면, 관련 열 라인이 리던던트 열 라인으로 대체된다. 상기 한계치를 초과하면, 관련 행 라인에서 검출된 장해로 인해 수행되는 리던던트 열 라인의 모든 프로그래밍이 중단되고, 관련 행 라인이 리던던트 행 라인 중 하나로 대체된다.
이 실시예에서 검출된 장해의 수리는 테스트 방향에 대해 수직으로 이루어진다. 즉, 행마다로 체크되고 먼저 열마다 대체된다. 이미 사용된 리던던트 열 라인의 수가 한계치를 초과할 때야 비로소, 선행 프로그래밍이 적어도 부분적으로 중단된다. 물론, 관련 행 라인에서 검출된 장해로 인해 프로그램 되었던 리던던트 열 라인의 프로그래밍은 취소된다. 후속해서 관련 행 라인이 리던던트 행 라인으로 대체되고, 이전에 체크된 행 라인으로 인해 이루어진 리던던트 열 라인의 프로그래밍이 중단되지 않기 때문에, 리던던트 라인이 충분한 경우에는 설명된 방식으로 메모리 셀의 체크 사이클 동안 검출된 모든 장해가 수리된다.
수리 방법의 상기 실시예의 개선예에 따르면, 프로그램될 리던던트 열 라인의 수에 대한 상기 한계치가 체크 동안 변경된다. 이것은 프로그램되지 않은 리던던트 열 라인의 수에 대한 매칭을 가능하게 한다.
수리 방법의 다른 실시예에 따르면, 메모리 셀이 스타트 어드레스에서부터 시작해서 체크된다. 모든 리던던트 라인이 프로그램된 후에, 다른 장해가 검출되면, 리던던트 라인 중 하나의 프로그래밍이 중단된다. 그리고 나서, 메모리 셀이 스타트 어드레스부터 시작해서 다시 체크된다. 여기서 어드레스에 따라 다른 장해 전에 배치된 장해가 검출되면, 상응하는 리던던트 라인의 프로그래밍의 중단이 취소된다. 즉, 상응하는 리던던트 라인이 그 프로그래밍 중단 전과 동일한 정규 라인의 대체를 위해 프로그램된다. 그리고 나서, 3개의 선행 단계가 다른 리던던트 라인의 프로그래밍 중단과 관련해서 반복된다. 리던던트 라인 중 하나의 프로그래밍 중단 후에 그것에 후속하는 메모리 셀의 체크 동안, 어드레스에 따라 다른 장해 전에 배치된 장해가 검출되지 않으면, 이것은 그 프로그래밍 중단에 의해 릴리스하게 된 리던던트 라인으로 수리된다.
본 발명의 상기 실시예는 이미 다른 리던던트 라인에 의해 제거된 장해만을 수리하는 리던던트 라인의 프로그래밍 중단을 가능하게 한다. 따라서, 관련 리던던트 라인의 프로그래밍 중단 후에 상기 장해가 수리된다.
이하, 본 발명의 실시예를 첨부한 도면을 참고로 구체적으로 설명한다.
도 1에 따라 집적 메모리의 메모리 셀이 차례로 체크된다. 각각 후속하는 메모리 셀을 체크하기 위해, 어드레스가 상응하게 커진다. 새로운 행 라인의 체크를 시작할 때마다 카운터(X)가 제로에 세팅된다. 장해가 검출되면, 카운터(X)는 1씩 증가되며, 카운터(X)의 계수와 한계치(Y)의 비교가 이루어진다. 한계치(Y)는 수리를 위해 실제 행 라인에 프로그램된 최대 열 라인의 수이다. 메모리 셀의 체크는 행마다 이루어지는 반면, 장해의 검출시 수리는 열마다 이루어진다. 장해의 검출시 카운터(X)가 한계치(Y)를 초과하지 않으면, 장해는 리던던트 열 라인에 의해 제거된다. 그러나, 카운터(X)가 한계치(Y)를 초과하면, 실제 행 라인에서 검출된 장해의 수리를 위해 프로그래밍되었던 리던던트 열 라인의 프로그래밍이 중단된다. 그리고 나서, 실제 행 라인이 리던던트 행 라인에 의해 수리된다.
대체될 리던던트 행 라인이 대체 후에 에러 체크되는 것이 특히 바람직하다. 이러한 목적을 위해, 상기 수리 방법에서는 가장 낮은 열 어드레스를 가진, 리던던트 행 라인의 메모리 셀의 체크가 속행된다. 리던던트 행 라인에서 에러가 발결되면, 전술한 바와 같이 먼저 리던던트 열 라인에 대한 수리가 이루어진다. 그것의 수가 허용 한계치를 초과하면, 그것의 프로그래밍이 중단되고 리던던트 행 라인이 다른 리던던트 행 라인으로 대체된다. 리던던트 라인이 그것의 프로그래밍 전에 체크된 다음, 에러가 없는 리던던트 라인만이 수리에 사용되면, 프로그램된 리던던트 행 라인의 메모리 셀의 체크가 생략될 수 있다.
본 발명에 따른 수리 방법의 제 1 실시예가 도 11 및 도 12를 참고로 하기에 설명된다. 도 11의 좌측 부분에는 집적 메모리의 메모리 셀 필드가 도시되고, 도 11의 우측 부분에는 리던던트 라인에 대한 개관이 도시된다. 도 11 및 도 12 및 도 4 내지 도 10은 동일하기 때문에, 이것을 한번만 설명한다. 집적 메모리의 메모리 셀(MC)은 비트 라인(BL)과 워드 라인(WL)의 교차점에 배치된다. 비트 라인(BL)은 0 내지 3의 번호가 매겨져 있고, 워드 라인(WL)은 0 내지 4의 번호가 매겨져 있다. 장해 메모리 셀(MC)은 X로 표시되어 있다. 리던던트 라인으로 이미 수리된 메모리 셀(MC)은 사각형으로 표시되어 있다. 원은 메모리 셀(MC) 중 하나의 실제의, 즉 방금 검출된 장해를 표시한다. 도 11의 우측 부분에는 메모리의 사용될 수 있는 모든 리던던트 라인을 나타내는 표가 도시된다. 도 11 및 12를 참고로 설명되는 실시예에서, 메모리는 2개의 리던던트 워드 라인(RWL0), (RWL1) 및 3개의 리던던트 비트 라인(RBL0), (RBL1), (RBL2)를 갖는다. 표는 상기 리던던트 라인 중 어떤 것이 정규 라인(BL), (WL) 중 하나를 대체하도록 프로그램되었는지를 지시한다. 여기서, 제로는 관련 리던던트 라인이 여전히 프로그램되지 않았다는것을 의미하고, 1은 이미 프로그래밍이 이루어졌다는 것을 의미한다.
도 11의 좌측 부분에는 어떤 방식으로 장해 메모리 셀(MC)이 수리되었는지가 나타난다. 메모리 셀 필드의 우측에는 정규 비트 라인(BL)을 대체하기 위해 프로그램된 리던던트 비트 라인(RBLi)이 도시되고, 메모리 셀 필드의 하부에는 정규 워드 라인의 대체를 위해 프로그램된 리던던트 워드 라인(RWLi)이 도시된다. 본 경우에는 도 11에 도시된 상태 전에 이미 메모리 셀(MC)이 메모리 셀 어드레스 0,0(즉, 워드 라인 WLO 및 비트 라인 BLO)로부터 워드 라인(WL)의 방향으로 순차적으로 체크되었다. 메모리 셀 0.0은 장해를 갖지 않았다. 그리고 나서, 메모리 셀 0,1(워드 라인 WL0, 비트 라인 BL1)이 체크되었다. 장해가 검출되었다. 상기 장해는 비트 라인(1)이 리던던트 비트 라인(RBL0)로 대체됨으로써 수리되었다. 그리고 나서, 메모리 셀이 계속 체크되었다. 다음 워드 라인(WL1)의 시작시 에러 카운터(X)가 0에 리셋되었다. 워드 라인(WL1)상의 장해 메모리 셀 1,0은 리던던트 비트 라인(RBL1)에 의해 수리되었고 에러 카운트(X)는 값 1로 증가되었다. 비트 라인(BL1)이 리던던트 비트 라인(RBL0)로 이미 대체되었기 때문에, 다음에 검출되는 에러는 어드레스 1,2를 가진 에러이다. 상기 에러는 리던던트 비트 라인(RBL2)에 의해 수리된다. 에러 카운터(X)는 2로 증가된다. 다음에는 메모리 셀 1,3의 장해가 검출된다. 상기 상태는 도 11에 도시된다. 상기 장해는 리던던트 비트 라인에 의해 수리되지 않는데, 그 이유는 에러 카운터(X)가 3으로 증가됨으로써, 값 2의 한계치(Y)를 초과하기 때문이다. 그 결과, 실제 워드 라인(WL1)에서 검출된 어드레스 1.0 및 1.2에서의 장해로 인해 검출되었던 리던던트 비트 라인(RBL1) 및(RBL2)의 프로그래밍이 중단된다. 이에 반해, 정규 비트 라인(BL1)을 대체하는 리던던트 비트 라인(RBL0)의 프로그래밍은 중단되지 않는데, 그 이유는 실제 워드 라인(WL1)에서 검출된 장해로 인해 프로그래밍이 이루어지지 않았기 때문이다. 그것의 프로그래밍은 워드 라인(WL0)에서 검출된 어드레스 0.1를 가진 장해에 의해 이루어졌다. 그리고 나서, 정규 워드 라인(WL1)이 리던던트 워드 라인(RWL0)으로 대체된다.
도 12는 집적 메모리의 상기 상태를 나타낸다. 한계치(Y)는 값 2로 정해지는데, 그 이유는 리던던트 비트 라인(RBLi) 중 2개가 프로그래밍에 사용될 수 있기 때문이다. 이것은 리던던트 비트 라인(RBL1) 및 (RBL2)이고, 그것의 프로그래밍은 전술한 바와 같이 중단되었다. 메모리 셀이 계속 체크되므로, 다음에는 어드레스 3,0을 가진 장해가 검출된다. 이것은 다시 리던던트 비트 라인(RBLi)에 의해 수리된다. 수리 방법은 유사한 방식으로 속행되며, 카운터(X)의 계수가 한계치(Y)를 초과할 때마다 리던던트 비트 라인의 프로그래밍이 중단된다.
이용될 수 있는, 즉 여전히 프로그램되지 않은 리던던트 비트 라인(RBLi)의 수가 변경되면, 다음 워드 라인(WLi)의 체크를 시작할 때 한계치(Y)가 새로이 결정된다. 도 2는 도 1의 플로우챠트의 A 및 B로 표시된 부분에 대한 보충 부분을 나타낸다. 그것에 따라 이미 프로그램된 리던던트 열 라인의 수가 값 2을 초과하면, 한계치(Y)가 조정된다. 이 경우, 비교적 적은 수의 리던던트 열 라인만이 프로그래밍에 이용될 수 있으므로, 한계치(Y)가 값(Y')으로 감소되어야 한다.
도 3은 본 발명에 따른 수리 방법의 제 2 실시예에 대한 플로우챠트를 도시한다. 메모리 셀은 어드레스 ADR=0에서부터 순차적으로 체크된다. 에러가 검출되지 않으면, 어드레스가 계속 증분된다. 마지막 어드레스에 도달되었고 장해가 수리될 수 없는 것으로 남아있지 않으면, 집적 회로는 수리된 것으로 간주되고 수리 과정이 종료된다. 장해 메모리 셀이 검출되었으면, 리던던트 라인이 프로그래밍에 이용되는 동안, 관련 행 라인 또는 관련 열 라인을 상응하는 리던던트 라인으로 대체함으로써 장해가 수리된다. 그러나, 이미 모든 리던던트 라인이 프로그램되었으면, 리던던트 라인 중 하나의 프로그래밍이 중단됨으로써, 다시 원래의, 정규 열 라인 또는 행 라인이 어드레싱된다. 그리고 나서, 모든 메모리 셀이 스타트 어드레스 ADR=0에서부터 시작해서 다시 순차적으로 체크된다. 어드레스에 따라 마지막으로 검출된 장해 전에 놓인 장해가 검출되지 않으면, 프로그래밍이 중단되었던 리던던트 라인에 의해 수리된 장해가 다른 리던던트 라인에 의해서도 (즉, 다중으로) 수리되었다는 것이 확인된다. 따라서, 릴리스된 리던던트 라인이 마지막으로 검출된 장해의 수리를 위해 사용될 수 있다. 그러나, 마지막으로 검출된 장해의 어드레스 보다 낮은 어드레스를 가진 장해가 검출되면, 관련 리던던트 라인의 프로그래밍의 중단이 취소된다. 즉, 관련 리던던트 라인이 그 프로그래밍이 중단되기 전과 똑같이 다시 프로그램된다. 상기 리던던트 라인은 실제 장해의 보수를 위해 사용될 수 없다. 그 대신에 다른 리던던트 라인의 프로그래밍이 중단되고 셀이 다시 체크된다. 이 프로세스는 리던던트 라인 중 하나의 프로그램의 중단이 성공할 때까지 또는 모든 리던던트 라인의 프로그래밍이 차례로 중단될 때까지, 실제 장해가 수리되지 않으면서 반복된다. 후자의 경우에는 칩이 에러를 가진 것으로 표시되고수리 프로세스가 종료된다.
하기에는 도 4 내지 10을 참고로 도 3에 도시된 수리 프로세스의 구체적인 실시예가 설명된다. 이 실시예에서, 집적 메모리는 2개의 리던던트 워드 라인(RWL0), (RWL1) 및 2개의 리던던트 비트 라인(RBL0), (RBL1)을 갖는다. 장해 메모리 셀(MC)는 메모리 셀 필드에 X로 표시된다. 원은 실제로 검출된 장해를 나타낸다. 이 실시예에서, 검출된 장해의 수리는 도면 우측의 표에 도시된 순서로 리던던트 라인을 프로그래밍함으로써 이루어진다. 따라서, 어드레스 0,1(워드 라인 WL0, 비트 라인 BL1)을 가진 제 1 장해의 수리를 위해, 리던던트 워드 라인(RWL0)이 사용된다. 포인터(P)는 다음에 사용될 리던던트 라인을 가리킨다.
도 5는 워드 라인(WL0)이 어드레스에 따라 리던던트 워드 라인(RWL0)으로 대체된 후, 집적 메모리를 나타낸다. 리던던트 워드 라인(RWL0)의 프로그래밍은 표에 1로 표시된다. 포인터(P)는 다음에 프로그램되는 리던던트 라인(RWL1)을 가리킨다. 메모리 셀의 체크는 순차적으로 속행되고 다음 것으로 메모리 셀 1,0의 장해가 검출된다. 도 6에 따라 상기 장해는 리던던트 워드 라인(RWL1)의 프로그래밍에 의해 수리된다. 워드 라인(WL1)의 다른 장해도 체크될 필요 없이 자동으로 수리된다. 이 경우, 프로그램된 리던던트 라인은 에러가 없는 것으로 가정된다. 이것은 그 프로그래밍 전에 수행된 체크에 의해 확인될 수 있다. 에러가 없는 것으로 확인된 리던던트 라인만이 수리를 위해 사용된다.
다음 워드 라인(WL2)이 장해를 갖지 않기 때문에, 다음에 검출되는 장해는 어드레스 3,0을 가진 장해이다. 포인터(P)가 제 3 리던던트 라인(RBL0)을 가리키므로, 실제 장해는 리던던트 비트 라인(RBL0)으로 대체된다. 이것은 도 7에 도시된다. 도 8에 따라, 어드레스 3,1를 가진 다음 장해가 리던던트 비트 라인(RBL1)으로 대체된다.
다음에 검출되는 어드레스 3,3을 가진 장해는 더 이상 수리될 수 없는데, 그 이유는 이미 모든 리던던트 라인이 프로그램되었고 포인터(P)가 다시 제 1 리던던트 라인(RWL0)을 가리키기 때문이다. 이 실시예에서, 포인터(P)가 가리키는 리던던트 라인(이것은 최초에 프로그램된 리던던트 라인(RBL0)임)의 프로그래밍은 중단된다. 리던던트 워드 라인(RWL0)에 의해 지금까지 수리된 장해가 어드레스 0,1을 가진 장해이기 때문에, 그리고 상기 장해가 리던던트 비트 라인(RBL1)의 프로그래밍에 의해서도 제거되었기 때문에, 후속하는 모든 메모리 셀의 체크시 어드레스에 따라 어드레스 3,3을 가진 실제 장해 앞에 배치된 장해가 검출되지 않는다. 따라서, 그 프로그래밍의 중단에 의해 릴리스된 리던던트 워드 라인(RWL0)이 메모리 셀 3,3의 장해를 수리하기 위해 사용된다. 이러한 상태가 도 9에 도시된다. 포인터(P)는 다음 리던던트 라인으로 나아간다. 메모리 체크는 여전히 체크되지 않은 메모리 셀(MC)에 대해 속행되며, 어드레스 4,2를 가진 장해가 검출된다. 후속해서 포인터(P)가 가리키는 리던던트 워드 라인(RWL1)의 프로그래밍이 취소된다. 메모리 셀이 어드레스 0.0에서부터 시작해서 다시 체크된다. 어드레스 1,2를 가진 장해가 첫 번째로 검출된다. 그 어드레스는 실제 장해의 어드레스 4,2보다 작다. 따라서, 리던던트 워드 라인(RWL1)의 프로그래밍 중단이 취소된다.
포인터는 다음 리던던트 라인(RBL0)으로 나아간다(도 10). 어드레스 4,2를가진 실제 장해가 여전히 수리되지 않았기 때문에, 상기 리던던트 라인(RBL0)의 프로그래밍이 중단된다. 메모리 셀은 스타트 어드레스 0,0에서부터 시작해서 다시 체크된다. 어드레스 4,2를 가진 실제 장해 전에 놓인 장해가 검출되지 않는다. 그 이유는 어드레스 1,0 및 3,0를 가진 장해가 리던던트 워드 라인(RBL1) 및 (RWL0)에 의해 이미 수리되었기 때문이다. 따라서, 릴리스된 리던던트 비트 라인(RBL0)이 실제 장해의 수리를 위해 프로그램될 수 있다. 이러한 상태는 도 10에 도시된다. 포인터(P)는 다음에 프로그램된 리던던트 라인(RBL1)으로 나아간다. 마지막으로 장해를 갖지 않은 어드레스 4,3의 메모리 셀이 체크된다. 따라서, 수리 프로세스가 완전히 수리된 집적 메모리에 의해 종료된다.

Claims (5)

  1. 리던던트 행 라인(RWL) 및 리던던트 열 라인(RBL)의 가역 프로그래밍에 의해, 행 라인(WL)과 열 라인(BL)의 교차점에 배치된 집적 메모리의 장해 메모리 셀(MC)을 수리하기 위한 방법에 있어서,
    - 상기 메모리 셀(MC)이 차례로 체크되는 단계,
    - 상기 체크되는 메모리 셀의 장해 검출 직후에, 관련 행 라인(WL) 또는 관련 열 라인(BL)이 리던던트 라인(RWL, RBL) 중 하나의 프로그래밍에 의해 대체되는 단계,
    - 일정한 수의 리던던트 라인(RWL, RBL)의 프로그래밍이 이루어진 후에, 다른 장해가 검출되면 적어도 하나의 리던던트 라인의 프로그래밍이 중단되는 단계,
    - 상기 리던던트 라인(RWL, RBL)이 다른 메모리 셀(MC)의 장해를 수리하기 위해 프로그램되는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1항에 있어서,
    - 상기 메모리 셀(MC)이 행마다 장해에 대해 체크되는 단계,
    - 방금 체크된 메모리 셀(MC)의 장해 검출시, 프로그램된 리던던트 열 라인(RBL)의 수가 한계치(Y)를 초과하지 않으면, 관련 열 라인(BL)이 리던던트 열 라인(RBL) 중 하나로 대체되는 단계,
    - 상기 한계치(Y)를 초과하면, 관련 행 라인(WL)에서 검출된 장해로 인해 수행되는 리던던트 열 라인(RBL)의 모든 프로그래밍이 중단되는 단계,
    - 관련 행 라인(WL)이 리던던트 행 라인(RWL) 중 하나로 대체되는 단계를 포함하는 것을 특징으로 하는 방법.
  3. 제 2항에 있어서,
    상기 한계치(Y)가 체크 동안 변동되는 것을 특징으로 하는 방법.
  4. 제 1항에 있어서,
    - 상기 메모리 셀(MC)이 스타트 어드레스에서부터 시작해서 체크되는 단계,
    - 모든 리던던트 라인(RWL, RBL)이 프로그램된 후에, 다른 장해가 검출되면, 리던던트 라인 중 하나의 프로그래밍이 중단되는 단계,
    - 상기 메모리 셀(MC)이 후속해서 스타트 어드레스에서부터 시작해서 다시 체크되는 단계,
    - 어드레스에 따라 상기 다른 장해 전에 배치된 장래가 검출되면, 상응하는 리던던트 라인(RWL, RBL)의 프로그래밍 중단이 취소되는 단계,
    - 후속해서 3개의 선행 단계가 다른 리던던트 라인(RWL, RBL)의 프로그래밍 중단과 관련해서 반복되는 단계,
    -상기 리던던트 라인(RWL, RBL) 중 하나의 프로그래밍 중단 후에 그것에 후속하는 메모리 셀(MC)의 체크 동안, 어드레스에 따라 상기 다른 장해 전에 배치된 장해가 검출되지 않으면, 상기 다른 장해가 그것의 프로그래밍의 중단에 의해 릴리스된 리던던트 라인에 의해 수리되는 단계를 포함하는 것을 특징으로 하는 방법.
  5. 제 4항에 있어서,
    상기 다른 장해의 검출 후 차례로 수행되는 모든 리던던트 라인(RBL, RWL)의 프로그래밍 중단이 지금까지 검출된 모든 장해의 수리를 불가능하게 하면, 메모리는 수리 불가능한 것으로 표시되는 것을 특징으로 하는 방법.
KR10-2001-7002435A 1998-08-26 1999-08-17 집적 메모리의 결함 메모리 셀을 수리하기 위한 방법 KR100404016B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19838861.6 1998-08-26
DE19838861A DE19838861A1 (de) 1998-08-26 1998-08-26 Verfahren zur Reparatur von defekten Speicherzellen eines integrierten Speichers

Publications (2)

Publication Number Publication Date
KR20010072986A true KR20010072986A (ko) 2001-07-31
KR100404016B1 KR100404016B1 (ko) 2003-11-05

Family

ID=7878822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7002435A KR100404016B1 (ko) 1998-08-26 1999-08-17 집적 메모리의 결함 메모리 셀을 수리하기 위한 방법

Country Status (7)

Country Link
US (1) US6418069B2 (ko)
EP (1) EP1105802B1 (ko)
JP (1) JP3734709B2 (ko)
KR (1) KR100404016B1 (ko)
DE (2) DE19838861A1 (ko)
TW (1) TW440855B (ko)
WO (1) WO2000013087A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19901206C2 (de) 1999-01-14 2003-02-06 Infineon Technologies Ag Verfahren zur Reparatur von defekten Speicherzellen eines integrierten Halbleiterspeichers
US20020133769A1 (en) * 2001-03-15 2002-09-19 Cowles Timothy B. Circuit and method for test and repair
US6904552B2 (en) * 2001-03-15 2005-06-07 Micron Technolgy, Inc. Circuit and method for test and repair
JP2002343098A (ja) * 2001-05-18 2002-11-29 Mitsubishi Electric Corp 半導体記憶装置の試験方法
US6968479B2 (en) * 2002-03-06 2005-11-22 Hewlett-Packard Development Company, L.P. Verifying data in a data storage device
US7509543B2 (en) * 2003-06-17 2009-03-24 Micron Technology, Inc. Circuit and method for error test, recordation, and repair
JP2006185569A (ja) * 2004-12-01 2006-07-13 Toshiba Corp 半導体記憶装置
JP2006228330A (ja) * 2005-02-17 2006-08-31 Toshiba Corp 半導体記憶装置
US7260004B2 (en) * 2006-01-12 2007-08-21 International Busniess Machines Corporation Method and apparatus for increasing yield in a memory circuit
WO2008133680A1 (en) * 2007-04-26 2008-11-06 Agere Systems Inc. Embedded memory repair on the basis of fuse burn state machine and a fus download state machine
JP4877396B2 (ja) * 2010-01-20 2012-02-15 日本電気株式会社 メモリ障害処理システム、および、メモリ障害処理方法
US11217286B2 (en) 2016-06-27 2022-01-04 SK Hynix Inc. Semiconductor memory device with power down operation
US10181346B2 (en) 2016-08-02 2019-01-15 SK Hynix Inc. Semiconductor devices and operations thereof
US11133042B2 (en) 2016-06-27 2021-09-28 SK Hynix Inc. Semiconductor memory system and semiconductor memory device, which can be remotely initialized
KR102592359B1 (ko) 2016-06-27 2023-10-20 에스케이하이닉스 주식회사 반도체장치
US10147471B2 (en) * 2016-08-02 2018-12-04 SK Hynix Inc. Semiconductor devices and semiconductor systems
US10157097B2 (en) * 2016-08-11 2018-12-18 SK Hynix Inc. Redundant bytes utilization in error correction code
US11682471B2 (en) 2020-05-28 2023-06-20 International Business Machines Corporation Dual damascene crossbar array for disabling a defective resistive switching device in the array

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4586178A (en) * 1983-10-06 1986-04-29 Eaton Corporation High speed redundancy processor
JP2842923B2 (ja) * 1990-03-19 1999-01-06 株式会社アドバンテスト 半導体メモリ試験装置
US5206583A (en) * 1991-08-20 1993-04-27 International Business Machines Corporation Latch assisted fuse testing for customized integrated circuits
US6026505A (en) * 1991-10-16 2000-02-15 International Business Machines Corporation Method and apparatus for real time two dimensional redundancy allocation
FR2699301B1 (fr) * 1992-12-16 1995-02-10 Sgs Thomson Microelectronics Procédé de traitement d'éléments défectueux dans une mémoire.
JP3774500B2 (ja) * 1995-05-12 2006-05-17 株式会社ルネサステクノロジ 半導体記憶装置
JPH1064294A (ja) * 1996-08-20 1998-03-06 Advantest Corp メモリデバイスの不良救済解析方法
DE19725581C2 (de) 1997-06-17 2000-06-08 Siemens Ag Verfahren zur Funktionsüberprüfung von Speicherzellen eines integrierten Speichers

Also Published As

Publication number Publication date
WO2000013087A1 (de) 2000-03-09
TW440855B (en) 2001-06-16
EP1105802A1 (de) 2001-06-13
DE19838861A1 (de) 2000-03-02
US20010017806A1 (en) 2001-08-30
JP3734709B2 (ja) 2006-01-11
KR100404016B1 (ko) 2003-11-05
DE59901516D1 (de) 2002-06-27
EP1105802B1 (de) 2002-05-22
US6418069B2 (en) 2002-07-09
JP2002523856A (ja) 2002-07-30

Similar Documents

Publication Publication Date Title
KR100404016B1 (ko) 집적 메모리의 결함 메모리 셀을 수리하기 위한 방법
US7404113B2 (en) Flexible row redundancy system
US6259637B1 (en) Method and apparatus for built-in self-repair of memory storage arrays
US6404683B1 (en) Nonvolatile semiconductor memory device and test method with memory-assisted roll call
KR100395031B1 (ko) 리던던트의 메모리 셀 유닛을 포함하는 집적 반도체 메모리
US7490274B2 (en) Method and apparatus for masking known fails during memory tests readouts
DE10110469A1 (de) Integrierter Speicher und Verfahren zum Testen und Reparieren desselben
KR100959848B1 (ko) 반도체 메모리 및 테스트 시스템
JP4504558B2 (ja) 半導体集積メモリ
WO2008154290A1 (en) Memory repair system and method
US8015457B2 (en) Redundancy circuit and semiconductor memory device
DE102004028340A1 (de) Verringern von Speicherausfällen in integrierten Schaltungen
US7596728B2 (en) Built-in self repair circuit for a multi-port memory and method thereof
US6178124B1 (en) Integrated memory having a self-repair function
US6112321A (en) Nonvolatile semiconductor storage device
US6158016A (en) Method for the processing of defective elements in a memory
KR20000077319A (ko) 반도체 메모리를 테스트하기 위한 방법 및 테스트디바이스를 가진 반도체 메모리
US20080175079A1 (en) Test scheme for fuse circuit
US6091650A (en) Redundancy for low remanence memory cells
US20050091563A1 (en) On chip diagnosis block with mixed redundancy
TWI724937B (zh) 記憶體測試電路
DE60306290T2 (de) Interface zum Durchbrennen von Schmelzsicherungen für ein Speicherchip
JP2000339988A (ja) 記憶装置の状態を検査する回路装置
US6525974B2 (en) Integrated memory with redundancy
CN114203244A (zh) 存储器测试电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080924

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee