KR20010066808A - method for fabricating liquid crystal display device - Google Patents
method for fabricating liquid crystal display device Download PDFInfo
- Publication number
- KR20010066808A KR20010066808A KR1020000029104A KR20000029104A KR20010066808A KR 20010066808 A KR20010066808 A KR 20010066808A KR 1020000029104 A KR1020000029104 A KR 1020000029104A KR 20000029104 A KR20000029104 A KR 20000029104A KR 20010066808 A KR20010066808 A KR 20010066808A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- signal transmission
- wiring
- gate signal
- pads
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 50
- 230000008054 signal transmission Effects 0.000 claims abstract description 78
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 239000000565 sealant Substances 0.000 claims abstract description 6
- 230000008439 repair process Effects 0.000 claims description 54
- 239000007788 liquid Substances 0.000 abstract 1
- 238000007789 sealing Methods 0.000 abstract 1
- 238000005520 cutting process Methods 0.000 description 16
- 230000007547 defect Effects 0.000 description 15
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000003466 welding Methods 0.000 description 4
- RIMXLXBUOQMDHV-UHFFFAOYSA-N 1,2-dichloro-4-(2-chlorophenyl)benzene Chemical compound C1=C(Cl)C(Cl)=CC=C1C1=CC=CC=C1Cl RIMXLXBUOQMDHV-UHFFFAOYSA-N 0.000 description 3
- VAHKBZSAUKPEOV-UHFFFAOYSA-N 1,4-dichloro-2-(4-chlorophenyl)benzene Chemical compound C1=CC(Cl)=CC=C1C1=CC(Cl)=CC=C1Cl VAHKBZSAUKPEOV-UHFFFAOYSA-N 0.000 description 3
- 229920006254 polymer film Polymers 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- WDLTVNWWEZJMPF-UHFFFAOYSA-N 1,2,3,5-tetrachloro-4-(2,3-dichlorophenyl)benzene Chemical compound ClC1=CC=CC(C=2C(=C(Cl)C(Cl)=CC=2Cl)Cl)=C1Cl WDLTVNWWEZJMPF-UHFFFAOYSA-N 0.000 description 1
- AJKLKINFZLWHQE-UHFFFAOYSA-N 2,2',3,3',5,5'-hexachlorobiphenyl Chemical compound ClC1=CC(Cl)=C(Cl)C(C=2C(=C(Cl)C=C(Cl)C=2)Cl)=C1 AJKLKINFZLWHQE-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
본 발명은 액정표시장치에 관한 것이며, 특히 상기 액정표시장치의 액정패널에 연결되는 소스 프린트 회로기판과 게이트 프린트 회로기판 사이를 연결하여 신호를 전송하는 터미널배선인 게이트신호 전송배선에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a gate signal transmission wiring, which is a terminal wiring for transmitting signals by connecting between a source printed circuit board and a gate printed circuit board connected to a liquid crystal panel of the liquid crystal display.
일반적으로, 액정표시장치는 투명한 상부기판과 하부기판을 포함하고, 상기 상부기판과 하부기판 사이에 주입되는 액정(liquid crystal(LC))을 포함한다.In general, the liquid crystal display includes a transparent upper substrate and a lower substrate, and includes a liquid crystal (LC) injected between the upper substrate and the lower substrate.
액티브매트릭스형 액정표시장치(AMLCD)일 경우, 상기 하부기판에는 다수의 화소에 대응하는 다수의 스위칭소자가 매트릭스 형태로 형성된다.In the case of an active matrix liquid crystal display (AMLCD), a plurality of switching elements corresponding to a plurality of pixels are formed in a matrix on the lower substrate.
상기 스위칭소자는 소스전극과 드레인전극과 게이트전극으로 구성되는 박막트랜지스터를 예로 들 수 있다.For example, the switching device may include a thin film transistor including a source electrode, a drain electrode, and a gate electrode.
이 때, 상기 게이트전극에 주사신호(scanning signal)를 전달하는 게이트배선과 상기 소스전극에 데이터신호를 전달하기 위한 데이터배선이 구성되며, 상기 게이트배선과 데이터배선은 절연막을 사이에 두고 서로 교차되어 형성된다.In this case, a gate wiring for transmitting a scanning signal to the gate electrode and a data wiring for transmitting a data signal to the source electrode are configured, and the gate wiring and the data wiring cross each other with an insulating film interposed therebetween. Is formed.
또한, 상기 각 화소마다 상기 드레인전극과 접촉하는 화소전극이 형성되어 있다.In addition, a pixel electrode in contact with the drain electrode is formed for each pixel.
한편, 상부기판에는 투명한 도전성금속을 증착하여 공통전극(common electrode)을 형성한다.In the meantime, a transparent conductive metal is deposited on the upper substrate to form a common electrode.
이때, 상기 액정표시장치가 컬러표시수단일 경우에는, 상기 상부기판 상에 컬러필터(color filter)를 부착한 후, 상기 컬러필터 상에 공통전극을 형성한다.In this case, when the liquid crystal display device is a color display unit, a color filter is attached on the upper substrate, and then a common electrode is formed on the color filter.
전술한 바와 같이 구성된 하부기판과 상부기판은 접착제(sealant)에 의해 서로 부착되고 액정(LC : liquid crystal)이 주입되어 액정패널을 구성하게 된다.The lower substrate and the upper substrate configured as described above are attached to each other by an adhesive and a liquid crystal (LC) is injected to form a liquid crystal panel.
이와 같이 제작되는 액정표시장치는 상기 게이트전극에 인가되는 주사신호의 제어로 상기 데이터배선을 통해 액정으로 신호전압이 전달되며, 이와 같은 가변적인 데이터전압은 액정의 분극상태를 단계적으로 바꾸기 때문에 액정표시장치에서의 그레이레벨(grey level)을 다양하게 표현할 수 있다.In the liquid crystal display device manufactured as described above, a signal voltage is transmitted to the liquid crystal through the data wiring under the control of the scan signal applied to the gate electrode, and the variable data voltage changes the polarization state of the liquid crystal in stages. It is possible to express various levels of gray in the device.
액정표시장치는 상기 액정패널의 하부기판에 형성된 각 배선에 신호를 인가하는 수단이 되는 구동 IC를 다양한 방식으로 탑재하게 되며, 이러한 기술은 다양하게 구사될 수 있다.The liquid crystal display device mounts a driving IC which serves as a means for applying a signal to each of the wirings formed on the lower substrate of the liquid crystal panel, and various techniques can be used.
예를 들면, COB(chip on board), COG(chip on glass), TCP(tape carrier package)등의 방법이 있다.For example, there are methods such as chip on board (COB), chip on glass (COG), and tape carrier package (TCP).
상기 COB(chip on board)방법은 세그먼트(segment)방식의 액정표시장치 또는 낮은 해상도를 가지는 액정패널의 경우에 해당하며, 리드(lead)의 수가 적기 때문에 구동IC가 프린트 회로기판(printed circuit board)위에 있고, 상기 프린트 회로기판의 리드를 상기 액정패널과 소정의 방법으로 연결하는 방식이다.The chip on board (COB) method corresponds to a segment type liquid crystal display device or a liquid crystal panel having a low resolution, and the driving IC is a printed circuit board because the number of leads is small. Above, the lead of the printed circuit board is connected to the liquid crystal panel by a predetermined method.
그러나, 상기 액정표시장치가 고해상도가 되어가면서 엄청난 수의 리드를 갖는 구동IC를 상기 프린트 회로기판에 장착하기가 용이하지 않게 되었다.However, as the liquid crystal display becomes higher resolution, it is not easy to mount a driving IC having a large number of leads on the printed circuit board.
또 다른 방식인 상기 COG방식은 칩온 글라스 방식으로 칩을 패널 상에 집적 실장함으로써 접속안정이 우수하고 접속단자의 부가가 없어 미세 피치의 실장을 할 수 있다.The COG method, which is another method, is a chip-on-glass method, in which chips are integrated on a panel, so that connection stability is excellent and there is no addition of connection terminals, thereby enabling fine pitch mounting.
상기 칩온 글라스 방식은 프린트 회로기판 대신 다층 플렉시블 프린트 회로기판(flexible print circuit board)이 패널에 ACF로 접촉되어 IC에 입력신호를 주게 된다.In the chip-on-glass method, a multilayer flexible print circuit board instead of a printed circuit board contacts the panel with ACF to give an input signal to the IC.
상기 칩온 글라스 방식의 가장 큰 장점은 비용절감과 신뢰성이 향상된다는 것이다.The biggest advantage of the chip-on glass method is that cost reduction and reliability are improved.
반면 불량에 대한 수리가 어렵고 칩온 글라스방식에 의한 IC 실장을 위한 패드 영역 때문에 패널의 크기가 커지는 문제점이 있다.On the other hand, there is a problem in that the size of the panel becomes large due to difficulty in repairing defects and a pad area for IC mounting by a chip-on glass method.
또 다른 방식인 테이프 캐리어 패키지(tape carrier package)의 경우는 고분자 필름 위에 구동 IC칩을 실장하는 패키지다.Another type of tape carrier package is a package in which a driving IC chip is mounted on a polymer film.
이 기술은 LCD뿐 아니라 휴대용 전화기등 경박단소의 패캐지가 필요한 제품에서 많이 사용되는 방법이다.This technology is widely used in products that require light and small package, such as LCD and portable phones.
도 1은 일반적인 테이프 캐리어 패키지가 실장된 액정표시장치의 일부를 도시한 단면도이다.1 is a cross-sectional view illustrating a part of a liquid crystal display device in which a typical tape carrier package is mounted.
도시한 바와 같이, 상기 테이프캐리어 패키지구조는 구동 IC(17)를 고분자 필름(19)위에 실장하고, 상기 구동 IC칩이 실장된 고분자필름을 상부기판(13)과 하부기판(11)이 합착된 액정패널의 하부기판과 프린트 회로기판(20)에 걸쳐 이방성 도전막(ACF : Anisotropic Conductive Film)(18)으로 부착하여 제작한다.As shown in the drawing, the tape carrier package structure includes a drive IC 17 mounted on a polymer film 19, and a polymer film on which the drive IC chip is mounted is bonded to an upper substrate 13 and a lower substrate 11. The lower substrate of the liquid crystal panel and the printed circuit board 20 are attached to each other by an anisotropic conductive film (ACF) 18.
이러한 구성을 갖는 테이프캐리어 패케이지는 어레이기판의 데이터배선(미도시)의 일측 또는 양측과, 게이트배선(미도시)의 일측 또는 양측에서 신호를 인가하여 패널을 구동한다. (본 명세서는 각 구동회로를 부착하는 방식을 전술한 TCP 방식을 예로들어 설명하도록 한다.)The tape carrier package having such a configuration drives the panel by applying signals from one side or both sides of the data wiring (not shown) and one side or both sides of the gate wiring (not shown) of the array substrate. (In this specification, the method of attaching each driving circuit will be described using the above-described TCP method as an example.)
도 2는 TCP방식을 사용하여 구동IC를 실장한 액정표시장치의 개략적인 평면도이다.2 is a schematic plan view of a liquid crystal display device in which a driving IC is mounted using a TCP method.
도시한 바와 같이, 액정표시장치(24)는 상기 게이트배선(22)과 상기 데이터배선(28)이 서로 교차하여 구성된 하부기판(23)과, 상기 하부기판과 합착되어 액정패널을 구성하는 상부기판(25)과, 상기 데이터배선(28)의 일측에 위치하고 상기 데이터배선(28)과 연결되어 상기 데이터배선에 신호를 인가하는 소스 구동IC칩이 실장된 소스TCP(27)와, 상기 게이트배선의 일측에 위치하고 상기 게이트배선과 연결되어 상기 게이트배선(22)에 주사신호를 전달하는 게이트 구동IC칩이 실장된 게이트 TCP(29)를 포함한다.As shown in the drawing, the liquid crystal display device 24 includes a lower substrate 23 formed by crossing the gate wiring 22 and the data wiring 28 with each other, and an upper substrate bonded to the lower substrate to form a liquid crystal panel. A source TCP 27 mounted on one side of the data line 28 and mounted with a source driving IC chip connected to the data line 28 to apply a signal to the data line; And a gate TCP 29 disposed at one side and mounted with a gate driving IC chip connected to the gate wiring to transfer a scan signal to the gate wiring 22.
또한, 상기 소스 TCP(27)에 연결되어 외부의 제어신호를 전달하는 매개수단인 소스 프린트 회로기판(source printed circuit board : 이하 "소스 PCB"라 칭함)(31)과, 상기 게이트 TCP(29)에 연결된 게이트 프린트 회로기판(gate printed circuit board : 이하 "게이트 PCB"라 칭함)(33)을 포함한다.In addition, a source printed circuit board 31, which is connected to the source TCP 27 and transmits an external control signal, is referred to as a "source PCB" 31, and the gate TCP 29 A gate printed circuit board (hereinafter referred to as a "gate PCB") 33 is connected to the.
이때, 상기 게이트구동 IC를 제어하는 외부회로는 상기 소스 PCB(31)를 통해 상기 게이트 PCB(33)로 흐르게 되며 이때, 플렉서블 프린트 회로(flexible print circuit board 이하 "FPC"라 칭함)(35)를 이용하여 상기 소스 PCB(31)를 통해 흐르는 게이트 구동신호를 상기 게이트 PCB(33)에 전달하게 된다.In this case, an external circuit for controlling the gate driving IC flows to the gate PCB 33 through the source PCB 31, and at this time, a flexible print circuit board (hereinafter referred to as “FPC”) 35 is used. By using the gate driving signal flowing through the source PCB 31 is transferred to the gate PCB 33.
즉, 상기 FPC(35)를 통해 Vcom,Vgh,Vgl,Vcc,Gsp,Gsc,Goe,Gnd 등의 신호가 상기 소스 PCB(31)에서 상기 게이트 PCB(33)로 흐르게 된다.That is, signals such as V com , V gh , V gl , V cc , G sp , G sc , Go o , and Gnd flow through the FPC 35 from the source PCB 31 to the gate PCB 33. do.
이 때, 전술한 바와 같이 게이트 제어신호를 상기 FPC(35)라는 별도의 부품을 사용하여 전달함으로 액정표시장치를 제작하는데 재료비의 상승을 가져오며, 상기 FPC(35)를 상기 게이트 PCB와 상기 소스 PCB에 연결하는 과정에서 납땜불량에 의한 액정모듈불량이 발생한다.In this case, as described above, the gate control signal is transmitted by using a separate component called the FPC 35 to increase the material cost in manufacturing the liquid crystal display, and the FPC 35 is connected to the gate PCB and the source. In the process of connecting to the PCB, liquid crystal module defects are caused by soldering defects.
따라서, 본 발명은 상기 FPC를 대신한 새로운 배선 연결방법을 통해 저비용 효율과 배선불량이 없는 액정표시장치를 제작하는데 그 목적이 있다.Accordingly, an object of the present invention is to manufacture a liquid crystal display device having low cost efficiency and no wiring defect through a new wiring connection method in place of the FPC.
도 1은 테이프캐리어 패키지가 실장된 액정표시장치의 일부를 도시한 단면도이고,1 is a cross-sectional view showing a part of a liquid crystal display device in which a tape carrier package is mounted.
도 2는 종래에 따른 액정표시장치를 개략적으로 도시한 평면도이고,2 is a plan view schematically showing a liquid crystal display according to the related art,
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치를 개략적으로 도시한 평면도이고,3 is a plan view schematically illustrating a liquid crystal display device according to a first embodiment of the present invention;
도 4는 도 3의 A를 확대한 부분 확대도이고,4 is a partially enlarged view illustrating an enlarged view of portion A of FIG. 3;
도 5는 도 4의 B를 확대한 부분 확대도이고,FIG. 5 is an enlarged partial view of B of FIG. 4;
도 6은 도 3의 A를 확대하여 도시한 것으로, 본 발명의 제 2 실시예에 따른 액정표시장치의 부분 확대도이고,FIG. 6 is an enlarged view of portion A of FIG. 3 and is a partially enlarged view of a liquid crystal display according to a second exemplary embodiment of the present invention.
도 7은 도 3의 A를 확대하여 도시한 것으로, 본 발명의 제 3 실시예에 따른 액정표시장치의 부분 확대도이고,FIG. 7 is an enlarged view of portion A of FIG. 3 and is a partially enlarged view of a liquid crystal display according to a third exemplary embodiment of the present invention.
도 8은 도 3의 A를 확대하여 도시한 것으로, 본 발명의 제 4 실시예에 따른 액정표시장치의 부분 확대도이고,FIG. 8 is an enlarged view of portion A of FIG. 3 and is a partially enlarged view of a liquid crystal display according to a fourth exemplary embodiment of the present invention.
도 9는 8의 구성을 이용하여, 배선의 단선불량을 수리하는 방법을 도시한 평면도이고,9 is a plan view showing a method of repairing disconnection defects in wiring using the configuration of 8;
도 10은 도 3의 A를 확대하여 도시한 것으로 본 발명의 제 5 실시예에 따른 액정표시장치의 부분 확대도이고,FIG. 10 is an enlarged view of portion A of FIG. 3 and is a partially enlarged view of a liquid crystal display according to a fifth exemplary embodiment of the present invention.
도 11은 도 10의 구성을 이용하여, 배선의 단선불량을 수리하는 방법을 도시한 평면도이다.FIG. 11 is a plan view illustrating a method for repairing disconnection defects in wirings using the configuration of FIG. 10.
<도면의 주요부분에 대한 간단한 설명><Brief description of the main parts of the drawing>
135 : 게이트신호 전송배선 137 : 상부기판135: gate signal transmission wiring 137: upper substrate
123 : 하부기판 141 : 접착제(sealant)123: lower substrate 141: adhesive
전술한 목적을 달성하기 위한 본 발명에 따른 액정표시장치는 상부기판과, 상기 상부기판과 실런트로 합착되는 제 1 영역과 복수개의 소스패드 및 복수개의 게이트패드가 형성된 제 2 영역을 가진 액정패널과; 상기 복수개의 소스패드에 신호를 전달하는 소스 PCB와; 외부 회로로부터 상기 소스 PCB을 통해 게이트신호를 게이트 PCB에 전달하기 위하여, 하부기판의 모서리에 인접한 복수개의 게이트패드와 복수개의 소스패드를 상기 하부기판의 제 1 및 제 2 영역을 통과하여 각각 연결하는 복수개의 게이트신호 전송배선을 포함한다.According to an aspect of the present invention, there is provided a liquid crystal display device comprising: an LCD having an upper substrate, a first region bonded to the upper substrate and a sealant, and a second region on which a plurality of source pads and a plurality of gate pads are formed; ; A source PCB transferring signals to the plurality of source pads; In order to transfer a gate signal from the external circuit through the source PCB to the gate PCB, a plurality of gate pads and a plurality of source pads adjacent to the edge of the lower substrate are connected through the first and second regions of the lower substrate, respectively. It includes a plurality of gate signal transmission wiring.
상기 게이트신호 전송배선은 적어도 8개인 것을 특징으로 한다.The gate signal transmission line may be at least eight.
상기 복수개의 소스패드와 상기 복수개의 게이트패드 사이에 더미패드를 더욱 포함하는 것을 특징으로 한다.A dummy pad may be further included between the plurality of source pads and the plurality of gate pads.
본 발명의 다른 특징에 따른 액정표시장치는 상부기판과, 상기 상부기판과 실런트로 합착되는 제 1 영역과 복수개의 소스패드 및 복수개의 게이트패드가 형성된 제 2 영역을 가진 액정패널과; 상기 복수개의 소스패드에 신호를 전달하는 소스 PCB와; 외부 회로로부터 상기 소스 PCB를 통해 게이트신호를 게이트 PCB에 전달하기 위하여, 하부기판의 모서리에 인접한 복수개의 게이트패드와 복수개의 소스패드를 상기 하부기판의 제 1 및 제 2 영역을 통과하여 각각 연결하는 복수개의 게이트신호 전송배선과; 절연층을 사이에 두고 상기 게이트신호 전송배선의 양측을 교차하여 지나가도록 구성된 리페어배선을 포함한다.According to another aspect of the present invention, there is provided a liquid crystal display device comprising: a liquid crystal panel having an upper substrate, a first region bonded to the upper substrate and a sealant, and a second region having a plurality of source pads and a plurality of gate pads; A source PCB transferring signals to the plurality of source pads; In order to transfer a gate signal from the external circuit through the source PCB to the gate PCB, a plurality of gate pads and a plurality of source pads adjacent to the edge of the lower substrate are connected through the first and second regions of the lower substrate, respectively. A plurality of gate signal transmission wirings; And a repair wiring configured to cross both sides of the gate signal transmission wiring with an insulating layer interposed therebetween.
상기 게이트신호 전송배선은 적어도 8개인 것을 특징으로 한다.The gate signal transmission line may be at least eight.
상기 복수개의 소스패드와 상기 복수개의 게이트패드 사이에 더미패드를 더욱 포함하는 것을 특징으로 한다.A dummy pad may be further included between the plurality of source pads and the plurality of gate pads.
상기 리페어배선은 상기 게이트신호 전송배선의 양측을 교차하여 지나가도록 상기 상부기판의 모서리부를 따라 연장되는 것을 특징으로 한다.The repair wiring may extend along an edge of the upper substrate so as to cross both sides of the gate signal transmission wiring.
상기 리페어배선은 상기 액정패널의 실런트 내부에 형성되는 것을 특징으로 한다.The repair wiring is formed in the sealant of the liquid crystal panel.
상기 리페어배선은 상기 게이트신호 전송배선에 연결된 다수의 게이트패드와 소스패드와 절연층을 사이에 두고 교차하는 제 1 리페어배선과 제 2 리페어배선으로 구성되는 것을 특징으로 한다.The repair wiring may include a first repair wiring and a second repair wiring that cross a plurality of gate pads, a source pad, and an insulating layer connected to the gate signal transmission wiring.
상기 리페어배선은 상기 제 1 영역과 제 2 영역에 걸쳐 위치하고, 상기 두 영역의 경계를 중심으로 상기 게이트패드에 근접한 게이트신호 전송배선의 일 측 상.하부에 각각 교차하면서 형성되는 제 1 폐루프 리페어배선과, 상기 두 영역의 경계를 중심으로 상기 소스패드에 근접한 데이터 신호전송배선의 일 측 상.하부에 각각 교차하면서 형성되는 제 2 폐루프 리페어배선으로 구성되는 것을 특징으로 한다.The repair wiring is disposed over the first region and the second region, and the first closed loop repair is formed by crossing each of the upper and lower sides of the gate signal transmission wiring close to the gate pad with respect to the boundary between the two regions. And a second closed loop repair wiring formed on the upper and lower sides of the data signal transmission wiring close to the source pad around the boundary of the two regions.
상기 리페어배선은 제 1 영역과 제 2 영역에 걸쳐 위치하고, 상기 제 1 영역을 지나가는 상기 게이트신호 전송배선을 모두 포함하는 동시에 상기 제 2 영역을 지나가는 게이트신호 전송배선과 교차하면서 형성되는 것을 특징으로 한다.The repair wiring is formed across the first region and the second region, and includes all of the gate signal transmission wirings passing through the first region, and is formed while crossing the gate signal transmission wirings passing through the second region. .
상기 리페어배선의 비저항은 10μΩ.㎝인 것을 특징으로 한다.The specific resistance of the repair wiring is characterized in that 10μΩ.㎝.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
-- 제 1 실시예 --First Embodiment
본 발명의 제 1 실시예에서는 종래와 같이 별도의 FPC 부품을 사용하지 않고 상기 FPC에 대응하는 게이트신호 전송배선을 기판상에 직접 형성하여 상기 소스 PCB를 통해 전달되는 게이트신호를 상기 게이트 PCB로 전달하는 방법을 제안한다.In the first embodiment of the present invention, a gate signal transmission wiring corresponding to the FPC is directly formed on a substrate without using a separate FPC component as in the prior art, and a gate signal transmitted through the source PCB is transferred to the gate PCB. Suggest how to.
도 3은 본 발명에 따른 액정표시장치를 도시한 평면도이다.3 is a plan view illustrating a liquid crystal display according to the present invention.
도시한 바와 같이, 하부기판(123)상에 소스 PCB(131)측에서 상기 게이트 PCB(133)측으로 신호를 전송할 수 있는 게이트신호 전송배선(135)을 형성한다.As shown, a gate signal transmission line 135 for transmitting a signal from the source PCB 131 side to the gate PCB 133 side is formed on the lower substrate 123.
이러한 도전성 금속에는 알루미늄(Al)계열, 몰리브덴(Mo)계열, 크롬(Cr)계열 등이 있다.Such conductive metals include aluminum (Al), molybdenum (Mo), and chromium (Cr).
도 4는 도 3의 A를 확대한 확대도이다.FIG. 4 is an enlarged view illustrating A of FIG. 3.
도시한 바와 같이, 상기 게이트신호 전송배선(135)을 상기 액정패널의 하부기판(123)에 형성하되, 외부의 영향을 받지 않도록 상기 상부기판(137)과 합착되는 영역에 형성하는 것이 바람직하다.As shown in the drawing, the gate signal transmission line 135 is formed on the lower substrate 123 of the liquid crystal panel, but is preferably formed in the region bonded to the upper substrate 137 so as not to be influenced by the outside.
이 때, 상기 하부기판(123)에 형성되는 게이트신호 전송배선(135)은 도시한 바와 같이 상기 상부기판(137)과 하부기판(123)을 합착하는 수단인 접착제(sealant)(141)에 겹치거나 안쪽으로 형성한다.In this case, the gate signal transmission line 135 formed on the lower substrate 123 overlaps with an adhesive 141 which is a means for bonding the upper substrate 137 and the lower substrate 123 as shown. Or form inwardly.
도 5는 도 4의 B중 게이트신호 전송배선을 확대한 확대도이다.FIG. 5 is an enlarged view illustrating a gate signal transmission wiring of B of FIG. 4.
도시한 바와 같이, 상기 하부기판(도 4의 123)에 형성되는 게이트신호 전송배선(135)의 개수는 적어도 8개 이상이 필요하며 이때, 각 게이트신호 전송배선에흐르는 신호는 각각 Vcom, Vgh, Vgl, Vcc, Gsp, Gsc, Goe, Gnd의 배열을 포함한다.As shown, the number of gate signal transmission wirings 135 formed on the lower substrate 123 of FIG. 4 is required to be at least eight or more, and the signals flowing through the gate signal transmission wirings are respectively V com and V. Contains an array of gh , V gl , V cc , G sp , G sc , G oe , and Gnd.
이 때, 상기 소스패드(134)와 게이트패드(136)사이에 구성된 배선의 저항은 100Ω이하로 형성한다.At this time, the resistance of the wiring formed between the source pad 134 and the gate pad 136 is formed to be 100 kΩ or less.
상기 각 게이트신호 전송배선(135)은 소스패드(134)와 게이트패드(136)를 통해 흐르게 되며, 이 때 1부터 8까지의 전송배선 사이에 더미패드를 사용할 수도 있다.Each of the gate signal transmission lines 135 flows through the source pad 134 and the gate pad 136, and a dummy pad may be used between transmission lines 1 to 8.
왜냐하면, 상기 각 배선을 따라 흐르는 전압은 동일하지 않음으로, 서로 다른 전압이 흐르는 배선이 가까이 인접하게 되면 상기 각 배선 사이의 전위차에 의한 전기적 불량이 발생할 가능성이 있기 때문이다.This is because the voltages flowing along the respective wirings are not the same, so that when the wirings flowing different voltages are adjacent to each other, electrical failure may occur due to the potential difference between the wirings.
이와 같은 구성을 갖는 각 배선(135)을 전술한 바와 같이, 상기 상부기판과의 합착영역에 배치함으로써, 외부의 습기나 스크래치(scratch)로부터 게이트신호 전송배선을 보호할 수 있다.As described above, by arranging each wiring 135 in the bonding region with the upper substrate, the gate signal transmission wiring can be protected from external moisture or scratches.
본 발명의 또 다른 실시예인 제 2 실시예는 상기 하부기판에 형성된 게이트신호 전송배선에 단선불량(open defect)이 발생하였을 경우, 이를 수리하기 위한 리페어배선(repair line)을 더욱 포함한다.The second embodiment, which is another embodiment of the present invention, further includes a repair line for repairing an open defect in the gate signal transmission line formed on the lower substrate.
-- 제 2 실시예 --Second Embodiment
본 발명의 제 2 실시예는 전술한 제 1 실시예에 따른 게이트신호 전송배선의 구성에서 상기 게이트신호 전송배선 중 임의의 배선이 단선 되었을 경우, 이를 수리하기 위한 기판구조이다.The second embodiment of the present invention is a substrate structure for repairing any of the gate signal transmission wirings in the configuration of the gate signal transmission wiring according to the first embodiment.
도 6은 도 3의 A를 확대한 도면으로서, 본 발명의 제 2 실시예에 따른 부분 평면도이다.6 is an enlarged view of a portion A of FIG. 3, and is a partial plan view according to a second exemplary embodiment of the present invention.
도시한 바와 같이, 각 게이트패드(136)와 소스패드(134)에 연결되는 게이트신호 전송배선(135)의 상부에 리페어배선(142)을 형성한다.As illustrated, a repair wiring 142 is formed on the gate signal transmission wiring 135 connected to each gate pad 136 and the source pad 134.
이때, 상기 리페어배선은 상기 게이트신호 전송배선(135)과 절연층을 사이에 두고 구성된다.In this case, the repair wiring is configured with the gate signal transmission wiring 135 and an insulating layer interposed therebetween.
또한, 상기 리페어배선(142)은 액정패널(143)의 모서리를 따라 도포된 접착제(141)의 안쪽에 상기 접착제(141)와 소정간격 이격되어 상기 접착제를 따라 형성하며, 상기 각 게이트신호 전송배선(135)의 양측을 모두 교차하여 형성한다.In addition, the repair wiring 142 is formed along the adhesive to be spaced apart from the adhesive 141 inside the adhesive 141 applied along the edge of the liquid crystal panel 143, the gate signal transmission wiring Both sides of the 135 are formed to cross.
따라서 도시한 바와 같이, 임의의 게이트신호 전송배선(135a)에 절단부(E)가 발생하면, 상기 단선된 배선(135a)의 양측을 동시에 지나가는 상기 리페어배선(142)과 상기 단선된 배선(135a)의 양측 교차지점(145)(147)을 각각 레이저와 같은 소정의 수단으로 용접하면 된다.Therefore, as shown in the drawing, when the cutout E occurs in an arbitrary gate signal transmission wiring 135a, the repair wiring 142 and the disconnected wiring 135a simultaneously passing through both sides of the disconnected wiring 135a. The two intersection points 145 and 147 may be welded by a predetermined means such as a laser.
이와 같이 수리가 완료되면, 상기 단선된 배선(135a)을 흐르는 신호는 상기 리페어배선(142)을 따라 흐르게 되므로, 배선의 단선에 의한 신호전송 불량을 수리할 수 있다.When the repair is completed as described above, since the signal flowing through the disconnected wiring 135a flows along the repair wiring 142, the signal transmission failure due to the disconnection of the wiring can be repaired.
전술한 바와 같은 제 2 실시예의 또 다른 변형 예를 이하 제 3 실시예에서 설명한다.Another modification of the second embodiment as described above is described in the third embodiment below.
-- 제 3 실시예 --Third Embodiment
본 발명의 제 3 실시예는 상기 액정표시장치를 구성하는 상부기판과 하부기판을 합착하고, 상기 상부기판을 절단하는 과정에서 상기 게이트신호 전송배선(135)이 단선 되었을 경우를 포함한 상기 게이트신호 전송배선(135)의 단선불량을 수리하기 위한 구조를 제안한다.According to a third embodiment of the present invention, the gate signal transmission including the case where the gate signal transmission line 135 is disconnected in the process of bonding the upper substrate and the lower substrate constituting the liquid crystal display and cutting the upper substrate. The structure for repairing the disconnection defect of the wiring 135 is proposed.
도 7은 도 3의 A를 확대한 도면으로서, 본 발명의 제 3 실시예에 따른 부분 평면도이다.7 is an enlarged view of a portion A of FIG. 3, and is a partial plan view according to a third exemplary embodiment of the present invention.
일반적으로 상기 게이트신호 전송배선(135)의 단선불량은 상기 상부기판(137)과 하부기판(123)을 합착한 후 상기 상부기판(137)을 절단(scribing)하는 과정에서 상기 절단부(161a)(161b)를 지나가는 부분 또는 어레이기판 제작 시 상기 두 기판의 합착영역 내부에서 발생한다.In general, the disconnection defect of the gate signal transmission line 135 may be caused by cutting the upper substrate 137 after joining the upper substrate 137 and the lower substrate 123 and cutting the upper substrate 137. 161b) is generated inside the bonding region of the two substrates during the manufacturing part or the array substrate.
따라서, 이를 수리하기 위해 본 발명의 제 3 실시예에서는 전술한 FPC(도 2의 35)를 대신하여 상기 하부기판(123)에 형성되는 상기 게이트신호 전송배선(135)을 수리하기 위한 또 다른 방법으로, 상기 각 게이트신호 전송배선 양측의 다수의 게이트패드(136)와 소스패드(134)와 상기 각 패드사이에 포함된 더미패드(157a)(157b)를 교차하는 금속라인(150a)(150b)을 각각 형성한다. 상기 금속라인(150a)(150b)은 상기 게이트신호 전송배선이 단선 되었을 경우 이를 수리하기 위한 리페어배선으로 사용한다.Therefore, in order to repair this, in the third embodiment of the present invention, another method for repairing the gate signal transmission wiring 135 formed on the lower substrate 123 in place of the above-described FPC (35 in FIG. The metal lines 150a and 150b intersect the plurality of gate pads 136 and the source pads 134 and the dummy pads 157a and 157b included between the respective pads. Form each. The metal lines 150a and 150b are used as a repair wiring for repairing the gate signal transmission wiring when it is disconnected.
이때, 상기 단선된 배선(135a)과 연결된 게이트패드(136)와 소스패드(134)의 우측 또는 좌측에 근접한 더미패드(157b)(157a)와, 상기 각 더미패드(157b)(157a)를 지나가는 리페어배선(150a)(150b)과의 각 교차점(152)(151)을 용접하는 동시에 상기 단선된 배선(135a)의 소스패드와 게이트패드와 리페어배선(150a)(150b)과의 각 교차점(154)(155)을 각각 용접하여 연결한다.At this time, the dummy pads 157b and 157a adjacent to the right or left side of the gate pad 136 and the source pad 134 connected to the disconnected wire 135a and the dummy pads 157b and 157a pass through each other. Each intersection 152 and 151 with the repair wirings 150a and 150b is welded and at the same time the intersections 154 between the source pads of the disconnected wiring 135a and the gate pads and the repair wirings 150a and 150b are welded. 155) is connected to each other by welding.
만약 두곳 이상의 배선에 단선 불량이 발생할 경우에는 상기 단선된 배선의 각 패드와 근접한 더미패드를 각각 용접한 후, 상기 용접한 부분에 근접하여 리페어배선(150a)(150b)을 절단하는 방식으로 수리하면 된다.If disconnection failure occurs in two or more wiring lines, each of the dummy pads adjacent to the pads of the disconnected wiring is welded and then repaired by cutting the repair wirings 150a and 150b in close proximity to the welded portions. do.
따라서, 상기 단선된 부분을 흐르는 신호는 상기 리페어배선(150a)(150b)과 상기 더미패드(157b)(157a)를 통해 흐르게된다.Therefore, the signal flowing through the disconnected portion flows through the repair wirings 150a and 150b and the dummy pads 157b and 157a.
이하, 제 4 실시예와 제 5 실시예는 제 3 실시예에서 설명한 리페어배선의 또 다른 변형예로서, 전술한 바와 같은 단선불량이 발생하였을 때 이를 수리하기 위한 구조이다.Hereinafter, the fourth embodiment and the fifth embodiment are further modified examples of the repair wiring described in the third embodiment, and have a structure for repairing when a disconnection defect as described above occurs.
-- 제 4 실시예 --Fourth Embodiment
본 발명에 따른 제 4 실시예는 상기 상부기판을 절단하는 공정에서 상기 게이트신호 전송배선에서 단선불량이 발생하였을 경우, 이를 수리하기 위한 구성이다.A fourth embodiment according to the present invention is a configuration for repairing a disconnection defect in the gate signal transmission wiring in the process of cutting the upper substrate.
도 8은 도 3의 A를 확대한 도면으로서, 본 발명의 제 4 실시예에 따른 부분 평면도이다.8 is an enlarged view of a portion A of FIG. 3, and is a partial plan view according to a fourth exemplary embodiment of the present invention.
도시한 바와 같이, 상기 다수의 게이트신호 전송배선(135)중 상기 상부기판(137)의 절단선(161a)(161b)이 지나가는 부분에 링형상의리페어배선(163)(165)을 형성한다.As illustrated, ring-shaped repair wirings 163 and 165 are formed at portions of the plurality of gate signal transmission wirings 135 where the cutting lines 161a and 161b of the upper substrate 137 pass.
이러한 링 형상의 리페어배선(163)(165)은 상기 절단선(161a)(161b)을 중심으로 상기 게이트 신호전송 배선(135)의 상부와 하부에 각각 리페어배선(163)(165)이 교차하여 지나가는 형상이다.The repair wirings 163 and 165 of the ring-shaped repair wirings 163 and 165 intersect the upper and lower portions of the gate signal transmission line 135 with respect to the cutting lines 161a and 161b, respectively. It is a passing shape.
즉, 상기 링형상의 리페어배선(163)(165)을 상기 소스패드(134)에 근접한 상기 상부기판(137)의 절단선(161a)하부에 가로방향으로 길게 형성하고, 동시에 상기 게이트패드(136)에 근접한 상기 상부기판(137)의 절단선(161b)하부에 세로방향으로 길게 형성한다.That is, the ring-shaped repair wirings 163 and 165 are formed to extend in the horizontal direction under the cutting line 161a of the upper substrate 137 adjacent to the source pad 134, and at the same time, the gate pads 136. It is formed long in the vertical direction below the cutting line (161b) of the upper substrate 137 adjacent to the ().
이와 같이 구성된 상기 각 리페어배선(163)(165)은 다수개의 게이트신호 전송배선(135)의 수리를 가능하게 한다.Each of the repair wirings 163 and 165 configured as described above enables repair of the plurality of gate signal transmission wirings 135.
이하 도 9를 참조로 전술한 어레이배선의 구성을 이용하여 단선된 게이트신호 전송배선을 수리하는 방법을 설명한다.Hereinafter, a method of repairing a disconnected gate signal transmission wiring using the above-described configuration of the array wiring will be described with reference to FIG. 9.
도시한 바와 같이, 첫 번째 게이트신호 전송배선(135b)과 마지막번째 게이트신호전송배선(135a)중 상기 소스패드(134)에 근접한 측에 위치한 상부기판의 절단선(161a)이 지나가는 부분에 위치한 게이트 신호전송배선에 단선불량이 발생하였다고 가정하자.As shown in the drawing, a gate positioned at a portion through which the cutting line 161a of the upper substrate, which is located near the source pad 134, of the first gate signal transmission line 135b and the last gate signal transmission line 135a passes. Assume that disconnection fault occurs in the signal transmission wiring.
이때, 상기 게이트신호 전송배선(135)을 교차하여 지나가는 상기 상부기판(137)의 절단선(161a)을 중심으로, 상기 단선된 게이트신호 전송배선(135a)(135b)의 상/하부에서 상기 리페어배선(163)과의 교차지점(167a)(167b)을 각각 레이저와같은 소정의 방법을 사용하여 용접한다.At this time, the repair is performed on the upper and lower portions of the disconnected gate signal transmission lines 135a and 135b centered on the cutting line 161a of the upper substrate 137 passing through the gate signal transmission lines 135. Intersections 167a and 167b with the wiring 163 are each welded using a predetermined method such as a laser.
다음으로, 상기 단선된 두 배선(135a)(135b)에 용접된 상기 링형상의 리페어배선(163)을 절단하는 공정이 필요하다.Next, a process of cutting the ring-shaped repair wiring 163 welded to the two disconnected wires 135a and 135b is required.
그래야만, 절단부(G)(H)에 의해 상기 첫 번째 게이트신호 전송배선(135b)과 용접된 일부 리페어배선(163a)과, 상기 마지막 번째 게이트신호 전송배선(135a)과 용접된 일부 리페어배선(163b)이 각각 폐루프를 이루어 전기적으로 독립적인 기능을 수행하게 된다.Thus, some repair wirings 163a welded to the first gate signal transmission wiring 135b by the cutting part G and H and some repair wirings 163b welded to the last gate signal transmission wiring 135a are formed. ) Are each closed loop to perform an electrically independent function.
이로써, 상기 상부기판(137)을 절단하는 공정에서 상기 게이트신호 전송배선(135)에 발생하는 단선불량을 해결할 수 있다.As a result, disconnection defects occurring in the gate signal transmission line 135 in the process of cutting the upper substrate 137 may be solved.
-- 제 5 실시예--5th Example
본 발명의 제 5 실시예는 보다 광범위한 영역에서 상기 게이트신호 전송배선(135)에 단선불량이 발생하였을 경우에 이를 수리할 수 있는 구성과 방법을 설명한다.The fifth embodiment of the present invention describes a configuration and method for repairing a disconnection defect in the gate signal transmission line 135 in a wider area.
도 10은 도 3의 A를 확대한 도면으로서, 본 발명의 제 5 실시예에 따른 부분 평면도이다.10 is an enlarged view of a portion A of FIG. 3, and is a partial plan view according to a fifth exemplary embodiment of the present invention.
도시한 바와 같이, 게이트신호 전송배선(135)상에 링형상의 리페어배선(171)을 형성한다.As shown in the figure, a ring-shaped repair wiring 171 is formed on the gate signal transmission wiring 135.
상기 링형상의 리페어배선(171)내부에는 상기 게이트신호 전송배선(135)중 상기 상부기판(137)과 하부기판(123)의 합착영역을 지나가는 모든 게이트신호 전송배선(135)이 위치한다.In the ring-shaped repair wiring 171, all the gate signal transmission wiring 135 passing through the bonding region of the upper substrate 137 and the lower substrate 123 is positioned in the gate signal transmission wiring 135.
따라서, 상기 상부기판(137)의 절단선(161a)(161b)하부나, 상기 합착영역을 지나가는 게이트신호 전송배선(135)에 단선이 발생하였을 경우 이를 모두 수리할 수 있는 기능을 한다.Therefore, when disconnection occurs in the lower portion of the upper cutting line 161a, 161b of the upper substrate 137 or the gate signal transmission wiring 135 passing through the bonding area, all of them are repaired.
이하, 도 11을 참조로 전술한 어레이배선의 구성을 이용하여 단선된 게이트신호 전송배선을 수리하는 방법을 설명한다.Hereinafter, a method of repairing a disconnected gate signal transmission wiring using the above-described configuration of the array wiring will be described with reference to FIG. 11.
도시한 바와 같이, 상기 상부기판(137)의 절단선(161a)(161b)하부와 상기 합착영역내에서 상기 첫 번째 게이트신호 전송배선(135b)과 마지막번째 게이트신호 전송배선(135a)에 단선이 발생할 경우를 예로 들어 설명한다.As shown in the figure, disconnection is formed between the lower portion of the upper substrate 137 and the first gate signal transmission line 135b and the last gate signal transmission line 135a in the bonding region. The case will be described as an example.
제 5 실시예에 따른 리페어배선(171)은 도 10에서 설명한 바와 같이, 상기 게이트패드(136)와 소스패드(134)에 연결된 게이트신호 전송배선(135)의 양측에 동시에 교차하면서 폐루프를 이룬다.As described above with reference to FIG. 10, the repair wiring 171 according to the fifth embodiment forms a closed loop while crossing both sides of the gate signal transmission wiring 135 connected to the gate pad 136 and the source pad 134. .
따라서, 상기 게이트 신호전송배선 중 상기 상부기판 절단선(161a)(161b)의 하부에 위치한 부분 또는 상기 상부기판(137)과 하부기판(123)의 합착영역을 지나가는 부분에 단선이 발생하였을 경우, 상기 단선된 게이트신호 전송배선(135a)(135b)의 양측을 지나가는 리페어배선(171)과 상기 단선된 게이트신호 전송배선(135a)(135b)과의 교차지점(173a)(173b)을 용접하는 방법을 사용한다.Therefore, when disconnection occurs in a portion of the gate signal transmission line below the upper substrate cutting lines 161a and 161b or a portion passing through the bonding region of the upper substrate 137 and the lower substrate 123, A method of welding intersection points 173a and 173b between a repair wiring 171 passing through both sides of the disconnected gate signal transmission wiring 135a and 135b and the disconnected gate signal transmission wiring 135a and 135b. Use
다음으로, 상기 단선된 게이트신호 전송배선(135a)(135b)과 용접된 리페배선(171)을 각각 폐루프로 구성하기 위해, 상기 용접된 지점에 근접한 상기 리페어배선(171)을 각각 절단한다.Next, in order to configure the disconnected gate signal transmission wirings 135a and 135b and the welded repair wiring 171 as closed loops, the repair wirings 171 close to the welded points are respectively cut.
이때, 상기 용접을 통해서 상기 게이트신호 전송배선(135a)(135b)과 폐루프를 이룰 수 없는 부분을 각각 절단한다.At this time, through the welding, the gate signal transmission wirings 135a and 135b and the closed loop may be cut, respectively.
만일, 하나의 게이트신호 전송배선(135)이 단선되었을 경우에는 상기 용접점을 중심으로, 상기 단선된 게이트신호 전송배선과 단거리로 폐루프를 이루는 부분을 선택하여 상기 링형상의 리페어배선(171)을 절단하여야 한다.If one gate signal transmission line 135 is disconnected, the ring-shaped repair line 171 may be selected by selecting a portion that forms a closed loop at a short distance from the disconnected gate signal transmission line based on the welding point. Should be cut.
이는 리페어배선의 선저항을 줄여 선저항에 의한 신호왜곡을 방지하기 위함이다. 이때, 실시예에 사용되는 리페어배선은 비저항이 10μΩ.㎝ 이하의 값을 가지는 모든 금속이면 가능하다.This is to prevent the signal distortion caused by the line resistance by reducing the line resistance of the repair wiring. In this case, the repair wiring used in the embodiment may be any metal having a specific resistance of 10 μΩ · cm or less.
이와 같은 구성은 앞서도 설명하였지만, 좀더 광범위한 부분에서 단선불량이 발생하였을 경우, 이를 수리할 수 있는 장점이 있다.Such a configuration has been described above, but when disconnection defects occur in a more extensive portion, there is an advantage that can be repaired.
따라서, 본 발명에 따른 액정표시장치의 모듈은 FPC를 별도로 사용하지 않고 기판에 직접 배선을 형성하였으므로 가격면에서 비용을 절약하는 효과가 있고, 이러한 방법으로 형성되는 배선이 단선 되었을 경우를 대비하여 여러 형태의 리페어배선을 형성하여, 배선에 단선불량이 발생하더라도 이를 충분히 수리할 수 있음으로 액정표시장치를 제작하는데 있어서 제품의 수율을 향상시킬 수 있는 효과가 있다.Therefore, the module of the liquid crystal display according to the present invention has a cost saving effect in that the wiring is directly formed on the substrate without using an FPC, and in case of the case in which the wiring formed by this method is disconnected, By forming a repair wiring of the form, even if a disconnection defect occurs in the wiring, it can be sufficiently repaired, thereby improving the yield of the product in manufacturing a liquid crystal display device.
Claims (10)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000029104A KR100734232B1 (en) | 1999-12-31 | 2000-05-29 | method for fabricating liquid crystal display device |
| US09/750,342 US6922226B2 (en) | 1999-12-31 | 2000-12-29 | Liquid crystal display device implementing improved electrical lines and the fabricating method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR19990067851 | 1999-12-31 | ||
| KR1019990067851 | 1999-12-31 | ||
| KR1020000029104A KR100734232B1 (en) | 1999-12-31 | 2000-05-29 | method for fabricating liquid crystal display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010066808A true KR20010066808A (en) | 2001-07-11 |
| KR100734232B1 KR100734232B1 (en) | 2007-07-02 |
Family
ID=26636617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000029104A KR100734232B1 (en) | 1999-12-31 | 2000-05-29 | method for fabricating liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100734232B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100909423B1 (en) * | 2002-12-31 | 2009-07-28 | 엘지디스플레이 주식회사 | Liquid crystal display panel and manufacturing method thereof, liquid crystal display device having same |
| KR100978253B1 (en) * | 2003-06-25 | 2010-08-26 | 엘지디스플레이 주식회사 | Thin film transistor array substrate |
| KR20180023109A (en) * | 2016-08-23 | 2018-03-07 | 삼성디스플레이 주식회사 | Display device |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102118460B1 (en) * | 2013-11-13 | 2020-06-03 | 엘지디스플레이 주식회사 | display device and Method for manufacturing the same |
| CN104375347B (en) * | 2014-12-04 | 2017-06-06 | 合肥鑫晟光电科技有限公司 | Array base palte, patch, display panel and the method for repairing array base palte |
| KR20220125870A (en) | 2021-03-04 | 2022-09-15 | 삼성디스플레이 주식회사 | Display device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2558847B2 (en) * | 1988-11-01 | 1996-11-27 | 松下電器産業株式会社 | Matrix type image display device capable of repairing disconnection defect and method for repairing disconnection |
| JPH1096946A (en) * | 1996-09-19 | 1998-04-14 | Advanced Display:Kk | Liquid crystal display device |
| KR19980058484A (en) * | 1996-12-30 | 1998-10-07 | 김영환 | LCD Display Module |
| JPH11281994A (en) * | 1998-03-31 | 1999-10-15 | Advanced Display Inc | Liquid crystal display |
-
2000
- 2000-05-29 KR KR1020000029104A patent/KR100734232B1/en active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100909423B1 (en) * | 2002-12-31 | 2009-07-28 | 엘지디스플레이 주식회사 | Liquid crystal display panel and manufacturing method thereof, liquid crystal display device having same |
| KR100978253B1 (en) * | 2003-06-25 | 2010-08-26 | 엘지디스플레이 주식회사 | Thin film transistor array substrate |
| KR20180023109A (en) * | 2016-08-23 | 2018-03-07 | 삼성디스플레이 주식회사 | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100734232B1 (en) | 2007-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6922226B2 (en) | Liquid crystal display device implementing improved electrical lines and the fabricating method | |
| JP5505755B2 (en) | Display substrate and liquid crystal display device including the same | |
| US8023059B2 (en) | Array substrate of liquid crystal display, method of repairing same, and liquid crystal display | |
| KR100242943B1 (en) | Lcd apparatus with repairing line | |
| JP5405726B2 (en) | Driving chip, display device including the same, and repair method | |
| CN101202289B (en) | Thin film transistor substrate and liquid crystal display apparatus and manufacture method thereof | |
| US20070164948A1 (en) | Liquid crystal display | |
| US8354672B2 (en) | Thin film transistor array panel | |
| KR100450982B1 (en) | method for fabricating liquid crystal display device | |
| KR100293982B1 (en) | LCD panel | |
| KR101621559B1 (en) | Liquid crystal display device | |
| KR100734232B1 (en) | method for fabricating liquid crystal display device | |
| KR20080022716A (en) | Thin film transistor substrate and liquid crystal display having the same | |
| JP2872274B2 (en) | Liquid crystal display | |
| KR100517135B1 (en) | Thin film transistor substrate | |
| KR101033119B1 (en) | line on glass-type liquid crystal display device | |
| KR100679514B1 (en) | Liquid crystal display device | |
| CN114578594B (en) | Array substrate, display module thereof and manufacturing method | |
| KR101080705B1 (en) | Chip on glass structure array substrate for Liquid crystal display device | |
| JP2001242488A (en) | Liquid crystal display device and its manufacturing method | |
| KR100685295B1 (en) | Method for repairing signal transmission line for liquid crystal display device | |
| KR100523292B1 (en) | Display board | |
| KR101264788B1 (en) | Tape carrier package for Liquid Crystal Display Device | |
| KR100699694B1 (en) | Liquid crystal display device | |
| KR100999010B1 (en) | line on glass-type liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120330 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20150528 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180515 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190515 Year of fee payment: 13 |