KR100685295B1 - Method for repairing signal transmission line for liquid crystal display device - Google Patents
Method for repairing signal transmission line for liquid crystal display device Download PDFInfo
- Publication number
- KR100685295B1 KR100685295B1 KR1020000024969A KR20000024969A KR100685295B1 KR 100685295 B1 KR100685295 B1 KR 100685295B1 KR 1020000024969 A KR1020000024969 A KR 1020000024969A KR 20000024969 A KR20000024969 A KR 20000024969A KR 100685295 B1 KR100685295 B1 KR 100685295B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- repair
- wirings
- lower substrate
- pad
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Abstract
본 발명은 액정표시장치에 관한 것이며, 소스 PCB를 통해 게이트 PCB로 게이트신호를 전송하는 터미널배선을 하부기판에 형성하는 동시에, 상기 터미널배선 중 상부기판과의 합착영역에 속하지 않고 외곽부에 형성되며, 단선불량 가능성이 높은 터미널 배선의 양측에 리페어패드를 형성함으로써, 상기 터미널배선이 단선 되더라도 상기 리페어패드에 리페어배선을 별도로 연결하는 방법으로 단선된 터미널배선을 수리할 수 있기 때문에 액정표시장치를 제작하는데 있어서, 막대한 재료비의 절감효과와 함께 높은 생산수율을 얻을 수 있다.
The present invention relates to a liquid crystal display device, which forms a terminal wiring for transmitting a gate signal to a gate PCB through a source PCB on a lower substrate, and is formed at an outer portion of the terminal wiring without belonging to a bonding region with an upper substrate. By forming repair pads on both sides of the terminal wiring having a high possibility of disconnection, the terminal wiring can be repaired by separately connecting the repair wiring to the repair pad even if the terminal wiring is disconnected, thereby manufacturing a liquid crystal display device. In doing so, it is possible to obtain a high production yield with a huge material cost reduction effect.
Description
도 1은 일반적인 액정표시장치의 평면도이고,1 is a plan view of a general liquid crystal display device;
도 2는 구동회로를 실장하는 방법의 일예를 도시한 액정표시장치의 일부 단면도이고,2 is a partial cross-sectional view of a liquid crystal display showing an example of a method of mounting a driving circuit;
도 3은 액정표시장치의 개략적인 평면도이고,3 is a schematic plan view of a liquid crystal display device;
도 4는 종래의 액정표시장치의 개략적인 평면도이고,4 is a schematic plan view of a conventional liquid crystal display device;
도 5는 도 4의 A를 확대하여 도시한 종래에 따른 일부 평면도이고,FIG. 5 is a partial plan view according to the related art in which A of FIG. 4 is enlarged.
도 6은 도 4의 A를 확대하여 도시한 본발명에 따른 일부 평면도이고,6 is a partial plan view according to the present invention showing an enlarged view of FIG.
도 7은 도 6의 Ⅱ-Ⅱ를 따라 절단하여 도시한 단면도이다.
FIG. 7 is a cross-sectional view taken along the line II-II of FIG. 6.
<도면의 주요부분에 대한 간단한 설명><Brief description of the main parts of the drawing>
173 : 하부기판 175 : 상부기판173: lower substrate 175: upper substrate
185 : 터미널배선 187 : 리페어패드185: Terminal Wiring 187: Repair Pad
189 : 콘택홀 191 : 리페어배선
189
본 발명은 액정표시장치(LCD)에 관한 것이며, 특히 상기 액정표시장치의 액정패널에 연결되는 소스 프린트 회로기판(Source printed circuit board : 이하 "소스 PCB"라 칭함)으로부터 게이트 프린트 회로기판(Gate printed circuit board : 이하 "게이트 PCB"라 칭함)에 게이트신호를 전송하는 신호전송배선인 터미널배선의 수리방법에 관한 것이다. The present invention relates to a liquid crystal display (LCD), and in particular, a gate printed circuit board (Gate printed) from a source printed circuit board (hereinafter referred to as a "source PCB") connected to the liquid crystal panel of the liquid crystal display device. circuit board (hereinafter referred to as a "gate PCB") relates to a repair method of a terminal wiring, which is a signal transmission wiring for transmitting a gate signal.
도 1 은 일반적인 컬러 액정표시장치를 개략적으로 나타낸 도면이다.1 is a view schematically showing a general color liquid crystal display device.
도시한 바와 같이, 일반적인 액정표시장치(11)는 블랙매트릭스(6)를 포함하는 컬러필터(7)와 컬러필터 상에 투명한 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)과 화소영역 상에 형성된 화소전극(17)과 스위칭소자(T)와 어레이배선이 형성된 하부기판(22)으로 구성되며, 상기 상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충진되어 있다.As shown in the drawing, a general
상기 하부기판(22)은 어레이기판이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다.The
이때, 상기 화소(P)영역은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이며, 상기 화소영역 상에는 투명한 화소전극(17)이 형성된다.In this case, the pixel P area is an area defined by the
상기 화소전극(17)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛 의 투과율이 비교적 뛰어난 투명도전성 금속을 사용한다. The
전술한 바와 같은 구성에서, 상기 박막트랜지스터는 주사신호가 입력되는 게이트전극과, 영상신호가 입력되는 소스전극 그리고 이와는 소정간격 이격되고 상기 화소전극과 연결되는 드레인전극을 포함한다.In the above-described configuration, the thin film transistor includes a gate electrode to which a scan signal is input, a source electrode to which an image signal is input, and a drain electrode spaced apart from the predetermined distance and connected to the pixel electrode.
또한, 상기 소스전극과 드레인전극 사이에 위치하고, 전하가 흐르는 채널역할을 하는 반도체층을 포함한다.The semiconductor device may further include a semiconductor layer positioned between the source electrode and the drain electrode and serving as a channel through which charge flows.
일반적으로 상기 반도체층은 비정질실리콘을 증착하여 사용한다거나, 상기 증착된 비정질실리콘을 열처리 또는 레이저 처리하여 폴리실리콘으로 형성할 수 있다.In general, the semiconductor layer may be formed by depositing amorphous silicon, or may be formed of polysilicon by heat treatment or laser treatment of the deposited amorphous silicon.
상기 두가지 경우 중 일반적으로 양산되고 있는 액정표시장치는 상기 비정질실리콘을 반도체 층으로 사용한 박막트랜지스터를 구성하고 있다.In general, among the two cases, liquid crystal displays that are mass-produced form a thin film transistor using the amorphous silicon as a semiconductor layer.
액정표시장치의 모듈장착 방법은 상기 반도체층의 재질과 밀접한 관련이 있으며, 상기 비정질 실리콘을 이용하여 박막트랜지터를 구성할 경우, 상기 게이트배선과 데이터배선을 구동하기 위한 구동IC를 별도로 장착하는 방법을 사용한다.A method of mounting a module of a liquid crystal display device is closely related to the material of the semiconductor layer. When a thin film transistor is formed using the amorphous silicon, a method of separately mounting a driving IC for driving the gate wiring and the data wiring is performed. Use
왜냐하면, 상기 비정질 실리콘은 폴리실리콘에 비해 동작속도가 느리므로, 빠른 동작특성이 요구되는 구동소자에는 적합하지 않기 때문이다.This is because the amorphous silicon is slower in operation speed than polysilicon, and thus is not suitable for driving devices requiring fast operation characteristics.
상기 구동소자는 다양한 방법으로 액정패널에 장착될 수 있으며, COB(chip on board), COG(chip on class), TCP(tape carrier package) 등의 방법을 예로 들 수 있다.The driving device may be mounted on the liquid crystal panel in various ways, and examples thereof include a chip on board (COB), a chip on class (COG), and a tape carrier package (TCP).
상기 세가지 경우 중 특히 능동소자형 액정표시패널에 널리 사용되는 방식은 테이프 캐리어 패캐이지(tape carrier package : TCP)방식이며, 이 방식은 고분자 필름위에 구동 IC칩을 실장하는 패키지다.Among the three cases, a tape carrier package (TCP) is widely used in an active element type liquid crystal display panel, and this is a package for mounting a driving IC chip on a polymer film.
상기 TCP는 TAB(Tape automatic bonding)방식을 사용하여 액정패널과 PCB에 걸쳐 부착된다.The TCP is attached to the liquid crystal panel and the PCB using a tape automatic bonding (TAB) method.
이 기술은 LCD뿐 아니라 휴대용 전화기 등 경박단소의 패캐지가 필요한 제품에서 많이 사용되는 방법이다.This technology is widely used in products that require light and small package, such as LCD and portable phones.
도 2는 일반적인 테이퍼 캐리어 패키지구조를 도시한 단면도이다.2 is a cross-sectional view showing a general tapered carrier package structure.
도시한 바와 같이, 상기 테이퍼 캐리어 패키지구조는 구동 IC(37)을 고분자 필름(39)위에 실장하고, 상기 구동 IC칩이 실장된 고분자필름을 상기 상부기판(33)과 하부기판(31)이 합착된 액정패널의 하부기판과 PCB에 걸쳐 이방성 도전막(ACF : Anisotropic Conductive Film)(38)으로 부착하여 제작한다.As shown in the drawing, the tapered carrier package structure mounts the driving
이러한 구성을 갖는 테이프캐리어 패키지는 어레이기판의 소스배선(미도시)의 일측 또는 양측과, 게이트배선(미도시)의 일측 또는 양측에서 신호를 인가하여 패널을 구동한다.A tape carrier package having such a configuration drives a panel by applying signals from one side or both sides of a source wiring (not shown) of the array substrate and one side or both sides of a gate wiring (not shown).
도 3은 일반적인 TCP 방식을 사용하여 구동IC를 실장한 액정표시장치의 개략적인 평면도이다.3 is a schematic plan view of a liquid crystal display device in which a driving IC is mounted using a general TCP method.
액정표시장치는 세로방향으로 형성된 데이터배선(미도시)과 가로방향으로 형성된 게이트배선(미도시)으로 구성된 하부기판(53)과, 상부기판(55)이 부착된 액정패널(54)과, 상기 데이터배선의 일측에 위치하고 상기 데이터배선과 연결되어 상기 데이터배선에 신호를 인가하는 소스구동 IC칩이 실장된 소스TCP(57)와, 상기 게이 트배선의 일측에 위치하고 상기 게이트배선과 연결되어 상기 게이트배선에 주사신호를 전달하는 게이트구동 IC칩이 실장된 게이트 TCP(59)를 포함한다.The liquid crystal display device includes a
또한, 상기 소스 TCP(57)에 연결되어 외부의 제어신호를 전달하는 매개수단인 소스 PCB(61)와, 상기 게이트 TCP(59)에 연결된 게이트 PCB(63)를 포함한다.In addition, it includes a source PCB (61) which is connected to the source TCP (57), a medium means for transmitting an external control signal, and a gate PCB (63) connected to the gate TCP (59).
이 때, 상기 게이트구동 IC를 제어하는 외부회로는 상기 소스 PCB(61)를 통해 상기 게이트 PCB(63)로 흐르게 되며, 이때, 플렉서블 프린트 회로(flexible circuit board 이하 "FPC"라 칭함)을 이용하여 상기 소스 PCB를 통해 흐르는 게이트 구동신호를 상기 게이트 PCB에 전달하게 된다.At this time, the external circuit for controlling the gate driving IC flows to the gate PCB 63 through the
즉, 상기 FPC(65)를 통해 Vcom,Vgh,Vgl,Vcc,Gsp,G
sc,Coe,Gnd 등의 신호가 상기 소스 PCB에서 상기 게이트 PCB를 통해 흐르게 된다.That is, through the
이 때, 전술한 바와 같이 게이트 제어신호를 상기 FPC(65)라는 별도의 부품을 사용하여 전달함으로 액정표시장치를 제작하는데 재료비의 상승을 가져오며, 상기 FPC(65)를 상기 게이트 PCB와 상기 소스 PCB에 연결하는 과정에서 납땜불량에 의한 액정모듈 불량이 발생하여, 신호의 흐름에 문제가 있다.In this case, as described above, the gate control signal is transmitted by using a separate component called the FPC 65, thereby increasing the material cost in manufacturing the liquid crystal display, and the FPC 65 is connected to the gate PCB and the source. In the process of connecting to the PCB, a defect in the liquid crystal module occurs due to a poor soldering, and there is a problem in signal flow.
따라서, 이와 같은 문제점을 해결하기 위해, 신호전송을 위한 터미널배선을 기판 상에 직접 제작하는 방식을 사용하였다.Therefore, in order to solve such a problem, a method of directly manufacturing a terminal wiring for a signal transmission on a substrate was used.
도 4는 액정표시장치를 도시한 평면도이다.4 is a plan view illustrating a liquid crystal display device.
도시한 바와 같이, 하부기판(73)상에 상기 소스 PCB(81)측에서 상기 게이트 PCB(83)측으로 신호를 전송할 수 있는 터미널배선(85)을 형성한다.
As shown, a
이 때, 상기 터미널배선(85)을 형성하는 도전성금속은 10㎛/㎝ 이하의 저항을 갖는 모든 도전성금속이면 된다.At this time, the conductive metal for forming the
도 5는 도 4의 A를 확대한 확대도이다.FIG. 5 is an enlarged view illustrating A of FIG. 4.
도시한 바와 같이, 터미널배선(85)은 하부기판(73)의 임의의 한 모서리에 구성되며, 어레이기판을 제작할 때 게이트패드(B)와 데이터패드(C)를 형성하는 공정과 동시에 형성할 수 있다.As shown, the
즉, 제 1 내지 제 8 더미 데이터패드와 제 1 내지 제 8 더미 게이트패드를 터미널배선(85)으로 연결하여, 상기 터미널배선을 통해 게이트신호를 전송하는 방식을 사용하게 된다.That is, the first to eighth dummy data pads and the first to eighth dummy gate pads are connected to the
상기 터미널배선(85)을 포함하는 하부기판(73)의 형성이 끝나면, 접착제를 이용한 상기 상부기판(75)과의 합착이 이루어진다.After the formation of the
상기 하부기판(73)은 임의의 크기를 가지는 액정패널을 여러장 만들 수 있는 크기로 제작되기 때문에 상기 상부기판(75)과의 합착이 끝난 후, 소정의 수단을 이용하여 여러장의 액정패널로 분리하게 되며, 분리된 액정패널의 상부기판을 절단하는 과정을 거치게 된다. Since the
이때, 상기 하부기판(73)중 상부기판(75)과 합착되는 영역을 제 1 영역이라 하고, 상기 상부기판과의 합착되지 않은 영역을 제 2 영역이라 하면, 상기 상부기판은 상기 제 1 영역과 제 2 영역의 경계부분이 절단된다.In this case, when the region of the
이때, 상기 터미널배선 중 상부기판의 제일 바깥쪽에 구성된 제 1 터미널배선(85a)은 전술한 상부기판의 절단공정에서, 제 터미널배선(85a)의 단차에 의해 절 단수단의 물리적 충격의 영향을 받게된다.
In this case, the
이러한 충격으로 상기 제 1 터미널배선(85a)이 자주 단선(open)되는 문제가 발생하게 된다.This shock causes a problem that the first
이와 같은 단선불량은 수리가 불가능하므로 모든 공정을 끝낸 액정패널을 폐기해야 하는 일이 발생한다.Since such disconnection defects cannot be repaired, it is necessary to dispose of the liquid crystal panel after all processes are completed.
따라서, 재료비의 낭비와 더불어 제품의 생산수율을 떨어뜨리는 문제가 발생한다.
Therefore, there is a problem of reducing the production yield of the product with the waste of material costs.
전술한 바와 같은 문제점을 해결하기 위해, 본 발명은 소정의 수단을 더욱 형성하여 상기 단선된 터미널배선을 수리하는 방법을 제공하는데 그 목적이 있다.
In order to solve the problems as described above, an object of the present invention is to provide a method for repairing the disconnected terminal wiring by further forming a predetermined means.
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 상부기판과; 복수 개의 게이트배선과, 상기 복수 개의 게이트배선과 교차하는 복수 개의 데이터배선이 위치하고, 상기 상부기판과 액정층을 사이에 두고 합착되는 제 1 영역과, 상기 제 1 영역의 외곽에 위치한 제 2 영역을 가진 하부기판과; 상기 하부기판의 상기 제 2 영역의 일변에 위치하고, 상기 다수의 데이터배선과 연결되는 복수 개의 데이터패드와; 상기 하부기판의 제 2 영역의 상기 일변과 인접한 타변에 위치하고, 상기 복수 개의 게이트배선과 연결된 복수 개의 게이트패드와; 상기 복수 개의 데이터패드와 상기 복수 개의 게이트패드를 연결하고, 상기 하부기판의 상기 제 1 영역 및 상기 제 2 영역을 통과하는 복수 개의 터미널배선과; 최외각의 상기 터미널배선에 의해서 각각 연결되는 상기 데이터패드와 상기 게이트패드로부터 연장되어 상기 제 2 영역에 형성되며, 상기 최외각의 상기 터미널배선에서 단선이 발견되면, 리페어배선을 각각 연결하여 수리하기 위한 제 1 리페어패드 및 제 2 리페어패드와; 상기 복수 개의 게이트패드에 각각 신호를 전달하는 게이트 PCB와; 상기 복수 개의 데이터패드에 각각 신호를 전달하는 데이터 PCB;를 포함한다.According to an aspect of the present invention, there is provided an LCD device including: an upper substrate; A plurality of gate wirings, a plurality of data wirings intersecting the plurality of gate wirings, a first region bonded to each other with the upper substrate and the liquid crystal layer interposed therebetween, and a second region positioned outside the first region. A lower substrate; A plurality of data pads positioned on one side of the second region of the lower substrate and connected to the plurality of data wires; A plurality of gate pads positioned on the other side of the second region adjacent to the one side of the lower substrate and connected to the plurality of gate lines; A plurality of terminal wirings connecting the plurality of data pads to the plurality of gate pads and passing through the first region and the second region of the lower substrate; When repair is formed in the second region extending from the data pad and the gate pad respectively connected by the outermost terminal wirings and disconnection is found in the outermost terminal wirings, the repair wirings are connected and repaired, respectively. A first repair pad and a second repair pad for; A gate PCB transferring signals to the plurality of gate pads, respectively; And a data PCB for transmitting signals to the plurality of data pads, respectively.
상기 복수 개의 터미널배선은 적어도 8 개인 것을 특징으로 한다.The plurality of terminal wirings may be at least eight.
상기 복수 개의 터미널배선의 저항은 10㎛/㎝ 이하인 것을 특징으로 한다.The resistance of the plurality of terminal wirings is characterized in that less than 10㎛ / ㎝.
상기 제 1 리페어패드 및 상기 제 2 리페어패드는 상기 최외각 터미널배선으로부터 하부기판의 바깥쪽으로 각각 연장된 것을 특징으로 한다.The first repair pad and the second repair pad may extend from the outermost terminal wiring to the outer side of the lower substrate, respectively.
상기 제 1 리페어패드 및 상기 제 2 리페어패드가 노출되어 있는 것을 특징으로 한다.The first repair pad and the second repair pad may be exposed.
상기 제 1 리페어패드 및 상기 제 2 리페어패드는, 상기 제 1 리페어패드 및 상기 제 2 리페어패드의 상부에 각각 제 1 콘택홀 및 제 2 콘택홀을 가지고 형성된 보호층에 의해 노출된 것을 특징으로 한다.The first repair pad and the second repair pad may be exposed by a protective layer formed on the first repair pad and the second repair pad, respectively, having a first contact hole and a second contact hole. .
본 발명에 따른 액정표시장치용 어레이기판의 제조방법은, 하부기판을 준비하는 단계와; 상기 하부기판에 복수 개의 게이트배선와 상기 하부기판의 일면에 상기 복수 개의 게이트배선과 연결되는 복수 개의 게이트패드를 형성하는 단계와; 상기 복수 개의 게이트배선과 교차하는 복수 개의 데이터배선과 상기 하부기판의 일변과 인접한 타변에 상기 복수 개의 데이터배선과 연결되는 복수 개의 데이터패드를 형성하는 단계와; 상기 복수 개의 게이트패드 및 상기 복수 개의 데이터패드를 연결하는 복수개의 터미널배선을 형성하는 단계와; 최외각의 상기 터미널배선에 의해서 각각 연결되는 상기 데이터패드와 상기 게이트패드로부터 연장되어 상기 하부기판 상에 형성되며, 상기 최외각의 상기 터미널배선에서 단선이 발견되면, 리페어배선을 각각 연결하여 수리하기 위한 제 1 리페어패드 및 제 2 리페어패드를 형성하는 단계와; 상기 제 1 리페어패드 및 상기 제 2 리페어패드 상에 각각 제 1 콘택홀 및 제 2 콘택홀을 가진 보호막을 형성하는 단계;를 포함한다.A method of manufacturing an array substrate for a liquid crystal display device according to the present invention includes the steps of preparing a lower substrate; Forming a plurality of gate wirings on the lower substrate and a plurality of gate pads connected to the plurality of gate wirings on one surface of the lower substrate; Forming a plurality of data pads intersecting the plurality of gate lines and a plurality of data pads connected to the plurality of data lines on the other side adjacent to one side of the lower substrate; Forming a plurality of terminal wirings connecting the plurality of gate pads and the plurality of data pads; When the wires are formed on the lower substrate by extending from the data pads and the gate pads respectively connected by the outermost terminal wirings, and disconnection is found in the outermost terminal wirings, the repair wirings are connected and repaired, respectively. Forming a first repair pad and a second repair pad for use; And forming a passivation layer having a first contact hole and a second contact hole on the first repair pad and the second repair pad, respectively.
이하 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
도 6은 본 발명에 따른 액정표시장치용 어레이기판의 일부를 도시한 평면도이다.6 is a plan view showing a part of an array substrate for a liquid crystal display device according to the present invention.
도시한 바와 같이, 하부기판(173)은 상부기판과 합착되는 제 1 영역과 상부기판과 합착되지 않지 않고 제 1 영역의 외곽에 위치한 제 2 영역으로 구성되고, 하부기판(173) 상에 형성한 터미널배선(185) 중 상기 상부기판의 제일 바깥쪽에 구성되는 제 1 터미널배선(185a)에 연결되며, 상기 상부기판과 합착되지 않는 제 2 영역을 지나는 부분에 각각 리페어패드(repair pad)(187)를 형성한다.As shown, the
즉, 하부기판(173)의 모서리부에 평행하게 직각으로 꺽인 각 변에 연결된 소정면적을 가지는 리페어패드(187)를 형성하고, 상기 리페어패드(187) 상부에는 콘택홀(189)을 형성하여, 상기 터미널배선(185a)이 단선 되었을 경우, 상기 각 리페어패드(187)의 상부에 형성된 콘택홀(189)을 통해 리페어배선(191)을 연결하는 방식을 사용한다.That is, a
상기 리페어패드(187)와 콘택홀(189)을 형성하는 방법은 다양하게 이루어질 수 있으며, 이하 간략히 설명한다.The
앞서 설명한 바와 같이, 하부기판에 먼저 게이트배선(미도시)과 게이트전극(미도시)과 게이트패드(201)를 형성한다.As described above, the gate wiring (not shown), the gate electrode (not shown), and the gate pad 201 are first formed on the lower substrate.
상기 게이트패드(B)가 형성된 기판(173)의 일측과 평행하지 않은 타측에 데이터패드(C)를 형성한다.The data pad C is formed on the other side not parallel to one side of the
이때, 각 게이트패드(B)에 연결된 게이트배선 이외에도 상기 일부 데이터패드와 일부 게이트패드에 동시에 연결되는 터미널배선(185)을 형성한다.In this case, in addition to the gate wirings connected to the respective gate pads B,
상기 터미널배선(185)은 하부기판(173)의 좌/우 방향으로 일 방향으로 형성되는 게이트배선과는 달리, 상기 하부기판(173)의 모서리 부분에 근접하여 구성하고, 상기 터미널배선(185a)중 상기 게이트패드와 데이터패드에 근접한 위치에서 각각 연장되어 연결된 소정면적의 제 1 및 제 2 리페어패드(187)를 형성한다.
Unlike the gate wiring formed in one direction in a left / right direction of the
다음으로, 상기 터미널배선(185)을 포함한 게이트배선이 형성된 하부기판(173)의 전면에 절연층을 형성한 후, 상기 게이트전극 상부에 반도체층(미도시)을 형성한다.Next, an insulating layer is formed on the entire surface of the
상기 반도체층이 형성된 기판 상에 상기 데이터패드(C)와 연결되는 데이터배선(미도시)과, 상기 데이터배선(미도시)에서 상기 반도체층 상부(미도시)로 돌출연장된 소스전극(미도시)과 이와는 소정간격 이격된 드레인전극(미도시)을 형성한다.A data line (not shown) connected to the data pad C on the substrate on which the semiconductor layer is formed, and a source electrode protruding from the data line (not shown) to the upper portion of the semiconductor layer (not shown). ) And a drain electrode (not shown) spaced apart from each other by a predetermined interval.
다음으로, 상기 소스 및 드레인전극 등이 형성된 기판의 전면에 절연물질을증착하여 보호층을 형성한다.Next, a protective layer is formed by depositing an insulating material on the entire surface of the substrate on which the source and drain electrodes are formed.
다음으로, 상기 보호층을 패터닝하여, 상기 게이트패드 상부에 콘택홀을 형성하는 공정을 거치게 되며, 동시에 상기 제 1 및 제 2 리페어패드(187) 상부에 콘택홀(189)을 형성하면 된다.Next, the protective layer is patterned to form a contact hole on the gate pad, and at the same time, the
이와 같은 방식으로 리페어패드(187)를 포함한 터미널배선(185)을 형성할 수 있다.In this manner, the
만약, 액정패널이 완성된 후, 검사과정 중 상기 터미널배선(185a)의 단선불량이 발견되면, 도시한 바와 같이 상기 리페어패드(187) 상부에 각각 형성한 콘택홀(189)을 통해 리페어배선(191)을 연결한다.If, after completion of the liquid crystal panel, a disconnection defect of the
상기 리페어배선(191)을 연결하는 방식은 납을 이용한 용접이나, 이방성 도전막(Anisotropic Conductive Film : ACF)과 같은 접착수단을 이용하여 부착 할 수 있다.The
도 7은 도 6의 Ⅱ-Ⅱ을 따라 절단한 단면도이다.FIG. 7 is a cross-sectional view taken along the line II-II of FIG. 6.
도시한 바와 같이, 상기 리페어패드(187)상부에 적층된 절연층(상기 게이트 절연막과 보호층이 적층된 구성)(205)을 일부 식각하여 콘택홀(189)을 형성하게 되고, 상기 콘택홀(189)을 통해 상기 리페어패드(187) 상부에 소정의 수단으로 리페어배선을 와이어본딩(wire bonding)하게되면, 단선된 터미널배선에 흐르는 신호는 상기 리페어배선(191)을 통해 흐르게 되므로, 완벽한 수리가 가능하다.
As illustrated, the insulating layer (the structure in which the gate insulating layer and the protective layer are stacked) 205 stacked on the
따라서, 터미널 배선의 단선불량을 쉽게 수리할 수 있으므로 액정패널을 패기처분 하지 않아도 되어 막대한 재료비 절감효과가 있으며, 또한 제품의 생산수율을 향상시킬 수 있는 효과가 있다.
Therefore, since the disconnection defect of the terminal wiring can be easily repaired, there is no need to discard the liquid crystal panel, thereby reducing enormous material costs, and also improving the production yield of the product.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000024969A KR100685295B1 (en) | 2000-05-10 | 2000-05-10 | Method for repairing signal transmission line for liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000024969A KR100685295B1 (en) | 2000-05-10 | 2000-05-10 | Method for repairing signal transmission line for liquid crystal display device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010103429A KR20010103429A (en) | 2001-11-23 |
KR100685295B1 true KR100685295B1 (en) | 2007-02-22 |
Family
ID=41621497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000024969A KR100685295B1 (en) | 2000-05-10 | 2000-05-10 | Method for repairing signal transmission line for liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100685295B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02123333A (en) * | 1988-11-01 | 1990-05-10 | Matsushita Electric Ind Co Ltd | Matrix type image display device capable of repairing disconnection defect, and relieving method for disconnection |
JPH07301812A (en) * | 1994-05-09 | 1995-11-14 | Mitsubishi Electric Corp | Matrix type display device and method for mending disconnection |
JPH10123545A (en) * | 1996-10-15 | 1998-05-15 | Advanced Display:Kk | Display panel for liquid crystal display device |
JPH10170946A (en) * | 1996-12-16 | 1998-06-26 | Fujitsu Ltd | Liquid crystal display device |
-
2000
- 2000-05-10 KR KR1020000024969A patent/KR100685295B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02123333A (en) * | 1988-11-01 | 1990-05-10 | Matsushita Electric Ind Co Ltd | Matrix type image display device capable of repairing disconnection defect, and relieving method for disconnection |
JPH07301812A (en) * | 1994-05-09 | 1995-11-14 | Mitsubishi Electric Corp | Matrix type display device and method for mending disconnection |
JPH10123545A (en) * | 1996-10-15 | 1998-05-15 | Advanced Display:Kk | Display panel for liquid crystal display device |
JPH10170946A (en) * | 1996-12-16 | 1998-06-26 | Fujitsu Ltd | Liquid crystal display device |
Non-Patent Citations (1)
Title |
---|
02123333 |
Also Published As
Publication number | Publication date |
---|---|
KR20010103429A (en) | 2001-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7714974B2 (en) | Liquid crystal display device and method of fabricating the same | |
US6366331B1 (en) | Active matrix liquid-crystal display device having improved terminal connections | |
KR100763408B1 (en) | liquid crystal display devices | |
US6922226B2 (en) | Liquid crystal display device implementing improved electrical lines and the fabricating method | |
KR20100048002A (en) | Liquid crystal display and method of manufacturing the same | |
KR20080059836A (en) | Cof and lcd with the same | |
KR100800318B1 (en) | Liquid crystal panel of line on glass type and method of fabricating the same | |
KR100450982B1 (en) | method for fabricating liquid crystal display device | |
KR101351552B1 (en) | LCD and method of fabricating of the same | |
KR101153299B1 (en) | Liquid Crystal Display Device and Fabrication method thereof | |
KR20070102048A (en) | Liquid crystal display | |
KR100831300B1 (en) | Liquid crystal panel of line on glass type and method of fabricating the same | |
KR20050003282A (en) | Pad structure of chip on glass package liquid crystal display device | |
KR100734232B1 (en) | method for fabricating liquid crystal display device | |
KR100685295B1 (en) | Method for repairing signal transmission line for liquid crystal display device | |
KR101394920B1 (en) | Chip on glass type liquid crystal display device | |
JP3552780B2 (en) | Liquid crystal display | |
KR100679514B1 (en) | Liquid crystal display device | |
KR101033119B1 (en) | line on glass-type liquid crystal display device | |
KR101093511B1 (en) | Flexible Printed Circuit and method for fabricating of the same | |
KR100694577B1 (en) | Array substrate for Liquid crystal display and method for fabricating thereof | |
KR101264788B1 (en) | Tape carrier package for Liquid Crystal Display Device | |
KR100999010B1 (en) | line on glass-type liquid crystal display device | |
KR100699694B1 (en) | Liquid crystal display device | |
KR100257125B1 (en) | Protection layer for input line of lcd |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101228 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |