KR20010066302A - Method for measuring a hole pattern in a scanning electronic microscope - Google Patents
Method for measuring a hole pattern in a scanning electronic microscope Download PDFInfo
- Publication number
- KR20010066302A KR20010066302A KR1019990067901A KR19990067901A KR20010066302A KR 20010066302 A KR20010066302 A KR 20010066302A KR 1019990067901 A KR1019990067901 A KR 1019990067901A KR 19990067901 A KR19990067901 A KR 19990067901A KR 20010066302 A KR20010066302 A KR 20010066302A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- sem
- measuring
- hole pattern
- hole
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
- H01J37/28—Electron or ion microscopes; Electron or ion diffraction tubes with scanning beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/26—Electron or ion microscopes
- H01J2237/28—Scanning microscopes
- H01J2237/2813—Scanning microscopes characterised by the application
- H01J2237/2817—Pattern inspection
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Length-Measuring Devices Using Wave Or Particle Radiation (AREA)
Abstract
Description
본 발명은 반도체 패턴 변위 측정 방법에 관한 것으로, 특히, SEM(Scanning Electron Microscope) 시스템의 반도체 미세 패턴 변위 측정 방법에 관한 것이다.The present invention relates to a method for measuring semiconductor pattern displacement, and more particularly, to a method for measuring semiconductor fine pattern displacement of a SEM (Scanning Electron Microscope) system.
반도체 생산에 있어서, 포토리소그라피(photolithography) 공정은 디바이스(device)의 크기가 작아지면서 그 중요성이 더욱 부각되고 있다. 이러한 포토 공정은 실제 패턴을 웨이퍼면 상에 전사하는 공정이 그 주가 되고 있지만 패터닝 과정에서 이전 층에 대해 일정한 범위안으로 노광되어 졌는지 확인할 수 있는 검사, 즉, 패턴 변위 측정 검사 또한 그에 못지 않게 중요한 부분으로 자리잡고 있는 추세다.In semiconductor production, the importance of photolithography is becoming more important as the size of devices becomes smaller. This photo process is mainly the process of transferring the actual pattern on the wafer surface, but the inspection that can be confirmed whether the exposure to the previous layer within a certain range during the patterning process, that is, the pattern displacement measurement inspection is equally important. It is a trend.
일반적인 포토 공정에서 측정되어지는 검사 항목으로는, 전사된 패턴의 크기를 측정하는 SEM(Scanning Electron Microscope) 장비와, 이전 층의 정렬(alignment)을 측정하는, 즉, 패턴의 변위(displacement)를 측정하는 오버레이(overlay) 장비를 들 수 있다.The inspection items to be measured in the general photo process include a scanning electron microscope (SEM) device that measures the size of the transferred pattern, and the alignment of the previous layer, that is, the displacement of the pattern. Overlay equipment may be mentioned.
여기서, 오버레이 장비를 이용한 반도체 패턴(pattern) 변위 측정 공정에서는 레티클(reticle)상의 스크라이브 라인(scribe line)(도시 생략됨) 내부의 소정 위치에 오버레이 마크(overlay mark)를 전사하여 패턴 변위를 측정하였다. 이러한 오버레이 마크는 도 1에 도시되어 있다.Here, in the semiconductor pattern displacement measurement process using the overlay equipment, an overlay mark is transferred to a predetermined position inside a scribe line (not shown) on a reticle to measure the pattern displacement. . Such overlay marks are shown in FIG. 1.
도 1에 도시한 바와 같이, 오버레이 마크는 한 변이 20∼30㎛의 외부 박스(outer box)(10)와, 한 변이 10∼20㎛의 내부 박스(inner box)(20)로 이루어져 있으며, 각 박스(10),(20)의 바(bar)의 폭은 2㎛이다.As shown in Fig. 1, the overlay mark is composed of an outer box 10 of 20 to 30 mu m on one side and an inner box 20 of 10 to 20 mu m on one side. The width of the bars of boxes 10 and 20 is 2 탆.
외부 박스(10)는 패터닝 공정의 제 1 층의 레티클 스크라이브 라인(도시 생략)내에 전사되고, 내부 박스(20)는 제 2 층의 레티클 스크라이브 라인(도시 생략)내에 전사되는데, 변위 측정은 이러한 외부 및 내부 박스(10),(20)의 정렬 상태가 동일한 비율로 전사되는지를 검사하는 것이다.The outer box 10 is transferred into a reticle scribe line (not shown) of the first layer of the patterning process, and the inner box 20 is transferred into a reticle scribe line (not shown) of the second layer, the displacement measurement being And whether the alignment of the inner boxes 10 and 20 is transferred at the same ratio.
즉, 외부 박스(10)와 내부 박스(20)를 오버랩(over-lap)시키면, 도시한 바와 같이, 크기가 작은 내부 박스(20)가 외부 박스(10) 내부에 포함되는 바, 외부 박스(10)의 바 안쪽과 내부 박스(20)의 바 바깥쪽간의 거리 비율을 측정하여 패턴 변위를 측정할 수 있다.That is, when the outer box 10 and the inner box 20 overlap, the inner box 20 having a smaller size is included in the outer box 10 as shown in the figure. The pattern displacement may be measured by measuring a distance ratio between the inside of the bar of 10) and the outside of the bar of the inner box 20.
이러한 오버레이 마크를 이용한 패턴 변위 측정 방법은 반도체 패터닝 공정의 보다 정확한 패턴 형성에 지대한 공헌을 하였으나, 패턴이 미세화 또는 고집적화 됨에 따라 일반적인 오버레이 마크를 이용하여 패턴 변위를 측정하는데는 한계에 다다르게 되었다.This method of measuring the pattern displacement using the overlay mark has made a great contribution to more accurate pattern formation in the semiconductor patterning process. However, as the pattern becomes finer or more highly integrated, the pattern displacement measurement method has reached its limit.
즉, 패턴이 미세화 되면 박스 또는 바 형태의 오버레이 마크도 함께 미세화 (예를 들어, 1㎛이내)되는 바, 이 박스 형태의 오버레이 마크가 스테퍼(stepper)의광학 시스템의 경로를 지나 웨이퍼면상에 전사될 때에는 빛의 회절에 의해 홀(hole) 형태로 변형될 수 있는 것이다.In other words, when the pattern is refined, the box or bar-shaped overlay mark is also refined (eg, within 1 μm), and the box-shaped overlay mark is transferred to the wafer surface through the stepper optical system path. When it can be transformed into a hole (hole) by the diffraction of light.
이러한 홀 형태의 마크는 종래의 오버레이 장비로는 측정이 불가능하다는 문제가 있었다.This hole-shaped mark has a problem that it is impossible to measure with conventional overlay equipment.
또한, 상술한 바와 같은 고가의 오버레이 장비의 사용으로 반도체 제조 단가가 상승한다는 문제가 제기되었다.In addition, the use of expensive overlay equipment as described above has raised a problem that the cost of semiconductor manufacturing increases.
따라서, 본 발명은 상술한 문제를 해결하기 위해 안출한 것으로, 반도체 포토 공정시 오버레이되는 홀(hole) 패턴의 중심 좌표값을 검출하여 패턴 변위를 측정하도록 한 SEM(Scanning Electron Microscope) 시스템의 반도체 미세 패턴 변위 측정 방법을 제공하는데 그 목적이 있다.Accordingly, the present invention has been made to solve the above-described problem, the semiconductor fine of the SEM (Scanning Electron Microscope) system to measure the pattern displacement by detecting the center coordinate value of the hole pattern (overlay) overlayed during the semiconductor photo process Its purpose is to provide a method for measuring pattern displacement.
이러한 목적을 달성하기 위하여 본 발명은, SEM 시스템의 반도체 미세 패턴 변위 측정 방법에 있어서, SEM 시스템에서 관측되는 홀 패턴내에서 다수개의 대칭 라인을 작성하는 단계와; 다수개의 대칭 라인의 교점을 검출하는 단계와; 검출되는 교점들의 평균값을 연산하여 홀 패턴의 중심 좌표로 설정하는 단계를 포함하는 것을 특징으로 하는 SEM 시스템의 반도체 미세 패턴 변위 측정 방법을 제공한다.In order to achieve the above object, the present invention provides a method for measuring a semiconductor fine pattern displacement of an SEM system, comprising: creating a plurality of symmetric lines in a hole pattern observed in an SEM system; Detecting intersections of the plurality of symmetric lines; Comprising a step of calculating the average value of the detected intersection points to set the center coordinates of the hole pattern provides a method for measuring a semiconductor fine pattern displacement of the SEM system.
도 1은 통상의 반도체 패턴 변위(displacement) 측정에 사용되는 오버레이 마크(overlay mark)를 개략적으로 도시한 도면,1 schematically shows an overlay mark used in a conventional semiconductor pattern displacement measurement;
도 2는 본 발명에 따른 반도체 미세 패턴 변위 측정에 사용되는 SEM 시스템의 개략적인 블록도,2 is a schematic block diagram of an SEM system used for semiconductor fine pattern displacement measurement according to the present invention;
도 3은 본 발명에 따른 반도체 미세 패턴 변위 측정에 사용되는 홀 패턴의 구성도,3 is a configuration diagram of a hole pattern used for semiconductor fine pattern displacement measurement according to the present invention;
도 4는 본 발명의 바람직한 실시예에 따른 SEM 시스템의 반도체 미세 패턴 변위 측정 과정의 흐름도,4 is a flowchart of a semiconductor fine pattern displacement measurement process of the SEM system according to an embodiment of the present invention;
도 5는 도 3의 홀 패턴의 중심 좌표 검출을 설명하기 위한 도면.FIG. 5 is a diagram for explaining detection of center coordinates of the hole pattern of FIG. 3. FIG.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10 : 외부 박스10: outer box
20 : 내부 박스20: inner box
100 : SEM100: SEM
102 : 제어부102: control unit
104 : 디스플레이부104: display unit
106 : 외부 홀106: outside hall
108 : 내부 홀108: interior hall
a, b, c : 홀 패턴(내부 홀)의 대칭 라인a, b, c: Symmetrical lines of the hole pattern (inner hole)
a', b', c' : 각 대칭 라인의 교점a ', b', c ': intersection of each symmetric line
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
도 2는 본 발명에 따른 반도체 미세 패턴 변위 측정에 사용되는 SEM 시스템의 개략적인 블록도로서, SEM(Scanning Electron Microscope)(100), 제어부(102) 및 디스플레이부(104)를 포함한다.FIG. 2 is a schematic block diagram of an SEM system used for semiconductor micropattern displacement measurement according to the present invention, and includes a scanning electron microscope (SEM) 100, a control unit 102, and a display unit 104.
도시한 바와 같이, SEM(100)은 전사되는 패턴 크기를 측정하는 장비로서, 반도체 포토마스킹 공정 또는 에칭 공정이 완료된 웨이퍼가 원하는 크기로 공정이 진행되었는지를 검사한다. 이러한 SEM(100)은 외부 홀과 내부 홀로 구성된 홀 패턴을 검사하여 홀 패턴의 대칭 라인을 관측하기 위한 수단으로 이용된다.As shown, the SEM 100 is a device for measuring the size of the pattern to be transferred. The SEM 100 inspects whether a wafer having a semiconductor photomasking process or an etching process is completed to a desired size. The SEM 100 is used as a means for observing a symmetric line of the hole pattern by inspecting a hole pattern composed of an outer hole and an inner hole.
즉, 도 3에 도시한 바와 같이, 본 발명에 따른 반도체 미세 패턴 변위 측정에 사용되는 홀 패턴은 외부 홀(106)과 내부 홀(108)로 구성되는데, 내부 홀(108)은 식각 공정등이 진행된 이후의 반도체 기판(112)상의 일정 크기의 공간이며, 외부 홀(106)은 감광막(110)을 도포하고 패터닝 공정을 수행한 후의 공간이다. 본 실시예에서는 이러한 홀 패턴의 내부 홀(108)의 대칭 라인을 이용하여 홀 패턴의 중심 좌표를 측정할 수 있을 것이며, 이러한 중심 좌표 측정 과정은 하기에 기술하기로 한다.That is, as shown in Figure 3, the hole pattern used for the semiconductor fine pattern displacement measurement according to the present invention is composed of an outer hole 106 and the inner hole 108, the inner hole 108 is an etching process, etc. It is a space of a predetermined size on the semiconductor substrate 112 after the progress, and the outer hole 106 is a space after applying the photosensitive film 110 and performing a patterning process. In the present embodiment, the center coordinates of the hole pattern may be measured by using the symmetric lines of the inner holes 108 of the hole pattern, and this center coordinate measuring process will be described below.
한편, 제어부(102)는 상술한 SEM(100)에서 관측되는 홀 패턴의 대칭 라인의 교점을 평균화하여 홀 패턴의 중심 좌표값을 검출하고, 이러한 중심 좌표값을 디스플레이부(104)로 제공한다.Meanwhile, the controller 102 detects the center coordinates of the hole pattern by averaging the intersection points of the symmetric lines of the hole pattern observed in the SEM 100 described above, and provides the center coordinates to the display unit 104.
즉, 디스플레이부(104)는 제어부(102)에 연결되어, 제어부(102)로부터 제공되는 홀 패턴의 중심 좌표값을, 예를 들어, 모니터(도시 생략)를 통해 운용자에게 알리는 역할을 수행한다.That is, the display unit 104 is connected to the control unit 102, and serves to inform the operator of the center coordinate value of the hole pattern provided from the control unit 102, for example, through a monitor (not shown).
이하, 상술한 구성과 함께, 본 발명의 바람직한 실시예에 따른 SEM 시스템의반도체 미세 패턴 변위 측정 과정을 첨부한 도 4의 흐름도를 참조하여 상세하게 설명한다.Hereinafter, with reference to the above-described configuration, with reference to the flow chart of Figure 4 attached to the semiconductor fine pattern displacement measurement process of the SEM system according to a preferred embodiment of the present invention will be described in detail.
먼저, 제어부(102)는 단계(S200)로 진행하여 SEM(100)을 기동시키고 홀 패턴 검사를 명한다.First, the control unit 102 proceeds to step S200 to start the SEM 100 and command the hole pattern inspection.
제어부(102)로부터의 홀 패턴 검사 명령에 따라 SEM(100)은 홀 패턴, 즉, 내부 홀(108)의 대칭 라인을 작성하고 교점을 검출한 후, 이러한 작성 데이터를 제어부(102)로 제공한다(S202)(S204).In accordance with the hole pattern inspection command from the control unit 102, the SEM 100 creates a hole pattern, that is, a symmetric line of the inner hole 108, detects an intersection point, and then provides the generated data to the control unit 102. (S202) (S204).
즉, 도 5에 도시한 바와 같이, 내부 홀(108)의 대칭 라인들(a),(b),(c)을 다수개 작성하고, 이 대칭 라인들(a),(b),(c)의 교점(a'),(b'),(c')을 각각 검출하여, 검출 결과를 제어부(102)로 제공하는 것이다.That is, as shown in FIG. 5, a plurality of symmetric lines (a), (b) and (c) of the inner hole 108 are created, and these symmetric lines (a), (b) and (c) are created. Intersection points a ', (b') and (c ') are respectively detected and the detection result is provided to the control unit 102.
이때, 본 실시예에서는 대칭 라인을 3개만 도시하였으나, 필요에 따라 더 많은 개수의 대칭 라인이 구성될 수 있을 것이며, 이러한 사실은 본 발명의 기술 분야에서 통상의 지식을 가진 자는 용이하게 알 수 있을 것이다.At this time, although only three symmetric lines are shown in the present embodiment, a larger number of symmetric lines may be configured as necessary, and this fact can be easily understood by those skilled in the art. will be.
또한, 작성되는 대칭 라인의 수가 많아질수록 중심 좌표에 대한 신뢰도는 증가할 것이며, 이러한 사실은 당업자라면 용이하게 알 수 있는 바, 구체적인 설명은 생략한다.In addition, as the number of symmetric lines to be created increases, the reliability of the center coordinates will increase, and this fact will be readily understood by those skilled in the art, and a detailed description thereof will be omitted.
한편, SEM(100)으로부터의 작성 데이터가 제공되면, 제어부(102)는 단계(S206)로 진행하여 이 데이터들을 평균화하고, 단계(S208)로 진행하여 중심 좌표값을 검출한다.On the other hand, if creation data from the SEM 100 is provided, the control unit 102 proceeds to step S206 and averages the data, and proceeds to step S208 to detect the center coordinate value.
즉, 이러한 중심 좌표값에 의해 홀 패턴의 중심이 결정되고, 이 중심점의 변화 정도에 따라 반도체 미세 패턴의 변위가 측정될 수 있는 것이다.That is, the center of the hole pattern is determined by the center coordinate value, and the displacement of the semiconductor fine pattern can be measured according to the degree of change of the center point.
따라서, 본 발명은 홀 패턴의 중심 좌표를 측정하여 패턴 변위를 검출하므로써 보다 정밀한 패턴 형성을 구현할 수 있을 뿐만 아니라, 오버레이 장비를 사용하지 않고 SEM 장비만으로 패턴 변위를 검출하여 제조 단가를 절감할 수 있는 효과가 있다.Therefore, the present invention can not only realize a more precise pattern formation by measuring the center coordinates of the hole pattern, but also reduce the manufacturing cost by detecting the pattern displacement using only the SEM equipment without using the overlay equipment. It works.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990067901A KR100355772B1 (en) | 1999-12-31 | 1999-12-31 | Method for measuring a hole pattern in a scanning electronic microscope |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990067901A KR100355772B1 (en) | 1999-12-31 | 1999-12-31 | Method for measuring a hole pattern in a scanning electronic microscope |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010066302A true KR20010066302A (en) | 2001-07-11 |
| KR100355772B1 KR100355772B1 (en) | 2002-10-19 |
Family
ID=19634990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990067901A KR100355772B1 (en) | 1999-12-31 | 1999-12-31 | Method for measuring a hole pattern in a scanning electronic microscope |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100355772B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100501596B1 (en) * | 2001-09-27 | 2005-07-18 | 가부시끼가이샤 도시바 | Micro pattern inspecting device, control device of cd-sem device, micro pattern inspecting method, control method of cd-sem device and recording medium which is readable with computer |
| KR100706813B1 (en) * | 2006-02-13 | 2007-04-12 | 삼성전자주식회사 | Method for arranging patterns of a semiconductor device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63199416A (en) * | 1987-02-16 | 1988-08-17 | Canon Inc | Mark for measuring positional displacement and measuring method for positional displacement using said mark |
| JPH0620902A (en) * | 1992-07-03 | 1994-01-28 | Seiko Epson Corp | Semiconductor device and manufacture of the same |
| KR950010003A (en) * | 1993-09-24 | 1995-04-26 | 김주용 | Pattern line width measurement method |
| KR970010669B1 (en) * | 1993-12-31 | 1997-06-30 | 현대전자산업 주식회사 | Measurment method of contact hole of a semiconductor |
| KR19990055787A (en) * | 1997-12-27 | 1999-07-15 | 김영환 | Method for measuring the critical size of the fine pattern of the semiconductor device |
-
1999
- 1999-12-31 KR KR1019990067901A patent/KR100355772B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100501596B1 (en) * | 2001-09-27 | 2005-07-18 | 가부시끼가이샤 도시바 | Micro pattern inspecting device, control device of cd-sem device, micro pattern inspecting method, control method of cd-sem device and recording medium which is readable with computer |
| KR100706813B1 (en) * | 2006-02-13 | 2007-04-12 | 삼성전자주식회사 | Method for arranging patterns of a semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100355772B1 (en) | 2002-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5982044A (en) | Alignment pattern and algorithm for photolithographic alignment marks on semiconductor substrates | |
| KR20000006182A (en) | Overlay measurement technique using moire patterns | |
| KR20070114109A (en) | Overlay measurement target | |
| KR20000029347A (en) | Reticle having mark for detecting alignment and method for detecting alignment | |
| KR100355772B1 (en) | Method for measuring a hole pattern in a scanning electronic microscope | |
| US6338926B1 (en) | Focus measurement method | |
| US6727989B1 (en) | Enhanced overlay measurement marks for overlay alignment and exposure tool condition control | |
| US6330355B1 (en) | Frame layout to monitor overlay performance of chip composed of multi-exposure images | |
| US7393616B2 (en) | Line end spacing measurement | |
| KR20070014585A (en) | Apparatus for aligning a semiconductor substrate | |
| KR100349106B1 (en) | Method for measuring a pattern displacement in a photomasking process | |
| US20050244729A1 (en) | Method of measuring the overlay accuracy of a multi-exposure process | |
| CN105759563B (en) | Photomask and method for detecting photomask or wafer contamination | |
| KR100644068B1 (en) | Mask for photo lithography | |
| KR100457223B1 (en) | Method for forming overlay measurement pattern capable of using with a alignment mark | |
| KR100772783B1 (en) | Method for measuring error of semiconductor device | |
| KR100769148B1 (en) | Overlay mark and using method for monitoring critical dimension simultaneously | |
| KR100355771B1 (en) | Method for measuring a pattern displacement in a photomasking process | |
| KR100187663B1 (en) | Reticle used in manufacturing semiconductor devices | |
| JPH1174189A (en) | Mark for detecting mis-alignment of mask | |
| KR100283483B1 (en) | Method for manufacturing target for measuring overlapping | |
| KR100375290B1 (en) | Method of analyzing factor responsible for errors in wafer pattern, and apparatus for producing photolithographic mask | |
| KR20040059251A (en) | Overlay mark with multiple box-type marks on one layer | |
| KR100197981B1 (en) | Method of detecting mask alignment in semiconductor devices | |
| KR100284101B1 (en) | Overlay mark of semiconductor wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090825 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |