KR20010060982A - 다중 직렬통신 장치 - Google Patents

다중 직렬통신 장치 Download PDF

Info

Publication number
KR20010060982A
KR20010060982A KR1019990063445A KR19990063445A KR20010060982A KR 20010060982 A KR20010060982 A KR 20010060982A KR 1019990063445 A KR1019990063445 A KR 1019990063445A KR 19990063445 A KR19990063445 A KR 19990063445A KR 20010060982 A KR20010060982 A KR 20010060982A
Authority
KR
South Korea
Prior art keywords
data
serial communication
flash memory
microprocessor
function
Prior art date
Application number
KR1019990063445A
Other languages
English (en)
Inventor
허윤철
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019990063445A priority Critical patent/KR20010060982A/ko
Publication of KR20010060982A publication Critical patent/KR20010060982A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

본 발명은 은행의 자동화기기에 적용되는 다중 직렬 통신장치에서 중앙처리장나 하드디스크 드라이버와 같은 부가적인 자원을 사용하지 않고도 안정되고 정확하게 자동 로그 기능을 수행하고 에뮬레이션 기능을 수행하는데 적당하도록 지원하는 다중 직렬통신 기술에 관한 것이다.
이러한 본 발명의 목적은 피씨(11)와 다수의 주변기기 사이에 접속되어 다중 직렬통신을 지원하는 시스템에 있어서, 다수개의 직렬통신 콘트롤러(14A-14N)와 송수신기(15A-15N) 사이에 각기 접속되어 로그기능 또는 에뮬레이션기능 수행시 플래시 메모리(20)에 저장할 데이터나 그로부터 출력되는 데이터의 경로를 적절히 절환하는 데이터경로 절환부(17A-17N)와; 상기 로그기능 수행시 주변기기로부터 전송되어 오는 데이터를 플래시 메모리(20)에 저장하고, 에뮬레이션기능 수행시 상기 피씨(11)로 하여금 마치 주변기기가 실제로 있는 것처럼 동작하도록 요구된 자료에 상응하는 데이터를 그 플래시 메모리(20)로부터 읽어내어 출력하는 마이크로프로세서(19)에 의하여 달성된다.

Description

다중 직렬통신 장치{APPARATUS FOR SERIAL COMMUNICATION}
본 발명은 은행의 자동화기기에 적용되는 다중 직렬 통신장치에서 로그 기능을 수행하는 기술에 관한 것으로, 특히 중앙처리장나 하드디스크 드라이버와 같은 부가적인 자원을 사용하지 않고도 안정되고 정확하게 자동 로그 기능을 수행하는데 적당하도록한 다중 직렬통신 장치에 관한 것이다.
최근에 보급되고 있는 은행단말장치(예: CD, ATM, Kiosk 등)들은 대부분 피씨(PC)를 기반으로 제작된 것으로 주변기기(자동화 모듈)와의 통신을 위해 직렬 인터페이스를 사용하는데, 대부분의 경우 필요한 주변기기들이 4∼8대 정도이므로 다중 인터페이스 카드를 사용하고 있다.
대부분의 자동화기기들이 현금을 취급하기 때문에 사고의 방지 및 정확한 상황 파악 그리고 개발시의 디버깅(Debugging) 등을 감안하여 직렬 통신에 대한 로그 기능을 제공하고 있다.
그러나, 피씨의 내부에서 기록하는 로그의 경우 주로 하드디스크를 기록매체로 활용하게 된다. 이와 같은 경우 데이터 자료를 하드디스크에 저장하기 위해 버퍼링 작업을 수행하게 되는데, 이 과정에서 정전사고가 발생되면 그 버퍼의 내용이 제대로 기록되지 않거나, 하드디스크가 물리적으로 손상되거나, 파일 시스템 자체가 파괴되는 등의 문제점이 발생될 수 있다.
또한, 상기와 같이 피씨의 내부에서 기록하는 로그의 경우 일단 통신 드라이버에 의해 입력된 자료를 기록하게 되므로 그 통신 드라이버가 오동작 등이 문제가 발생되는 경우 잘못 인식된 데이터를 로그할 수 있다.
도 1은 종래기술에 의한 로그 기능이 구비되지 않은 다중 직렬카드의 블록도로서 이에 도시한 바와 같이, 내부의 하드디스크를 이용하여 다중 직렬카드(20)에 대한 로그 기능을 수행하는 피씨(1)와; 피씨(1)와 다중 직렬카드(2)간의 ISA 버스 상의 신호를 분석하여 다수의 직렬통신 콘트롤러(SCC: Serial Communication Controller)(4A-4N)를 대상으로 선택적인 인터페이스가 가능케 하는 ISA 인터페이스부(3)와; 상기 ISA 인터페이스부(3)를 통해 입력되는 제어신호에 따라 상기 피씨(1)로부터 입력되는 병렬 데이터를 직렬 데이터로 변환하거나, 외부로부터 입력되는 직렬 데이터를 병렬 데이터로 변환하는 다수의 직렬통신 콘트롤러(4A-4N)와; 상기 직렬통신 콘트롤러(4A-4N)에 의해 변환된 직렬 데이터를 일정 길이의 전송로를 통해 외부의 주변기기측으로 전송하는데 적당하도록 변환하고, 외부로부터 전송되어 온 신호를 상기 직렬통신 콘트롤러(4A-4N)가 인식하는데 적당하도록 TTL 신호로 변환하는 다수의 송수신기(5A-5N)와; 외부에 설치되어 있는 다수의 주변기기들을 상기 전송로를 통해 상기 송수신기(5A-5N)에 접속하기 위한 다수의 콘넥터(6A-6N)로 구성된 것으로, 이의 작용을 설명하면 다음과 같다.
로그 기능이 없는 다중 직렬카드(2)가 ISA 버스를 통해 피씨(1)와 접속된 상태에서, 그 피씨(1)는 ISA 인터페이스부(3)를 통해 다수의 직렬통신 콘트롤러(4A-4N) 중에서 임의의 직렬통신 콘트롤러를 선택하여 억세스하게 되며, 필요시 내부의 하드디스크를 이용하여 로그 기능을 수행한다.
이를 위해, 상기 ISA 인터페이스부(3)는 상기 ISA 버스 상의 신호를 분석하여 다수의 직렬통신 콘트롤러(4A-4N) 중에서 해당 직렬통신 콘트롤러에 제어신호를 전송하고, 해당 직렬통신 콘트롤러에서는 그 입력되는 제어신호에 따라 상기 피씨(1)로부터 입력되는 병렬 데이터를 직렬 데이터로 변환하거나, 외부로부터 입력되는 직렬 데이터를 병렬 데이터로 변환한다.
또한, 송수신기(5A-5N)가 한편으로는 상기 각각의 직렬통신 콘트롤러(4A-4N)와 접속되고, 다른 한편으로는 각각의 콘넥터(6A-6N) 및 전송로를 통해 외부의 주변기기(예: CD, ATM, Kiosk 등)와 접속되어 양방향으로의 통신이 원활이 이루어지도록 신호를 처리한다.
즉, 상기 직렬통신 콘트롤러(4A-4N)에 의해 변환된 직렬 데이터를 일정 길이(예: 수∼수십미터)의 전송 케이블을 통해 외부의 주변기기측으로 전송하는데 적당하도록 변환하여 출력하고, 외부로부터 전송되어 온 신호를 그 직렬통신 콘트롤러(4A-4N)가 인식하는데 적당하도록 TTL 레벨의 신호로 변환하여 출력한다.
이와 같이 종래기술에 의한 다중 직렬 통신장치에 있어서는 로그 기능을 수행할 수 없게 되어 있으므로 피씨에서 내부의 하드디스크를 이용하여 로그 기능을 수행하게 되는데, 이와 같은 경우 정전사고에 의해 버퍼의 내용이 하드디스크에 제대로 기록되지 않거나, 하드디스크가 물리적으로 손상되거나, 파일 시스템 자체가 파괴되는 등의 문제점이 발생되어 신뢰성이 저하되는 결함이 있었다. 물론, 외부에 프로토콜 분석기(Protocol analyzer)를 설치하여 해결하는 방법을 고려해 볼 수 있으나, 두대 이상 적용하는 경우 설치 비용이 많이 추가되어 실제로 적용되는 경우는 거의 없다.
따라서, 본 발명의 목적은 중앙처리장나 하드디스크 드라이버와 같은 부가적인 자원을 사용하지 않고 플래시 메모리를 이용하여 신뢰성 있는 로그 기능을 제공하는 다중 직렬통신 장치를 제공함에 있다.
도 1은 종래기술에 의한 다중 직렬통신 장치의 블록도.
도 2는 본 발명에 의한 다중 직렬통신 장치의 일실시 예시 블록도.
도 3a는 도 2에서 데이터경로 절환장치의 일실시 예시도.
도 3b는 도 2에서 데이터경로 절환장치의 다른 실시 예시도.
***도면의 주요 부분에 대한 부호의 설명***
11 : 피씨 12 : 다중 직렬카드
13 : ISA 인터페이스부 14A-14N : 직렬통신 콘트롤러
15A-15N : 송수신기 16A-16N : 콘넥터
17A-17N : 데이터경로 절환부 18A-18N:모니터링 및 에뮬레이션처리부
19 : 마이크로프로세서 20 : 플래시메모리
본 발명의 제1특징은 피씨에 카드 형태로 접속되어 복수개의 주변기기가 직렬로 연결되는 것이 가능케 하는데 있다.
본 발명의 제2특징은 전송되는 자료를 시간 순으로 기록하는 기능을 제공하고, 기록되는 자료는 필요시 언제든지 피씨로 전송할 수 있게 하며, 정전이 발생되더라도 기억된 자료를 계속 보존하는데 있다.
본 발명의 제3특징은 주변장치가 없는 경우에도 기억된 내용을 이용하여 마치 실제로 있는 것처럼 에뮬레이션(emulation) 할 수 있는 기능을 제공하는데 있다.
이하, 첨부한 도면을 참조하여 설명한다.
도 2는 본 발명의 목적을 달성하기 위한 다중 직렬통신 장치의 일실시 예시 블록도로서 이에 도시한 바와 같이, 다수의 은행단말장치들에 해당되는 주변기기들을 관리하기 위해 다중 직렬카드(12) 및 전송선로를 통해 원하는 주변기기들과 선택적으로 통신하는 피씨(11)와; 상기 피씨(11)와 다중 직렬카드(12)간의 ISA 버스 상의 신호를 분석하여 다수의 직렬통신 콘트롤러(14A-14N)를 대상으로 선택적인 인터페이스가 가능케 하는 ISA 인터페이스부(13)와; 상기 ISA 인터페이스부(13)를 통해 입력되는제어신호에 따라 상기 피씨(11)로부터 입력되는 병렬 데이터를 직렬 데이터로 변환하거나, 외부의 주변기기로부터 입력되는 직렬 데이터를 병렬 데이터로 변환하는 다수의 직렬통신 콘트롤러(14A-14N)와; 상기 직렬통신 콘트롤러(14A-14N)에 의해 변환된 직렬 데이터를 일정 길이의 전송로를 통해 외부의 주변기기측으로 전송하는데 적당하도록 변환하고, 외부로부터 전송되어 온 신호를 상기 직렬통신 콘트롤러(14A-14N)가 인식하는데 적당하도록 TTL 신호로 변환하는 다수의 송수신기(15A-15N)와; 외부에 설치되어 있는 다수의 주변기기들을 상기 전송로를 통해 상기 송수신기(15A-15N)에 접속하기 위한 다수의 콘넥터(16A-16N)와; 상기 직렬통신 콘트롤러(14A-14N)와 송수신기(15A-15N) 사이에 각기 접속되어 로그기능 수행모드나 에뮬레이션 수행모드에서 후술할 모니터링 및 에뮬레이터처리부(18A-18N)의 입력데이터 및 출력데이터 경로를 절환하는 데이터경로 절환부(17A-17N)와; 상기 데이터경로 절환부(17A-17N)와 마이크로크프로세서(19) 사이에 위치하여, 직렬 통신선로를 통해 주변기기측으로 전송되는 데이터(TSSC_RxD)를 모니터링하거나, 그 주변기기로부터 수신되는 데이터(RSCC_RxD)를 모니터링하거나 상기 플래시 메모리(20)로부터 전송되는 데이터(RSCC_TxD)를 에뮬레이션하는데 적당하도록 처리하는 모니터링 및 에뮬레이션처리부(18A-18N)와; 상기 모니터링 및 에뮬레이션처리부(18A-18N)를 제어하여 그들을 통해 수신되는 데이터(TSSC_RxD),(RSCC_RxD)를 플래시 메모리(20)에 저장하고, 에뮬레이션기능 수행시 상기 피씨(11)로 하여금 마치 주변기기가 실제로 있는 것처럼 동작하도록 요구된 자료에 상응하는 데이터(RSSC_TxD)를 그 플래시 메모리(20)로부터 읽어내어 출력하는 마이크로프로세서(19)와; 상기 마이크로프로세서(19)의 프로그램 메모리 기능을 수행함과 아울러 로그기능 및 에뮬레이션을 수행할 수 있도록 상기 직렬통신 데이터를 저장하는 플래시 메모리(20)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용을 첨부한 도 2를 참조하여 상세히 설명하면 다음과 같다.
다중 직렬카드(12) 내의 ISA 인터페이스부(13)를 비롯하여 직렬통신 콘트롤러(14A-14N), 송수신기(15A-15N) 및 콘트롤러(16A-16N)는 도 1에서와 동일하게 동작한다. 즉, 피씨(11)는 ISA 인터페이스부(13)를 통해 다수의 직렬통신 콘트롤러(14A-14N) 중에서 임의의 직렬통신 콘트롤러를 선택하여 억세스하게 되는데, 이때 ISA 인터페이스부(13)는 ISA 버스 상의 데이터를 분석하여 다수의 직렬통신 콘트롤러(14A-14N) 중에서 해당 직렬통신 콘트롤러에 제어신호를 전송하고, 해당 직렬통신 콘트롤러에서는 그 입력되는 제어신호에 따라 상기 피씨(11)로부터 입력되는 병렬 데이터를 직렬 데이터로 변환하거나, 외부로부터 입력되는 직렬 데이터를 병렬 데이터로 변환한다.
또한, 송수신기(15A-15N)가 한편으로는 상기 각각의 직렬통신 콘트롤러(14A-14N)측으로 접속되고, 다른 한편으로는 각각의 콘넥터(6A-6N) 및 전송로를 통해 외부의 주변기기(예: CD, ATM, Kiosk 등)와 접속되어 양방향으로의 통신이 원활이 이루어지도록 신호를 처리한다.
단, 상기 ISA 인터페이스부(13)는 기존의 직렬장치를 위한 인터페이스 기능 이외의 로그 기능을 담당하는 마이크로프로세서(19)의 버스를 억세스할 수 있는 기능이 추가되었고, 상기 직렬통신 콘트롤러(14A-14N)는 각각의 데이터경로 절환부(17A-17N)를 통해 송수신기(15A-15N)와 접속되었다.
한편, 상기 데이터경로 절환부(17A-17N)는 로그기능 수행모드나 에뮬레이션 수행모드에서 상기 모니터링 및 에뮬레이터처리부(18A-18N)의 입력 및 출력데이터 경로를 절환하는 기능을 수행한다. 즉, 로그기능 수행모드에서는 상기 송수신기(15A-15N)를 통해 각각의 주변기기로부터 입력되는 데이터를 그 모니터링 및 에뮬레이터처리부(18A-18N)의 입력데이터로 제공하고, 에뮬레이션기능 수행모드에서는 그 모니터링 및 에뮬레이터처리부(18A-18N)로부터 출력되는 데이터를 다시 그 모니터링 및 에뮬레이터처리부(18A-18N)의 입력데이터로 제공하는 기능을 수행한다.
도 3a는 3상태 버퍼를 이용하여 상기 데이터경로 절환부(17A-17N)를 구현한 예를 나타낸 것이고, 도 3b는 멀티플렉서를 이용하여 구현한 예를 나타낸 것으로, 데이터경로 절환부(17A)가 도 3a와 같이 구현된 것을 예로하여 로그기능 수행모드와 에뮬레이션기능 수행모드의 수행과정을 좀더 상세히 설명하면 다음과 같다.
먼저, 로그기능 수행모드에서는 마이크로프로세서(19)에서 수신데이터 선택신호(RxD_SEL1)가 '로우'로 출력되어 3상태 버퍼(BUF1),(BUF2)의 제어단자에 공급되고, 상기 피씨(11)에서 출력되는 전송명령(VER)이 상기의 경로를 통해 데이터경로 절환부(17A)에 전달된 다음 한편으로는 상기 송수신기(15A), 콘넥터(16A) 및 전송케이블을 통해 해당 주변기기측으로 전송되고, 다른 한편으로는 모니터링 및 에뮬레이션처리부(18A)를 통해 마이크로프로세서(19)에 전송되어 플래시 메모리(20)에 저장된다.
이때, 해당 주변기기가 응답신호(CRP200)를 출력하면, 이는 상기의 전송경로와 3상태 버퍼(BUF1)를 통해 피씨(11)측으로 전송됨과 아울러, 다른 한편으로는 상기 모니터링 및 에뮬레이션처리부(18A)를 통해 마이크로프로세서(19)에 전송되어 플래시 메모리(20)에 저장된다. 이때, 상기 3상태 버퍼(BUF2)는 상기 '로우' 상태로 출력되는 수신데이터 선택신호(RxD_SEL1)에 의해 출력 불가능 상태를 유지한다.
에뮬레이션 수행모드에서는 상기 마이크로프로세서(19)에서 수신데이터 선택신호(RxD_SEL1)가 '하이'로 출력되고, 상기 피씨(11)에서 출력되는 전송명령(VER)이 데이터경로 절환부(17A)에 전달된 다음 상기의 경로를 통해 한편으로는 상기 해당 주변기기측으로 전송되고, 다른 한편으로는 상기 모니터링 및 에뮬레이션처리부 (18A)를 통해 마이크로프로세서(19)에 전달된다.
이때, 상기 마이크로프로세서(19)는 상기 전송명령(VER)에 상응되는 데이터 (CRP200)를 상기 플래시 메모리(20)로부터 읽어내어 출력하게 되고, 이는 상기 모니터링 및 에뮬레이션처리부(18A) 및 상기 3상태 버퍼(BUF2)를 통한 후 다시 상기의 경로를 통해 피씨(11)측으로 전송된다. 이때, 상기 3상태 버퍼(BUF1)는 상기 '하이' 상태로 출력되는 수신데이터 선택신호(RxD_SEL1)에 의해 출력 불가능 상태를 유지한다.
상기 모니터링 및 에뮬레이션처리부(18A-18N)는 상기의 설명에서와 같이 직렬 통신선로를 통해 주변기기측으로 전송되는 데이터(TSSC_RxD)를 모니터링하거나, 그 주변기기로부터 수신되는 데이터(RSCC_RxD)를 모니터링하거나 상기 플래시 메모리(20)로부터 전송되는 데이터(RSCC_TxD)를 에뮬레이션하는데 적당하도록 처리하기 위해 사용된 것이다.
또한, 상기 마이크로프로세서(19)는 로그기능 수행시 상기의 설명에서와 같이 모니터링 및 에뮬레이션처리부(18A-18N) 내의 3상태 버퍼(BUF1), (BUF2)를 제어하여 그들을 통해 수신되는 데이터(TSSC_RxD), (RSCC_RxD)를 플래시 메모리(20)에 저장하는 기능을 수행하고, 에뮬레이션기능 수행시에는 상기 피씨(11)로 하여금 마치 주변기기가 실제로 있는 것처럼 동작하도록 요구된 자료에 상응하는 데이터 (RSSC_TxD)를 그 플래시 메모리(20)로부터 읽어내어 출력하는 기능을 수행한다.
그리고, 마이크로프로세서(19)는 상기 ISA 인터페이스부(13)를 통해 입력되는 제어신호(RESET)에 의해 제어되도록 설계되어 있으므로, 그 마이크로프로세서(19)의 구동이 정지된 상태에서 상기 피씨(11)의 제어하에 플래시 메모리(20)의 내용을 자유롭게 열람할 수 있다.
또한, 상기 플래시 메모리(20)는 상기 마이크로프로세서(19)의 프로그램 메모리 기능을 수행하고, 상기의 설명에서와 같이 로그 기능을 수행할 수 있도록 상기 직렬통신 데이터를 저장하는 기능을 갖는다.
이상에서 상세히 설명한 바와 같이 본 발명에 의한 다중 직렬통신카드를 채용하는 것에 의해 신뢰성 있는 로그 기능을 보유할 수 있을 뿐만 아니라, 피씨의 부가적인 자원을 사용하지 않고도 기존 피씨의 하드디스크 드라이브에서 로그를 수행하는 것보다 더욱 안정되고 정확하게 로그기능을 수행할 수 있는 효과가 있다. 또한, 다중 통신채널을 동시에 모니터링하는 것이 가능하고 통신카드 자체에 내장되므로 별도의 연결용 케이블을 필요로 하지 않아 가격 경쟁력 및 사용상의 편리성이 향상되는 효과가 있다. 또한, 에뮬레이션 기능을 갖게 되므로, 문제 상황의 재현 등 자동화 소프트웨어 개발에 이바지할 수 있는 효과가 있다.

Claims (3)

  1. 피씨(11)와 다수의 주변기기 사이에 접속되어 다중 직렬통신을 지원하는 시스템에 있어서, 다수개의 직렬통신 콘트롤러(14A-14N)와 송수신기(15A-15N) 사이에 각기 접속되어 로그기능 또는 에뮬레이션기능 수행시 플래시 메모리(20)에 저장할 데이터나 그로부터 출력되는 데이터의 경로를 적절히 절환하는 데이터경로 절환부(17A-17N)와; 상기 로그기능 수행시 주변기기로부터 전송되어 오는 데이터를 플래시 메모리(20)에 저장하고, 에뮬레이션기능 수행시 상기 피씨(11)로 하여금 마치 주변기기가 실제로 있는 것처럼 동작하도록 요구된 자료에 상응하는 데이터를 그 플래시 메모리(20)로부터 읽어내어 출력하는 마이크로프로세서(19)를 포함하여 구성한 것을 특징으로 하는 다중 직렬통신 장치.
  2. 제1항에 있어서, 데이터경로 절환부(17A-17N)는 상기 마이크로프로세서 (19)의 제어를 받아 필요한 데이터를 선택적으로 출력하는 두 개의 3상태 버퍼(BUF1),(BUF2)를 각기 포함하여 구성된 것을 특징으로 하는 다중 직렬통신 장치.
  3. 제1항에 있어서, 데이터경로 절환부(17A-17N)는 상기 마이크로프로세서 (19)의 제어를 받아 필요한 데이터를 선택적으로 출력하는 하나의 멀티플렉서 (MUX1)를 포함하여 구성된 것을 특징으로 하는 다중 직렬통신 장치.
KR1019990063445A 1999-12-28 1999-12-28 다중 직렬통신 장치 KR20010060982A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990063445A KR20010060982A (ko) 1999-12-28 1999-12-28 다중 직렬통신 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990063445A KR20010060982A (ko) 1999-12-28 1999-12-28 다중 직렬통신 장치

Publications (1)

Publication Number Publication Date
KR20010060982A true KR20010060982A (ko) 2001-07-07

Family

ID=19630784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990063445A KR20010060982A (ko) 1999-12-28 1999-12-28 다중 직렬통신 장치

Country Status (1)

Country Link
KR (1) KR20010060982A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100862488B1 (ko) * 2006-09-27 2008-10-08 후지쯔 가부시끼가이샤 주변 장치, 주변 장치 인식 방법 및 주변 장치 인식프로그램을 기록한 기록매체

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100862488B1 (ko) * 2006-09-27 2008-10-08 후지쯔 가부시끼가이샤 주변 장치, 주변 장치 인식 방법 및 주변 장치 인식프로그램을 기록한 기록매체

Similar Documents

Publication Publication Date Title
CN1573723B (zh) 通过多端口串行的通信方法和装置
US6892254B2 (en) Device driver apparatus for I/O device simulation
EP3117327B1 (en) Universal serial bus emulation of peripheral devices
EP1688845B1 (en) Computer, IO expansion device and method for recognizing connection of IO expansion device
CN111813599A (zh) 固态存储设备、服务器主板及控制方法
US6381675B1 (en) Switching mechanism and disk array apparatus having the switching mechanism
KR100239716B1 (ko) 소형 컴퓨터 시스템 인터페이스 콘트롤러의 진단 테스트 장치
CN112380066B (zh) 一种基于国产平台的服务器维护调试装置及服务器
CN108132899A (zh) 一种传输模式配置方法、装置及系统
EP2093906B1 (en) Optical transceiver, its communication method, and communication system
CN115480628A (zh) 一种芯片端口控制的方法和计算机系统
EP0436458A2 (en) Programmable connector
KR20010060982A (ko) 다중 직렬통신 장치
US9720871B2 (en) Determining cable connections in a multi-cable link
CN112306940B (zh) 一种电路中信号传输的控制方法、装置及电子设备
CN100460876C (zh) 测试系统及其数据接口转换装置
CN216014148U (zh) 一种服务器和服务器背板
CN215494998U (zh) 一种启动检测系统与计算机主板
CN116339771A (zh) 硬盘固件升级的控制方法和计算设备
CN111106949A (zh) 一种交换机多Phy芯片管理的方法和设备
CN114925013A (zh) 一种基于cpld的i2c信号透传方法、设备及介质
CN114168070A (zh) 存储设备、主从确定方法及存储介质
CN118295942A (zh) 数据存储装置、方法、存储介质及电子设备
CN113608935A (zh) 一种测试网卡的方法、系统、设备及介质
KR920000701Y1 (ko) 자기고장 진단기능을 구비한 인터페이스장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination