KR20010059822A

KR20010059822A - 디지털 인터페이스 장치

Info

Publication number: KR20010059822A
Application number: KR1019990067353A
Authority: KR
Inventors: 황하진; 조남석
Original assignee: 구자홍; 엘지전자 주식회사
Priority date: 1999-12-30
Filing date: 1999-12-30
Publication date: 2001-07-06
Also published as: KR100348263B1

Abstract

본 발명은 시스템에 1394 인터페이스를 이용하여 MPEG2 신호를 전송함에 있어서 불연속성이 발생할 경우 이를 연속적인 데이터 값으로 복원하여 전송 및 수신하는 디지털 인터페이스 장치를 제공하기 위한 것으로서, 튜너에서 선택된 특정 채널을 디코딩하고 동기 검파(detection)를 수행하는 VSB(Vestigial-Side Band)부와, 상기 VSB부에서 전송된 제 1 신호 또는 외부 케이블을 통해서 전송된 제 2 신호의 포맷을 소정 포맷으로 복원하는 포맷터부와, 상기 포맷터부를 통해 복원된 제 2 신호와 상기 VSB부를 통해 수신된 신호 중 어느 하나를 선택하여 출력하는 선택부와, 상기 선택부에서 출력된 신호에서 단일 프로그램 트랜스포트 스트림을 추출하고 복원하여 디스플레이하는 디스플레이부를 포함하여 구성되어, 화질의 저하 없는 깨끗한 화면을 디스플레이 할 수 있다.

Description

디지털 인터페이스 장치{apparatus for digital interface}

본 발명은 인터페이스 장치에 관한 것으로, 특히 신호의 불연속성이 발생되는 시스템에서 MPEG2 트랜스포트(transport) 스트림(stream)을 전송하기 위한 장치에 관한 것이다.

최근 급속도로 발전하고 있는 전자 통신에 있어서 디지털 전자장치간의 고속 전송이 요구되어 지고 있으며, 그에 따라 디지털 전자장치간의 고속 전송으로 IEEE 1394 직렬 버스의 사용이 최근 여러 분야에서 적용되어지고 있다.

이 IEEE 1394 직렬 버스 프로토콜에서는 8KHz의 사이클 동기에 따라 먼저 등시성(isochronous) 전송이 진행되고 일정 갭 이후 비동기(asynchronous) 데이터의 전송이 진행된다.

따라서 일정 채널을 할당받아 주기적으로 전송하는 상기 등시성(isochronous) 전송은 영상 신호나 음성 신호 등 타이밍(timing)이 중요한 데이터의 전송에 사용되며, 확인응답(ACK)을 통해 재송수신이 가능한 상기 비동기 전송은 데이터가 안전하게 수신되는 것이 보장되어야 하는 데이터의 전송, 수신에 쓰이게 된다.

이와 같이 디지털 기기 간의 인터페이스 방법으로 부각되고 있는 IEEE 1394 인터페이스를 STB(Set Top Box)와 DTV에 적용할 경우, DTV내의 VSB(Vestigial-Side Band) 출력 포맷이 1394 LLC가 직접 받아 드릴 수 있는 포맷으로 출력 될 경우에는 별 문제가 안 되겠지만, 그 외의 경우에는 신호 포맷에 따라 별도의 포맷터(formatter)를 이용하여 신호의 불연속성을 보상해 주어야 한다.

도 1 은 디지털 STB(Digital Set Top Box : D_STB)(1)와 디지털 티브이(DTV)(2) 그리고 DVCR(Digital Video Cassette Recorder)(3)간에 1394 시리얼 인터페이스로 연결된 장치들을 나타낸 도면이다.

그리고 도 2 는 일반적인 D_STB 또는 튜너(10)가 내장된 DTV 시스템의 내부 구성도를 나타내었다.

도 2를 보면 RF신호를 수신하여 특정 주파수 대의 신호를 필터링(filtering)하는 튜너부(10)와, 상기 튜너부(10)에서 선택된 특정 채널을 디코딩하고 동기 검파(detection)를 수행하는 VSB(Vestigial-Side Band)부(20)와, 상기 VSB부(20)에서 출력되는 MPEG2 트랜스포트 스트림 중에서 단일 프로그램 트랜스포트 스트림을 추출하는 TP 디먹스부(30), 상기 TP 디먹스부(30)에서 선택된 단일 PID(Protocol IDentifier)를 가진 MPEG2 데이터를 디코딩하는 MPEG 디코더부(Moving Picture Experts Group Decoder)(40)와, 상기 디코딩된 MPEG2 데이터를 입력으로 다양한 비디오 디스플레이 포맷을 지원하는 비디오 디스플레이부(50)와, 각각의 구성 요소와 상호 통신을 수행 및 제어하는 CPU(60)로 구성된다.

그러나 이상에서 설명한 종래 기술에 따른 디지털 인터페이스 장치는 VSB 출력 형태가 필드(field) 동기 구간을 만나면 각각 여러 바이트 데이터로 분리되는데, 이와 같이 분리된 데이터 신호를 직접 1394 인터페이스를 통하여 전송 및 수신하게 되면, 수신 측의 DTV에서는 디스플레이되는 화면이 고르지 못한 문제점이 발생된다.

따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 위와 같은 시스템에 1394 인터페이스를 적용하는 장치 및 MPEG2 신호의 전송에 있어서 불연속성이 발생할 경우 이를 연속적인 데이터 값으로 복원하여 전송 및 수신하는 디지털 인터페이스 장치를 제공하는데 그 목적이 있다.

도 1 은 D_STB와 DTV 그리고 DVCR간에 1394 시리얼 인터페이스로 연결된 도면

도 2 는 일반적인 D_STB 또는 튜너(10)가 내장된 DTV 시스템의 내부 구성도

도 3 은 본 발명에서 구현하고자 하는 디지털 인터페이스 장치의 블록도

도 4 는 본 발명에 따른 포맷터부의 동작을 나타낸 블록도

*도면의 주요부분에 대한 부호의 설명

10 : 튜너 20 : VSB 부

30 : TP 디먹스부 40 : MPEG 디코더부

50 : VDP 부 60 : CPU

70 : 선택부 80 : 포맷터부

90 : LLC 부 100 : PHY 부

200 : 메모리 270 : 먹스부

상기와 같은 목적을 달성하기 위한 본 발명에 따른 디지털 인터페이스 장치의 특징은 튜너에서 선택된 특정 채널을 디코딩하고 동기 검파(detection)를 수행하는 VSB(Vestigial-Side Band)부와, 상기 VSB부에서 전송된 제 1 신호 또는 외부 케이블을 통해서 전송된 제 2 신호의 포맷을 소정 포맷으로 복원하는 포맷터부와, 상기 포맷터부를 통해 복원된 제 2 신호와 상기 VSB부를 통해 수신된 신호 중 어느 하나를 선택하여 출력하는 선택부와, 상기 선택부에서 출력된 신호를 단일 프로그램 트랜스포트 스트림을 추출하고 복원하여 디스플레이하는 디스플레이부를 포함하여 구성되는데 있다.

본 발명의 다른 특징은 수신된 MPEG2 데이터와 VSB부의 출력 데이터 중 어느 하나를 선택하여 전송하는데 있다.

본 발명의 또 다른 특징은 상기 포맷터부가 상기 VSB부의 출력신호인 인에이블 신호, 클럭, 그리고 필드동기를 가산하는 가산부와, 상기 가산부에서 생성된 신호를 이용하여 방송 데이터를 라이트/리드하는 메모리와, 상기 가산부에서 생성된 신호를 이용하여 메모리의 라이트/리드에 필요한 인에이블 신호를 생성하는 제 1 인에이블 생성부와, 상기 인에이블 생성부에서 출력되는 신호에 따라 상기 메모리에 저장된 데이터를 선택적으로 출력하는 멀티플렉스부와, 상기 인에이블 생성부에서 출력되는 리드 인에이블 신호를 이용하여 최종 데이터 출력값의 유효 범위를 나타내는 인에이블 신호를 출력하는 제 2 인에이블 생성부를 포함하여 구성되는데 있다.

본 발명의 특징에 따른 작용은 특정 구간에서 불연속적인 형태로 출력되는 MPEG2 데이터를 전송 전에 포맷터를 이용하여 복원하고, 이 후 1394 인터페이스 LLC에 전송함으로써, 시청자는 화질의 저하 없이 깨끗한 화면을 시청할 수 있다.

본 발명의 다른 목적, 특성 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.

본 발명에 따른 디지털 인터페이스 장치의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.

도 3 은 본 발명에서 구현하고자 하는 디지털 인터페이스 장치의 블록도를 나타내었다.

도 3을 보면 RF신호를 수신하여 특정 주파수 대의 신호를 필터링(filtering)하는 튜너부(10)와, 상기 튜너부(10)에서 선택된 특정 채널을 디코딩하고 동기 검파(detection)를 수행하는 VSB(Vestigial-Side Band)부(20)와, 각각의 구성 요소와 상호 통신을 수행 및 제어하는 CPU(60)와, 상기 VSB부(20)에서 전송된 제 1 신호 또는 외부 케이블을 통해서 전송된 제 2 신호의 포맷을 해당 포맷으로 복원하는 포맷터부(80)와, 상기 CPU(60)로부터 제어신호를 받아 상기 포맷터부(80)를 통해 복원된 제 2 신호와 상기 VSB부(20)를 통해 수신된 신호 중 어느 하나를 선택하여 출력하는 선택부(70)와, 상기 선택부(70)에서 출력되는 MPEG2 트랜스포트 스트림 중에서 단일 프로그램 트랜스포트 스트림을 추출하는 TP 디먹스부(30), 상기 TP 디먹스부(30)에서 선택된 단일 PID를 가진 MPEG2 데이터를 디코딩하는 MPEG 디코더부(Moving Picture Experts Group Decoder)(40)와, 상기 디코딩된 MPEG2 데이터를 입력으로 다양한 비디오 디스플레이 포맷을 지원하는 비디오 디스플레이부(50)로 구성된다.

그리고 상기 외부 케이블과 포맷터부(80) 사이에 외부 케이블과 물리적으로 연결된 PHY(Physical Layer)부(100)와, 인터페이스를 위한 데이터 패킷을 생성하고, 또한 CPU와 상호 통신을 통하여 각종 프로토콜을 확인 및 유지하는 LLC(Link Layer Controller)부(90)로 구성된다.

이와 같이 구성된 본 발명에 따른 디지털 인터페이스 장치의 동작을 자세히 살펴보면 다음과 같다.

먼저, VSB부(20)는 튜너부(10)에서 선택된 특정 채널을 디코딩하고 단일 채널을 검파(detection)하여 선택부(selection : SEL)(70)로 전송하거나, 또는 1394 인터페이스를 위해 포맷터부(80)로 전송된다.

이어 포맷터부(80)는 VSB부(20)에서 전송된 신호를 1394 인터페이스를 통해 외부의 디스플레이 장치로 송신하거나, 또는 외부에서 1394 인터페이스를 통해 전송된 MPEG2 데이터를 수신할 때, 수신 측의 포맷과 다른 포맷을 가지는 데이터를 시스템에 맞는 포맷으로 변환한다.

왜냐하면 외부에서 수신되는 MPEG2 데이터는 통상 DVB(Digital Video Broadcasting) 포맷으로 전송되는데, 필드 동기 구간을 만나면 그 구간 동안에 188 바이트 데이터가 연속적인 데이터 형태로 전송되지 않고, 96 바이트와 92 바이트로분리되어 전송된다.

이러한 데이터 포맷을 1394 인터페이스를 통하여 DTV가 수신하게 되면 디스플레이되는 화면이 정상적인 동영상을 디스플레이하지 못하고 깨어진 화면을 디스플레이하게 된다.

따라서 이를 해결하기 위해서 별도로 포맷터부(80)를 두어 불연속성을 갖는 데이터를 복원된 연속적인 데이터로 변환시킨다.

이어 선택부(70)는 CPU(60)로부터 제어신호를 받아 1394 인터페이스를 통해 수신된 신호를 전송할 것인지, 아니면 VSB부(20)에서 출력된 신호를 전송할 것인지를 선택하여 그 중 한 신호를 선택하여 전송한다.

그리고 상기 LLC(Link Layer Controller)부(90)는 1394 인터페이스를 위한 데이터 패킷을 생성하고, 또한 CPU(60)와 상호 통신을 통하여 각종 프로토콜을 확인 및 유지한다.

또 상기 PHY(Physical Layer)부(100)는 1394 버스 상의 다른 노드와 상호 물리적인 연결(connection)상태를 유지하며 1394 버스 상의 데이터 송/수신 기능을 담당한다.

이와 같이 구성된 본 발명에서 포맷터의 동작을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도 4 는 본 발명에 따른 포맷터부의 동작을 나타낸 블록도이다.

도 4를 보면 먼저, VSB부(20)의 출력은 데이터(7:0)와, 유효한 범위의 데이터 값을 나타내는 인에이블(enable)신호인 VALID와, 데이터와 VALID 신호의 기준이되는 클럭(CLK)과, 그리고 VSB 데이터 프레임(frame)을 구성하는 필드 동기인 PSYNC로 구성되어 포맷터부(80)로 인가된다.

그러면 상기 포맷터부(80)는 VSB부(20) 출력 데이터가 필드 동기 구간을 만나면 각각 둘로 분리되므로 이를 보상해 주기 위하여 동기 구간을 복원(recovery)한다.

상기 복원으로 VALID 신호와 인버팅(inverting)된 동기 신호 PSYNC와 그리고 원래의 동기 신호 PSYNC를 가산(adding)한다.

이때 복원하고자 하는 동기 기간이 실제 데이터가 분리되는 시점과 일치하지 않으므로 메인 클럭을 6 배 증가시킨 클럭을 가산함으로서 데이터가 분리되는 시점을 완벽하게 복원(cover)한다.

위에서 가산(adding)을 통해 생성된 신호를 이용하여 메모리에 라이트/리드(write/read)하게 되는데, 이때 이중 포트 SRAM(MEM)(200)를 2 개의 메모리 A와 메모리 B로 나누어 사용한다.

먼저, 메모리 A에 데이터를 라이트하는 동안 메모리 B는 리드하고, 반대로 메모리 B에 데이터를 라이트하는 동안 메모리 A를 리드함으로써, 데이터가 분리되는 구간을 만나도 완벽하게 복원된 연속적인 데이터 값을 출력할 수 있다.

따라서 복원된 VALID 신호를 가지고 먼저 메모리에 라이트할 번지 포인터인 WR_ADDR(110)를 카운터값을 이용하여 발생시킨다.

이때 번지 포인터값 WR_ADDR(110)과 실제 데이터가 메모리(200)에 저장될 시점이 일치하지 않으므로 번지 포인터 지연부 A_DELAY(130)에서 타이밍을 맞춘다.

또한 VALID 신호를 가지고 메모리 A 및 메모리 B에 필요한 인에이블(enable)신호를 만드는데, 먼저 각각의 메모리 선택 신호로 VSBSEL_A(120)와 VSBSEL_B(140)를 만든 후, 이를 가지고 타이밍을 고려하여 각각 메모리 A 및 메모리 B에 필요한 라이트 인에이블 신호 B_WE(150)와 A_WE(160)를 생성하여 메모리(200)에 입력시킨다.

이때 모든 동작이 클럭 라이징 에지(clock rising edge)에서, 그리고 인에이블 신호가 하이(high)에서 동작하도록 로직을 설계한다.

이렇게 함으로서 보다 안정적인 동작을 보장할 수 있다.

이어 VSB부(20)에서 포맷터부(80)로 입력된 데이터(7:0)는 D_Delay부(190)에서 타이밍을 조절하여 상기 생성된 인에이블 신호 B_WE(150), A_WE(160)와 동기를 맞추어 메모리(200)에 입력된다.

그리고 상기 메모리(200)에 저장된 데이터는 리드 번지 포인터 RD_ADDR(180)에 의하여 저장된 위치에서 리드하게 되는데, 이때 리드 번지 포인터 RD_ADDR(180)는 라이트 번지 포인터 WR_ADDR(110)를 만들 때 사용한 동일한 VALID 신호를 카운팅하여 만든다.

그리고 리드 인에이블 신호에 따라 리드 번지 포인터 RD_ADDR(180)도 유효한 값을 가지므로 A_Delay부(190)에서 타이밍을 맞추어 메모리(200)에 인가한다.

또한 VALID 신호를 이용하여 메모리 A 및 메모리 B를 리드 할 때 필요한 인에이블 신호 LLCEN_S1(210)과 LLCEN_S2(210)를 만들고, 타이밍을 고려하여 각각의 선택 신호 LLCSEL_A(230)와 LLCSEL_B(240)를 만든다.

이때 상기 선택 신호 LLCSEL_A(230)는 인에이블 신호 LLCEN_S1(210)의 인버터된 신호를 전송받아 생성된 신호이고, 상기 선택 신호 LLCSEL_B(240)는 인에이블 신호 LLCEN_S1(210)의 신호를 전송받아 생성된 신호이다.

상기 생성된 선택 신호 LLCSEL_A(230)와 LLCSEL_B(240)에 인에이블 신호 LLCEN_S2(220)를 각각 가산함으로서 최종 메모리 리드용 인에이블 신호 B_RE(250)와 A_RE(260)를 생성하여, 리드 인에이블 신호로서 메모리(200)에 인가한다.

상기 리드 인에이블 신호 B_RE(250)와 A_RE(260), 그리고 번지 포인터 RD_ADDR(180)에 의하여 저장된 데이터가 출력되는데, 출력된 데이터 값은 멀티플렉서(multiplexer : MUX)(270)를 통하여 메모리 A 및 메모리 B에 저장되었던 순서대로 각각 선택되어 LLC부(90)에 출력된다.

출력된 데이터는 클럭 라이징(clock rising)에 동기(LATCH)(280)되어 데이터(7:0)가 출력된다.

또한 리드 인에이블 신호 B_RE(250)와 A_RE(260)를 가산하고, 클럭 라이징에 동기(LATCH)(290)하여, 최종 데이터 출력값의 유효 범위를 나타내는 인에이블 신호 Data_valid를 LLC부(90)에 출력한다.

이상에서 설명한 바와 같은 본 발명에 따른 디지털 인터페이스 장치는 다음과 같은 효과가 있다.

첫째, 신호 선택 위치를 VSB부에서 인출하여 DVB 데이터 포맷을 그대로 전송함으로써, DTV에서 디스플레이 되는 화면과 다른 화면을 1394 인터페이스를 통해DVCR(Digital Video Cassette Recorder)에 전송 및 기록할 수 있다.

둘째, MPEG 신호의 불연속성이 존재하는 경우, 디지털 STB나 튜너를 내장한 DTV에 적용되어 화질의 깨어짐이 없는 깨끗한 화면을 디스플레이할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims

튜너에서 선택된 특정 채널을 디코딩하고 동기 검파(detection)를 수행하는 VSB(Vestigial-Side Band)부와,

상기 VSB부에서 전송된 제 1 신호 또는 외부 케이블을 통해서 전송된 제 2 신호의 포맷을 소정 포맷으로 복원하는 포맷터부와,

상기 포맷터부를 통해 복원된 제 2 신호와 상기 VSB부를 통해 수신된 신호 중 어느 하나를 선택하여 출력하는 선택부와,

상기 선택부에서 출력된 신호에서 단일 프로그램 트랜스포트 스트림을 추출하고 복원하여 디스플레이하는 디스플레이부를 포함하여 구성되는 것을 특징으로 하는 디지털 인터페이스 장치.
제 1 항에 있어서, 상기 디스플레이부는

상기 선택부에서 출력되는 MPEG2 트랜스포트 스트림 중에서 단일 프로그램 트랜스포트 스트림을 추출하는 TP 디먹스부,

상기 TP 디먹스부에서 선택된 단일 PID를 가진 MPEG2 데이터를 디코딩하는 MPEG 디코더부와,

상기 디코딩된 MPEG2 데이터를 입력으로 다양한 비디오 디스플레이 포맷을 지원하는 비디오 디스플레이부를 더 포함하여 구성되는 것을 특징으로 하는 디지털 인터페이스 장치.
제 1 항에 있어서, 상기 VSB부에서 출력되는 신호는

방송 데이터,

유효한 범위의 데이터를 나타내는 인에이블 신호,

상기 인에이블 신호의 기준이 되는 클럭, 그리고

VSB부의 데이터 프레임을 구성하는 필드동기를 포함하여 상기 포맷터부에 전송하는 것을 특징으로 하는 디지털 인터페이스 장치.
제 3 항에 있어서,

상기 포맷터부는 상기 인에이블 신호, 클럭, 그리고 필드동기를 가산하는 가산부와,

상기 가산부에서 생성된 신호를 이용하여 방송 데이터를 라이트/리드하는 메모리와,

상기 가산부에서 생성된 신호를 이용하여 메모리의 라이트/리드에 필요한 인에이블 신호를 생성하는 제 1 인에이블 생성부와,

상기 인에이블 생성부에서 출력되는 신호에 따라 상기 메모리에 저장된 데이터를 선택적으로 출력하는 멀티플렉스부와,

상기 인에이블 생성부에서 출력되는 리드 인에이블 신호를 이용하여 최종 데이터 출력값의 유효 범위를 나타내는 인에이블 신호를 출력하는 제 2 인에이블 생성부를 포함하여 구성되는 것을 특징으로 하는 디지털 인터페이스 장치.
제 4 항에 있어서,

상기 메모리는 데이터의 리드 및 라이트를 서로 교차하며 실행하는 제 1 메모리와 제 2 메모리로 구성되는 것을 특징으로 하는 디지털 인터페이스 장치.
제 3 항에 있어서,

상기 클럭은 메인 클럭을 6 배 증가시킨 것을 특징으로 하는 디지털 인터페이스 장치.