JP3734578B2 - バッファメモリを有するデータ処理装置 - Google Patents
バッファメモリを有するデータ処理装置 Download PDFInfo
- Publication number
- JP3734578B2 JP3734578B2 JP29552096A JP29552096A JP3734578B2 JP 3734578 B2 JP3734578 B2 JP 3734578B2 JP 29552096 A JP29552096 A JP 29552096A JP 29552096 A JP29552096 A JP 29552096A JP 3734578 B2 JP3734578 B2 JP 3734578B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- buffer memory
- data
- circuit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
- H04N19/146—Data rate or code amount at the encoder output
- H04N19/152—Data rate or code amount at the encoder output by measuring the fullness of the transmission buffer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、バッファメモリへのアクセスを有する回路を異なるレートで動作させることを目的としたバッファメモリを有するデータ処理装置に関する。本発明は、特に、ディジタルデータをパケットで伝送するシステム、例えば、ＤＶＢ（ディジタルビデオ放送）のようなディジタルテレビジョン送受信システムに適用される。
【０００２】
【従来の技術】
ディジタルテレビジョン受信器は、受信及び復調部と、実際の情報処理部とを含む。受信部の出力のデータは、一般的に、所定の長さの２値語のパケットの形式をとる。情報処理部は受信部から伝送されるので、情報処理部が同一のレートでデータパケットを処理するとは限らず、処理レートが受信レートよりも非常に高い場合がある。従って、バッファメモリが受信部と情報処理部の間に挿入され、このバッファメモリは、受信部による書込みと処理部による読み出しを分離し、上記各部は非同期的に動作する。
【０００３】
【発明が解決しようとする課題】
システムの性能を考慮すると共に、このバッファメモリの寸法を最小限に抑えることが求められる。
【０００４】
【課題を解決するための手段】
本発明の要旨は、バッファメモリが、バッファメモリに長さＬのデータパケットを書込む第１の回路と、バッファメモリからパケットを読み出す第２の回路の間に設けられたデータ処理装置であって、
上記バッファメモリの書込みポインタと、
パケットの開始の検出時に上記ポインタをゼロにリセットする手段とを更に有し、
上記バッファメモリの寸法は、ｎが２以上の整数を表わす場合に、Ｌ／ｎの端数が切り上げられた次の整数と一致することを特徴とするデータ処理装置である。
【０００５】
【発明の実施の形態】
本発明の特定の一実施例によれば、上記ポインタをゼロにリセットする手段は、パケット開始の同期の語を受信されたデータと比較する比較器よりなる。
本発明の特定の一実施例によれば、本発明の装置は、データパケットの上記バッファメモリへの書込みの開始後、特定の時間間隔の間に、上記バッファメモリからの読み出しが開始されないならば、上記第２の回路を再初期化する手段を有する。
【０００６】
本発明の他の特徴及び利点は、添付図面を参照して、その例に限定されることのない特定の実施例の説明を読むことにより明らかになる。
【０００７】
【実施例】
図１にはディジタルテレビジョン復号器のブロック図が示される。復号器は、パラボラアンテナにより受信された信号を変換する低ノイズ周波数変換器に接続されたチューナ１を有する。チューナは、ベースバンド変調された信号を得ることができ、その信号は、復調器／誤り訂正器２により復調と誤り訂正を受ける。本発明の一実施例によれば、誤り訂正はリードソロモン形である。ディジタル信号が回路２の出力で得られる。上記信号により伝搬されたデータストリームは、１８８バイトの固定長を有する輸送パケットと呼ばれるデータパケットを含む。パケットの構成は、一般的に、ビデオ及びオーディオのＭＰＥＧ２方式と呼ばれるＩＳＯ／ＩＥＣ １３８１８−１ 乃至 ＩＳＯ／ＩＥＣ １３８１８−３規格に記載されている。この文脈において、例えば、種々のパケット内のデータフィールドのタイプ及び長さを表わすＭＰＥＧ２方式のアネックスＦが考慮される。
【０００８】
復調器及び誤り訂正器２は、ＦＩＦＯ（先入れ先出し）スタック構造を有する同期メモリ３への書込みを行う。（例えば、符号４等によって示される）データ処理部は、各処理部の独自のペースで上記メモリからデータを読み出す。デマルチプレクサ回路４は、ある種のタイプの所定のデータが受信されたパケット内に存在することを通知することを意図されたフィルタを有する。例えば、オーディオ、ビデオ、アクセス制御データ等のデータのタイプは、識別語によりタグを付けられ、フィルタによってある個数の所定のデータと比較される。フィルタ処理の結果に依存して、パケット又はパケットのセグメントは、適当なアプリケーション復号器に供給される。
【０００９】
デマルチプレクサ４は、デマルチプレクサの内部レジスタに書込みを行い、特に、プログラム可能なフィルタを格納するＲＡＭメモリ６を管理するマイクロコントローラ５により制御される。デマルチプレクサ４は、フィルタ処理されるべき２進語に基づいて上記ＲＡＭメモリのアドレスを指定し、ＲＡＭメモリからフィルタ処理の結果を読み出す。このようなフィルタ処理は、仏国特許出願ＦＲ第９５ ０２３４８号明細書により詳細に記載されている。
【００１０】
アプリケーション復号器は、例えば、ＳＧＳトムソン製の集積回路が実装されたビデオＭＰＥＧ２方式復号器８及びオーディオＭＰＥＧ２方式復号器９により構成される。チップカード１１用のインタフェース１０はデマルチプレクサ４に接続され、デマルチプレクサ４は、チップカードの特定のアドレスに関係したチップカードアクセス制御管理データと、カードが伝送された内容のスクランブルを解除するため必要とされる制御語を判定するための許可メッセージとを送出する。インタフェース１０とカード１１の間の通信のプロトコルは、ＩＳＯ ７１８６−3 規格に準拠する。「テレテキスト」再挿入回路１２は、ビデオデータから別のパケットで送信されたテレテキストデータをビデオ信号中に挿入する。本発明の一実施例によれば、テレテキスト回路は、仏国特許出願ＦＲ第９４ ０８１９５号明細書に記載されているような回路である。
【００１１】
デマルチプレクサ４は、アプリケーション復号器、チップカードインタフェース、及びテレテキスト回路と共に、ＲＡＭ７の資源を共有する。バッファは、種々の回路に設けられる。デマルチプレクサは、バッファ内にデータを一時的に記憶し、次いで、そのデータは上記回路により読み出される。
ＭＰＥＧ２方式の輸送パケットは１８８バイトの長さを有する。先入れ先出しメモリ３の寸法は、この長さの値に基づいて選択される。かくして、経済的な目的のため、パケット全体の寸法よりも短いサイズの先入れ先出しメモリを使用することが要求される。
【００１２】
先入れ先出しメモリ３は、書込みアドレスポインタ及び読み出しアドレスポインタによって管理される。ポインタがメモリの最後に達したとき、ポインタは自動的にゼロにリセットされる。本発明の一実施例に関する限り、上記ポインタはメモリ３の一体的な部分を形成する。
メモリの寸法は、以下の条件、即ち、パケットの最後が一定のアドレスに書かれるとき、このアドレスと、次のパケットの書込みが始まるアドレスとの間隔を最大にするというに条件に基づいて選択される。これにより、データが以降のパケットの書込みにより消去される前に、デマルチプレクサ４が上記メモリからデータを読むため利用可能な時間を最大にすることが可能である。
【００１３】
本発明の一実施例によれば、メモリの寸法は６３バイトである。この寸法は、３で除算されたパケットの寸法が整数を与えない場合に、次の整数に切り上げられたデータパケットの寸法の３分の１に対応する。
図２には、典型的なパケットのメモリ３への書込み方法、即ち、中断されることなく書き込まれたパケットが示される。パケットの書込みは、固定アドレス、通例アドレス０で始まる。立ち上がりエッジが輸送パケットの開始を通知するデータ有効信号が復調器及び訂正器回路２により送出されたとき、或いは、システムの動作に対する割り込み後に、書込みポインタはゼロにリセットされる。上記の有効信号は、パケットの読み出しが可能であることを知らせるべく、デマルチプレクサの構成部品にも伝送される。
【００１４】
第１のパス（図２において数字１で示される）の間に、パケットの中の最初の６３バイトが書込まれ、書込みポインタは、メモリの最後で輪状にアドレス０へ戻る。同様に、次の６３バイトが第２のパス中に書込まれる。第３のパスの間に、パケットの最後がメモリの最後から２番目のアドレスに書込まれ、次のパケットの書込みのため書込みカウンタがゼロにリセットされる前に、１バイトが空いたままの状態にされる。
【００１５】
従って、メモリの寸法に対し、パケットの最後のバイトと、次のパケットの最初のバイトの間隔が、最適化される。
読み出しポインタは、パケットの最後、又は、システムの中断（誤りのあるデータ、電源不良等）の後にゼロにリセットされ、次のパケットの開始アドレスは、アドレス０に固定される。
【００１６】
本発明の他の一実施例によれば、デマルチプレクサがパケットの書込み開始後の所定のクロックサイクル数の間にバッファメモリを未だ読み出し始めていないならば、デマルチプレクサを再初期化する信号が発生される。この信号は、強制的にデマルチプレクサによるパケットの処理を進行させ始め、再初期化の効果により、デマルチプレクサはあらゆる異常な状態から脱出させられる。上記本発明の一実施例によれば、デマルチプレクサは、バッファメモリに書込まれたデータと高速に同期される。かくして、回路２により回路４に伝送されたデータ有効信号は、単に新しいパケットの存在を回路４に通知するだけであり、回路４に新しいパケットを強制的に考慮させることはない。これにより、回路４は、場合に応じて前のパケットの処理を終了させることが可能である。上記実施例の枠組みの範囲内で、パケットの中の最初の５８バイトの書込みが読み出しの開始前に完了したとき、再初期化信号が発生させられる。
【００１７】
本発明が実施例の説明のために与えられた数値に限定されないことは明らかである。特に、データパケットの寸法に対し、メモリの寸法を定めるために使用された除算の係数は、３以外の数でも構わない。上記の例において、この係数がパケットの寸法の除数であるかどうかに依存して、次の整数への切上げが必要ではない場合がある。
【図面の簡単な説明】
【図１】衛星ディジタルテレビジョン受信器のブロック図である。
【図２】本発明の一実施例によるメモリをデータパケットの寸法に関して示す図である。
【符号の説明】
１ チューナ
２ 復調器／誤り訂正器
３ 同期メモリ
４ デマルチプレクサ
５ マイクロコントローラ
６，７ ＲＡＭメモリ
８ ビデオＭＰＥＧ方式復号器
９ オーディオＭＰＥＧ方式復号器
１０ インタフェース
１１ チップカード
１２ テレテキスト再挿入回路
【発明の属する技術分野】
本発明は、バッファメモリへのアクセスを有する回路を異なるレートで動作させることを目的としたバッファメモリを有するデータ処理装置に関する。本発明は、特に、ディジタルデータをパケットで伝送するシステム、例えば、ＤＶＢ（ディジタルビデオ放送）のようなディジタルテレビジョン送受信システムに適用される。
【０００２】
【従来の技術】
ディジタルテレビジョン受信器は、受信及び復調部と、実際の情報処理部とを含む。受信部の出力のデータは、一般的に、所定の長さの２値語のパケットの形式をとる。情報処理部は受信部から伝送されるので、情報処理部が同一のレートでデータパケットを処理するとは限らず、処理レートが受信レートよりも非常に高い場合がある。従って、バッファメモリが受信部と情報処理部の間に挿入され、このバッファメモリは、受信部による書込みと処理部による読み出しを分離し、上記各部は非同期的に動作する。
【０００３】
【発明が解決しようとする課題】
システムの性能を考慮すると共に、このバッファメモリの寸法を最小限に抑えることが求められる。
【０００４】
【課題を解決するための手段】
本発明の要旨は、バッファメモリが、バッファメモリに長さＬのデータパケットを書込む第１の回路と、バッファメモリからパケットを読み出す第２の回路の間に設けられたデータ処理装置であって、
上記バッファメモリの書込みポインタと、
パケットの開始の検出時に上記ポインタをゼロにリセットする手段とを更に有し、
上記バッファメモリの寸法は、ｎが２以上の整数を表わす場合に、Ｌ／ｎの端数が切り上げられた次の整数と一致することを特徴とするデータ処理装置である。
【０００５】
【発明の実施の形態】
本発明の特定の一実施例によれば、上記ポインタをゼロにリセットする手段は、パケット開始の同期の語を受信されたデータと比較する比較器よりなる。
本発明の特定の一実施例によれば、本発明の装置は、データパケットの上記バッファメモリへの書込みの開始後、特定の時間間隔の間に、上記バッファメモリからの読み出しが開始されないならば、上記第２の回路を再初期化する手段を有する。
【０００６】
本発明の他の特徴及び利点は、添付図面を参照して、その例に限定されることのない特定の実施例の説明を読むことにより明らかになる。
【０００７】
【実施例】
図１にはディジタルテレビジョン復号器のブロック図が示される。復号器は、パラボラアンテナにより受信された信号を変換する低ノイズ周波数変換器に接続されたチューナ１を有する。チューナは、ベースバンド変調された信号を得ることができ、その信号は、復調器／誤り訂正器２により復調と誤り訂正を受ける。本発明の一実施例によれば、誤り訂正はリードソロモン形である。ディジタル信号が回路２の出力で得られる。上記信号により伝搬されたデータストリームは、１８８バイトの固定長を有する輸送パケットと呼ばれるデータパケットを含む。パケットの構成は、一般的に、ビデオ及びオーディオのＭＰＥＧ２方式と呼ばれるＩＳＯ／ＩＥＣ １３８１８−１ 乃至 ＩＳＯ／ＩＥＣ １３８１８−３規格に記載されている。この文脈において、例えば、種々のパケット内のデータフィールドのタイプ及び長さを表わすＭＰＥＧ２方式のアネックスＦが考慮される。
【０００８】
復調器及び誤り訂正器２は、ＦＩＦＯ（先入れ先出し）スタック構造を有する同期メモリ３への書込みを行う。（例えば、符号４等によって示される）データ処理部は、各処理部の独自のペースで上記メモリからデータを読み出す。デマルチプレクサ回路４は、ある種のタイプの所定のデータが受信されたパケット内に存在することを通知することを意図されたフィルタを有する。例えば、オーディオ、ビデオ、アクセス制御データ等のデータのタイプは、識別語によりタグを付けられ、フィルタによってある個数の所定のデータと比較される。フィルタ処理の結果に依存して、パケット又はパケットのセグメントは、適当なアプリケーション復号器に供給される。
【０００９】
デマルチプレクサ４は、デマルチプレクサの内部レジスタに書込みを行い、特に、プログラム可能なフィルタを格納するＲＡＭメモリ６を管理するマイクロコントローラ５により制御される。デマルチプレクサ４は、フィルタ処理されるべき２進語に基づいて上記ＲＡＭメモリのアドレスを指定し、ＲＡＭメモリからフィルタ処理の結果を読み出す。このようなフィルタ処理は、仏国特許出願ＦＲ第９５ ０２３４８号明細書により詳細に記載されている。
【００１０】
アプリケーション復号器は、例えば、ＳＧＳトムソン製の集積回路が実装されたビデオＭＰＥＧ２方式復号器８及びオーディオＭＰＥＧ２方式復号器９により構成される。チップカード１１用のインタフェース１０はデマルチプレクサ４に接続され、デマルチプレクサ４は、チップカードの特定のアドレスに関係したチップカードアクセス制御管理データと、カードが伝送された内容のスクランブルを解除するため必要とされる制御語を判定するための許可メッセージとを送出する。インタフェース１０とカード１１の間の通信のプロトコルは、ＩＳＯ ７１８６−3 規格に準拠する。「テレテキスト」再挿入回路１２は、ビデオデータから別のパケットで送信されたテレテキストデータをビデオ信号中に挿入する。本発明の一実施例によれば、テレテキスト回路は、仏国特許出願ＦＲ第９４ ０８１９５号明細書に記載されているような回路である。
【００１１】
デマルチプレクサ４は、アプリケーション復号器、チップカードインタフェース、及びテレテキスト回路と共に、ＲＡＭ７の資源を共有する。バッファは、種々の回路に設けられる。デマルチプレクサは、バッファ内にデータを一時的に記憶し、次いで、そのデータは上記回路により読み出される。
ＭＰＥＧ２方式の輸送パケットは１８８バイトの長さを有する。先入れ先出しメモリ３の寸法は、この長さの値に基づいて選択される。かくして、経済的な目的のため、パケット全体の寸法よりも短いサイズの先入れ先出しメモリを使用することが要求される。
【００１２】
先入れ先出しメモリ３は、書込みアドレスポインタ及び読み出しアドレスポインタによって管理される。ポインタがメモリの最後に達したとき、ポインタは自動的にゼロにリセットされる。本発明の一実施例に関する限り、上記ポインタはメモリ３の一体的な部分を形成する。
メモリの寸法は、以下の条件、即ち、パケットの最後が一定のアドレスに書かれるとき、このアドレスと、次のパケットの書込みが始まるアドレスとの間隔を最大にするというに条件に基づいて選択される。これにより、データが以降のパケットの書込みにより消去される前に、デマルチプレクサ４が上記メモリからデータを読むため利用可能な時間を最大にすることが可能である。
【００１３】
本発明の一実施例によれば、メモリの寸法は６３バイトである。この寸法は、３で除算されたパケットの寸法が整数を与えない場合に、次の整数に切り上げられたデータパケットの寸法の３分の１に対応する。
図２には、典型的なパケットのメモリ３への書込み方法、即ち、中断されることなく書き込まれたパケットが示される。パケットの書込みは、固定アドレス、通例アドレス０で始まる。立ち上がりエッジが輸送パケットの開始を通知するデータ有効信号が復調器及び訂正器回路２により送出されたとき、或いは、システムの動作に対する割り込み後に、書込みポインタはゼロにリセットされる。上記の有効信号は、パケットの読み出しが可能であることを知らせるべく、デマルチプレクサの構成部品にも伝送される。
【００１４】
第１のパス（図２において数字１で示される）の間に、パケットの中の最初の６３バイトが書込まれ、書込みポインタは、メモリの最後で輪状にアドレス０へ戻る。同様に、次の６３バイトが第２のパス中に書込まれる。第３のパスの間に、パケットの最後がメモリの最後から２番目のアドレスに書込まれ、次のパケットの書込みのため書込みカウンタがゼロにリセットされる前に、１バイトが空いたままの状態にされる。
【００１５】
従って、メモリの寸法に対し、パケットの最後のバイトと、次のパケットの最初のバイトの間隔が、最適化される。
読み出しポインタは、パケットの最後、又は、システムの中断（誤りのあるデータ、電源不良等）の後にゼロにリセットされ、次のパケットの開始アドレスは、アドレス０に固定される。
【００１６】
本発明の他の一実施例によれば、デマルチプレクサがパケットの書込み開始後の所定のクロックサイクル数の間にバッファメモリを未だ読み出し始めていないならば、デマルチプレクサを再初期化する信号が発生される。この信号は、強制的にデマルチプレクサによるパケットの処理を進行させ始め、再初期化の効果により、デマルチプレクサはあらゆる異常な状態から脱出させられる。上記本発明の一実施例によれば、デマルチプレクサは、バッファメモリに書込まれたデータと高速に同期される。かくして、回路２により回路４に伝送されたデータ有効信号は、単に新しいパケットの存在を回路４に通知するだけであり、回路４に新しいパケットを強制的に考慮させることはない。これにより、回路４は、場合に応じて前のパケットの処理を終了させることが可能である。上記実施例の枠組みの範囲内で、パケットの中の最初の５８バイトの書込みが読み出しの開始前に完了したとき、再初期化信号が発生させられる。
【００１７】
本発明が実施例の説明のために与えられた数値に限定されないことは明らかである。特に、データパケットの寸法に対し、メモリの寸法を定めるために使用された除算の係数は、３以外の数でも構わない。上記の例において、この係数がパケットの寸法の除数であるかどうかに依存して、次の整数への切上げが必要ではない場合がある。
【図面の簡単な説明】
【図１】衛星ディジタルテレビジョン受信器のブロック図である。
【図２】本発明の一実施例によるメモリをデータパケットの寸法に関して示す図である。
【符号の説明】
１ チューナ
２ 復調器／誤り訂正器
３ 同期メモリ
４ デマルチプレクサ
５ マイクロコントローラ
６，７ ＲＡＭメモリ
８ ビデオＭＰＥＧ方式復号器
９ オーディオＭＰＥＧ方式復号器
１０ インタフェース
１１ チップカード
１２ テレテキスト再挿入回路
Claims (3)
- 循環的バッファメモリが、長さＬのデータパケットを上記バッファメモリに書込む第１の回路と、上記バッファメモリからパケットを読み出す第２の回路の間にあるデータ処理装置であって、
上記バッファメモリの書込みポインタと、
パケットの開始の検出時に上記ポインタをゼロにリセットする手段とを更に有し、
格納に使用される上記バッファメモリの寸法は、ｎが２以上の整数を表わす場合に、次の整数に切り上げられたＬ／ｎと一致させることを特徴とする装置。 - 上記ポインタをゼロにリセットする手段は、パケット開始同期ワードを受信されたデータと比較する比較器よりなることを特徴とする請求項１記載の装置。
- データパケットの上記バッファメモリへの書込みの開始後、指定された時間間隔の間に、上記バッファメモリからの読み出しが始められていないならば、上記第２の回路を再初期化する手段を更に有することを特徴とする請求項１又は２記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9513281A FR2741172B1 (fr) | 1995-11-09 | 1995-11-09 | Dispositif de traitement de donnees comportant une memoire tampon |
| FR9513281 | 1995-11-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09261279A JPH09261279A (ja) | 1997-10-03 |
| JP3734578B2 true JP3734578B2 (ja) | 2006-01-11 |
Family
ID=9484403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29552096A Expired - Fee Related JP3734578B2 (ja) | 1995-11-09 | 1996-11-07 | バッファメモリを有するデータ処理装置 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0773689B1 (ja) |
| JP (1) | JP3734578B2 (ja) |
| CN (1) | CN1110160C (ja) |
| DE (1) | DE69620978T2 (ja) |
| FR (1) | FR2741172B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0946053A1 (en) * | 1998-03-27 | 1999-09-29 | CANAL+ Société Anonyme | Memory management in a receiver/decoder |
| JP2004171411A (ja) * | 2002-11-21 | 2004-06-17 | Hitachi Global Storage Technologies Netherlands Bv | データ記憶装置及びバッファメモリの管理方法 |
| CN100366022C (zh) * | 2004-04-02 | 2008-01-30 | 华为技术有限公司 | 一种缓存分配方法及装置 |
| CN101309261B (zh) * | 2008-07-14 | 2011-04-06 | 成都卫士通信息产业股份有限公司 | 一种网络数据报文处理方法及系统、设备 |
| CN102023821A (zh) * | 2010-12-16 | 2011-04-20 | 成都市华为赛门铁克科技有限公司 | 一种磁盘空间管理方法及系统 |
| CN103491426A (zh) * | 2013-08-31 | 2014-01-01 | 中山大学 | 一种iptv的视频点播系统 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62177647A (ja) * | 1986-01-31 | 1987-08-04 | Toshiba Corp | 通信制御装置におけるバツフア管理方式 |
| GB8722394D0 (en) * | 1987-09-23 | 1987-10-28 | British Telecomm | Video coder |
| US5185863A (en) * | 1989-12-01 | 1993-02-09 | National Semiconductor Corporation | Byte-wide elasticity buffer |
| US5386212A (en) * | 1992-11-19 | 1995-01-31 | General Instrument Corporation | Double buffer scheme for variable length decoder |
-
1995
- 1995-11-09 FR FR9513281A patent/FR2741172B1/fr not_active Expired - Fee Related
-
1996
- 1996-11-07 EP EP19960402376 patent/EP0773689B1/fr not_active Expired - Lifetime
- 1996-11-07 JP JP29552096A patent/JP3734578B2/ja not_active Expired - Fee Related
- 1996-11-07 DE DE1996620978 patent/DE69620978T2/de not_active Expired - Lifetime
- 1996-11-09 CN CN96121933A patent/CN1110160C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0773689B1 (fr) | 2002-05-02 |
| EP0773689A1 (fr) | 1997-05-14 |
| FR2741172B1 (fr) | 1997-12-12 |
| DE69620978D1 (de) | 2002-06-06 |
| DE69620978T2 (de) | 2002-10-31 |
| CN1152244A (zh) | 1997-06-18 |
| CN1110160C (zh) | 2003-05-28 |
| JPH09261279A (ja) | 1997-10-03 |
| FR2741172A1 (fr) | 1997-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3389843B2 (ja) | 情報処理装置におけるデジタル放送受信システム | |
| US6940873B2 (en) | Data stream control system for associating counter values with stored selected data packets from an incoming data transport stream to preserve interpacket time interval information | |
| EP2329654B1 (en) | Devices of digital video reception and output having error detection and concealment circuitry and techniques | |
| US5903324A (en) | Transport processor interface for a digital television system | |
| US6081650A (en) | Transport processor interface and video recorder/playback apparatus in a field structured datastream suitable for conveying television information | |
| US6778537B1 (en) | Data processing system and time stamp creating method | |
| EP2278803B1 (en) | Data recording and reproducing method and system | |
| KR20040098045A (ko) | 채널 변경 지연을 감소시키기 위해 데이터 캐싱하기 위한장치 및 방법 | |
| JP3693702B2 (ja) | 逆トランスポート・プロセッサに関する媒体エラー・コード発生器 | |
| EP0825784A2 (en) | Apparatus and method for transmitting data | |
| US20020064376A1 (en) | Content supply method and content data recording/reproducing method and apparatus | |
| JP3734578B2 (ja) | バッファメモリを有するデータ処理装置 | |
| EP0825783A2 (en) | Apparatus and methods for transmitting data | |
| KR100433112B1 (ko) | 착탈가능한조건부액세스모듈들을종속접속하는방법,소정의시퀀스삽입회로및종속접속방법의수행을위한시퀀스검출회로 | |
| US5953489A (en) | Transport bit stream recording/reproducing apparatus and method | |
| EP0768010B1 (en) | Transport processor interface and video recorder/playback apparatus for a digital television system | |
| US20050147175A1 (en) | Stream data communication system | |
| GB2359694A (en) | Controlling offset of time stamp | |
| US5847779A (en) | Synchronizing a packetized digital datastream to an output processor in a television signal processing system | |
| US7050436B1 (en) | Device and method for processing a stream of data | |
| CN114598756B (zh) | 一种alp数据包的处理方法、存储介质及电子设备 | |
| MXPA02012958A (es) | Metodo y dispositivo de lectura de datos grabados mpeg transmitidos en un bus ieee 1394. | |
| KR100348263B1 (ko) | 디지털 인터페이스 장치 | |
| KR100291715B1 (ko) | 데이터패킷처리시스템 | |
| KR20010011951A (ko) | 디지털 방송 수신기의 수신 데이터스트림 저장/재생 장치 및방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050810 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050927 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051019 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101028 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111028 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121028 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121028 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131028 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |