KR20010059319A - A method for reducing electro magnetic interference for crystal oscillator - Google Patents

A method for reducing electro magnetic interference for crystal oscillator Download PDF

Info

Publication number
KR20010059319A
KR20010059319A KR1019990066711A KR19990066711A KR20010059319A KR 20010059319 A KR20010059319 A KR 20010059319A KR 1019990066711 A KR1019990066711 A KR 1019990066711A KR 19990066711 A KR19990066711 A KR 19990066711A KR 20010059319 A KR20010059319 A KR 20010059319A
Authority
KR
South Korea
Prior art keywords
layer
crystal oscillator
electronic circuit
circuit board
electromagnetic interference
Prior art date
Application number
KR1019990066711A
Other languages
Korean (ko)
Inventor
이승수
Original Assignee
이계안
현대자동차주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이계안, 현대자동차주식회사 filed Critical 이계안
Priority to KR1019990066711A priority Critical patent/KR20010059319A/en
Publication of KR20010059319A publication Critical patent/KR20010059319A/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10075—Non-printed oscillator

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

PURPOSE: A method of reducing electromagnetic interference(EMI) of a crystal oscillator is provided to block the EMI affecting the crystal oscillator. CONSTITUTION: In the method of preventing EMI affecting the crystal oscillator, a ground layer(130), made of insulation element, covers the crystal oscillator(120). The ground layer(130) prevents EMI generated at the bus line(140) from affecting the crystal oscillator(120). The electronic circuit board(100) includes four layers. The first layer includes a micom(110) and a crystal layer(120). The second layer includes lines providing voltage for the micom(110) and the crystal oscillator(120). The third layer includes the ground layer(130). The fourth layer includes a bus line connecting electronically in between the micom(110), the crystal oscillator(120) and other semiconductor chips.

Description

수정 발진기의 전자파 간섭을 감소시키기 위한 방법{A METHOD FOR REDUCING ELECTRO MAGNETIC INTERFERENCE FOR CRYSTAL OSCILLATOR}A METHOD FOR REDUCING ELECTRO MAGNETIC INTERFERENCE FOR CRYSTAL OSCILLATOR}

이 발명은 마이크로 컨트롤러(micro controller)(이하 '마이컴'이라 한다) 와 다수의 전자 소자 및 수정 발진기(crystal oscillator)가 실장된 전자회로기판에 관한 것으로, 특히 수정 발진기에 미치는 EMI(electro-magnetic interference)(전자기파 간섭)의 영향을 줄이는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic circuit board on which a microcontroller (hereinafter referred to as a "microcom"), a large number of electronic devices, and a crystal oscillator are mounted. In particular, electromagnetic interference affecting a crystal oscillator ) Is to reduce the effects of (electromagnetic interference).

마이컴 주변의 크리스탈(crystal)은 EMI에 가장 예민한 부위로서 세계 여러 선진업체의 ECU 설계시 레이 아웃(lay out) 기법이 다양하게 정해져 있다.The crystal around the microcomputer is the most sensitive part of EMI, and there are various lay out techniques when designing ECUs of various leading companies in the world.

이러한 레이 아웃 기법은 크게 5가지로 나누어진 공통 설계 기법이 적용되는데, 5가지의 공통 설계 기법은 다음과 같다.The layout technique is divided into five common design techniques. The five common design techniques are as follows.

1. 모든 크리스탈 발진기(oscillator) 설계에서 리드(leads)는 가능한 한 짧게 유지한다.1. In all crystal oscillator designs, the leads are kept as short as possible.

2. 발진기와 인접 회로 소자 사이에는 유일하게 병렬로 연결된 커패시터만 추가한다.2. Add only capacitors connected in parallel between the oscillator and adjacent circuit elements.

3. 대부분의 고주파 장치들과, 커패시턴스의 값 C1, C2의 값을 같게 한다.3. Make the same values of capacitance C1 and C2 for most high frequency devices.

4. 포텐셜리(potentially) 노이즈 라인들은 발진기 요소에서 가능한 한 멀리한다.4. Potentially noise lines are as far from the oscillator element as possible.

5. 그라운드(ground) 루프(loops)가 발진기 요소들 주위를 둘러싸지 않도록 주의한다.5. Take care that ground loops do not wrap around the oscillator elements.

그러나, 상기와 같은 레이 아웃 기법들은 각 ECU 마다 서로 다른 크리스탈 주파수를 사용함에도 불구하고 이에 대한 대책이 정형화되어 있거나, 각사가 자신의 노하우(knowhow)를 사용하므로써 통일된 레이 아웃 기법이 없으며, 종래의 레이 아웃 기법을 통한 전자회로기판 상에는 높은 EMI가 발생하는 문제점이 있다.However, although the layout techniques described above have different crystal frequencies for each ECU, the countermeasures have been formulated, or there is no unified layout technique because each company uses its own knowhow. There is a problem that high EMI occurs on the electronic circuit board through the layout technique.

따라서, 이 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 수정 발진기에 전자파 간섭의 영향이 미치지 않도록 한다.Therefore, this invention is made to solve the above-mentioned conventional problem, and it does not affect the influence of electromagnetic interference to a crystal oscillator.

도1은 이 발명의 실시예에 따른 수정 발진기의 전자파 간섭을 감소시키기 위한 전자회로기판의 전면을 간략히 나타낸 도면이다.1 is a schematic diagram illustrating a front surface of an electronic circuit board for reducing electromagnetic interference of a crystal oscillator according to an embodiment of the present invention.

도2는 이 발명의 실시예에 따른 수정 발진기의 전자파 간섭을 감소시키기 위한 전자회로기판의 배면도이다.2 is a rear view of an electronic circuit board for reducing electromagnetic interference of a crystal oscillator according to an embodiment of the present invention.

도3은 이 발명의 실시예에 따른 수정 발진기의 전자파 간섭을 감소시키기 위한 방법에 의해 감소된 EMI를 나타낸 도면이다.3 is a diagram showing reduced EMI by a method for reducing electromagnetic interference of a crystal oscillator according to an embodiment of the present invention.

상기한 기술적 과제를 달성하기 위한 이 발명의 특징에 따른 수정 발진기의전자파 간섭을 감소시키기 위한 방법은Method for reducing the electromagnetic interference of the crystal oscillator according to the characteristics of the present invention for achieving the above technical problem

전자회로기판의 제1층에 실장된 마이크로 컨트롤러로 발진 주파수를 인가하는 수정 발진 장치를 절연 물질로 차폐시키고, 상기 전자회로기판의 최하부 층인 제4층에 상기 수정 발진 장치와 상기 마이크로 컨트롤러를 전기적으로 연결시킴과 동시에 절연 물질로 패터닝한 접지층을 형성시켜, 접지층인 제2층과 전원 전압이 인가되는 제3층이 커패시턴스로 작용하도록 하여 상기 제1층에서 작용하는 노이즈가 제4층에 영향을 주지 않도록 한다.A microcontroller mounted on the first layer of the electronic circuit board shields the crystal oscillation device applying an oscillation frequency with an insulating material, and electrically connects the crystal oscillation device and the microcontroller to the fourth layer, which is the lowermost layer of the electronic circuit board. By connecting and forming a ground layer patterned with an insulating material, the second layer, which is the ground layer, and the third layer, to which the power supply voltage is applied, act as a capacitance so that the noise acting on the first layer affects the fourth layer. Do not give.

이하, 첨부한 도면을 참조로 이 발명의 실시예에 따른 수정 발진기의 전자파 간섭을 감소시키기 위한 방법을 설명한다.Hereinafter, a method for reducing electromagnetic interference of a crystal oscillator according to an embodiment of the present invention will be described with reference to the accompanying drawings.

도1은 이 발명의 실시예에 따른 수정 발진기의 전자파 간섭을 감소시키기 위한 전자회로기판의 전면을 간략히 나타낸 도면이다.1 is a schematic diagram illustrating a front surface of an electronic circuit board for reducing electromagnetic interference of a crystal oscillator according to an embodiment of the present invention.

도1에 도시되어 있듯이, 이 발명의 실시예에 따른 수정 발진기의 전자파 간섭을 감소시키기 위한 전자회로기판의 전면에는,As shown in Fig. 1, the front surface of an electronic circuit board for reducing electromagnetic interference of a crystal oscillator according to an embodiment of the present invention,

전자회로기판(PCB:Printed Circuit Board)(100) 상에 실장되어 있는 마이컴(110)과, 마이컴(110)으로 발진 주파수를 제공하기 위해 전자회로기판(100)상의 마이컴(110) 주변에 실장되는 수정 발진기(120)와, 수정 발진기(120)를 차폐(shielding)하는 차폐층(ground layer)(130)를 포함하며, 기판 상단 및 하단에 다수의 버스 라인(140)이 형성되어 있다.The microcomputer 110 mounted on the printed circuit board (PCB) 100 and the microcomputer 110 mounted on the microcircuit 110 on the electronic circuit board 100 to provide an oscillation frequency to the microcomputer 110. The crystal oscillator 120 and a ground layer 130 shielding the crystal oscillator 120 are included, and a plurality of bus lines 140 are formed on the top and bottom of the substrate.

여기서, 일반적으로 전자회로기판(100)에는 마이컴(110), 수정 발진기(120)를 포함하여 다수의 전자회로소자와 반도체 칩(chip)이 실장되어 있고, 각 전자회로소자들과 칩은 서로 전기적으로 배선되어 있으나, 도1에서는 마이컴(110), 수정 발진기(120)를 제외한 기판상에 실장되는 나머지 이러한 전자회로소자와 반도체 칩 및 배선 관계를 도시하지 않았다.Here, in general, the electronic circuit board 100 includes a plurality of electronic circuit devices and semiconductor chips, including a microcomputer 110 and a crystal oscillator 120, and each of the electronic circuit devices and the chip are electrically connected to each other. Although not shown in FIG. 1, the relationship between the electronic circuit device, the semiconductor chip, and the wiring that is mounted on the substrate except for the microcomputer 110 and the crystal oscillator 120 is not illustrated.

한편, 전자회로기판(100)은 도시하지 않은 4개의 층으로 이루어져 있는데, 상부층인 제1층은 마이컴(110)과 수정 발진기(120)와 같은 반도체 소자가 실장되고 각 반도체 소자가 전기적으로 연결되는 층이다. 여기서, 이 발명은 제1층에 마이컴(110)과 수정 발진기(120)를 전기적으로 연결시키지 않는다.On the other hand, the electronic circuit board 100 is composed of four layers, not shown, the first layer, the upper layer is a semiconductor device such as the microcomputer 110 and the crystal oscillator 120 is mounted and each semiconductor device is electrically connected Layer. Here, the present invention does not electrically connect the microcomputer 110 and the crystal oscillator 120 to the first layer.

한편, 제2층은 접지층이고, 제3층은 각 반도체 소자에 공급된 전원 전압이 인가되는 전원층이고, 전자회로기판(100)의 배면인 제4층은 마이컴(110)과 수정 발진기(120)가 연결되어 있는 배면층이다.On the other hand, the second layer is a ground layer, the third layer is a power supply layer to which the power supply voltage supplied to each semiconductor device is applied, and the fourth layer, which is the rear surface of the electronic circuit board 100, includes the microcomputer 110 and the crystal oscillator ( 120 is the back layer to which it is connected.

이하, 도1과 도2를 참조로 이 발명의 실시예에 따른 수정 발진기의 전자파 간섭을 감소시키기 위한 방법을 상세히 설명한다.Hereinafter, a method for reducing electromagnetic interference of a crystal oscillator according to an embodiment of the present invention will be described in detail with reference to FIGS. 1 and 2.

도1에서, 제1층에 실장된 마이컴(110)의 각 리드(111)에는 다른 칩 또는 소자와 연결되기 위한 배선 즉, 버스 라인(140)이 연결되어 있으며, 도시하지 않은 다른 칩 및 회로소자 또한 그러하다.In FIG. 1, each lead 111 of the microcomputer 110 mounted on the first layer is connected to another chip or element, that is, a bus line 140 is connected thereto. So also.

결국, 수정 발진기(120)의 주변에는 다수의 버스 라인(140)이 형성하게 되고, 이 버스 라인(140)을 통해 흐르는 전류에 의한 EMI가 수정 발진기(120)에 영향을 주게 된다.As a result, a plurality of bus lines 140 are formed around the crystal oscillator 120, and EMI caused by the current flowing through the bus lines 140 affects the crystal oscillator 120.

그러나, 이 발명은 수정 발진기(120)를 차폐 즉, 실드(shield)하는 접지층(130)이 수정 발진기(120)을 덮고 있다. 여기서, 접지층(130)은 절연 물질로이루어짐은 명백하다.However, in the present invention, the ground layer 130 shielding, or shielding, the crystal oscillator 120 covers the crystal oscillator 120. Here, it is apparent that the ground layer 130 is made of an insulating material.

이 접지층(130)은 버스 라인(140)에서 발생하는 EMI가 수정 발진기(120)에 영향을 주지 않도록 한다. 즉, 접지층(130)은 수정 발진기(120)를 둘러싸여 덮고 있어 버스 라인(140)에서 발생하는 EMI가 수정 발진기(120)에 영향을 주지 않도록 한다.The ground layer 130 prevents EMI generated from the bus line 140 from affecting the crystal oscillator 120. That is, the ground layer 130 surrounds and covers the crystal oscillator 120 so that EMI generated from the bus line 140 does not affect the crystal oscillator 120.

여기서, 전자회로기판(100)은 보통 4개의 층으로 이루어져 있는데, 제1층은 마이컴(110)과 수정 발진기(120)를 포함하는 다수의 반도체 칩 및 회로소자가 실장되고, 제2층은 전압이 마이컴(110), 수정 발진기(120) 등으로 인가되도록 하는 배선이 형성되어 있으며, 제3층은 접지단이 형성되어 있고, 제4층은 마이컴(110), 수정 발진기(120)를 포함하는 다수의 반도체 칩과 전자회로소자가 전기적으로 연결되도록 하는 버스 라인이 형성된다.Here, the electronic circuit board 100 is usually composed of four layers, the first layer is a plurality of semiconductor chips and circuit elements including the microcomputer 110 and the crystal oscillator 120 is mounted, the second layer is a voltage Wires are formed to be applied to the microcomputer 110, the crystal oscillator 120, and the like. The third layer includes a ground terminal, and the fourth layer includes the microcomputer 110 and the crystal oscillator 120. Bus lines are formed to electrically connect a plurality of semiconductor chips and electronic circuit elements.

이하, 도2를 참조로 이 발명에 실시예에 따른 수정 발진기의 전자파 간섭을 감소시키기 위해 전자회로기판(100)의 배면층 즉,제4층을 구성하는 것을 설명한다.Hereinafter, referring to FIG. 2, the back layer, that is, the fourth layer, of the electronic circuit board 100 is reduced to reduce the electromagnetic interference of the crystal oscillator according to the embodiment of the present invention.

도2는 이 발명의 실시예에 따른 수정 발진기의 전자파 간섭을 감소시키기 위한 전자회로기판의 배면도이다.2 is a rear view of an electronic circuit board for reducing electromagnetic interference of a crystal oscillator according to an embodiment of the present invention.

마이컴(110)과 수정 발진기(120)는 전기적으로 연결되어야, 수정 발진기(120)의 출력이 마이컴(120)으로 전달되는데, 전자회로기판(100)의 제1층에서 수정 발진기(120)와 마이컴(110)을 전기적으로 연결하지 않았으므로 전자회로기판(100)의 제4층에서 수정 발진기(120)와 마이컴(110)을 전기적으로 연결시킨다.When the microcomputer 110 and the crystal oscillator 120 are electrically connected, the output of the crystal oscillator 120 is transmitted to the microcomputer 120, and the crystal oscillator 120 and the microcomputer in the first layer of the electronic circuit board 100. Since the 110 is not electrically connected, the crystal oscillator 120 and the microcomputer 110 are electrically connected in the fourth layer of the electronic circuit board 100.

이러한 연결은 제1층에서 제4층으로 천공되어진 구멍(hole)을 통해 버스 라인이 연장되어 제4층에서 마이컴(110)과 수정 발진기(120)가 연결된다.This connection is such that the bus line extends through a hole drilled from the first layer to the fourth layer to connect the microcomputer 110 and the crystal oscillator 120 at the fourth layer.

그리고, 수정 발진기(120)를 차폐하는 절연 물질을 제4층에 소정의 패턴(A)으로 형성시킨다.In addition, an insulating material for shielding the crystal oscillator 120 is formed in the fourth layer in a predetermined pattern A.

이와 같이, 마이컴(110)과 수정 발진기(120)를 제4층에서 서로 연결하는 것은 제2층과 제3 층을 커패시턴스로 이용하여, 제1 층에서 발생하는 노이즈를 사전에 차단하는 효과를 위한 것이다.As such, connecting the microcomputer 110 and the crystal oscillator 120 to each other in the fourth layer may be performed by using the second layer and the third layer as capacitances to effectively block noise generated in the first layer. will be.

따라서, 이 발명의 실시예는 도3에 도시된 바와 같이 수정 발진기에서의 EMI가 종래에 비해 감소함을 알 수 있다.Therefore, the embodiment of the present invention can be seen that the EMI in the crystal oscillator is reduced compared to the prior art as shown in FIG.

도3은 이 발명의 실시예에 따른 수정 발진기의 전자파 간섭을 감소시키기 위한 방법에 의해 감소된 EMI를 나타낸 도면으로 가로축은 dbμV이고, 세로축은 주파수 대역을 나타낸다.3 is a diagram showing reduced EMI by a method for reducing electromagnetic interference of a crystal oscillator according to an embodiment of the present invention, where the horizontal axis represents dbμV and the vertical axis represents frequency band.

도3에 도시되어 있듯이, 수정 발진기(120)의 출력은 주파수 대역에 밀접한 영향이 있는데, 이 발명의 실시예에 의한 EMI는 종래에 비해 db가 낮음을 알 수 있다. 구체적으로, 종래의 파형(2)의 피크치가 약 55db인 것에 반해 파형(1)은 피크치가 26.3db 정도로 종래에 비해 약 20db 정도 낮고, 최소치를 비교해 보면 파형(1)은 종래에 비해 약 10db 정도 낮음을 알 수 있다.As shown in Figure 3, the output of the crystal oscillator 120 has a close influence on the frequency band, it can be seen that the EMI according to the embodiment of the present invention is lower than the db. Specifically, while the peak value of the conventional waveform 2 is about 55 db, the waveform 1 has a peak value of 26.3 db, which is about 20 db lower than the conventional one. It can be seen that low.

이상에 의해, 이 발명은 종래에 비해 수정 발진기가 EMI을 줄일 수 있다.By the above, this invention can reduce EMI from a crystal oscillator compared with the former.

이 발명은 수정 발진기를 접지층으로 차폐시켜 기판상에 발생된 EMI 간섭을 줄일 수 있도록 한다.This invention shields the crystal oscillator with a ground layer to reduce EMI interference generated on the substrate.

Claims (3)

마이크로 컨트롤러와, 수정 발진 장치와 다수의 반도체 소자가 실장되는 전자회로기판상의 전자파 간섭을 감소시키는 방법에 있어서,In a method for reducing electromagnetic interference on an electronic circuit board on which a microcontroller, a crystal oscillation device and a plurality of semiconductor elements are mounted, 상기 전자회로기판의 제1층에 실장된 마이크로 컨트롤러로 발진 주파수를 인가하는 수정 발진 장치를 절연 물질로 차폐시키고, 절연 물질로 패터닝한 접지층을 상기 전자회로기판의 제4층에 형성시킴과 더불어 상기 마이컴과 수정 발진 장치를 상기 제4층에서 서로 전기적으로 연결시키는 수정 발진기의 전자파 간섭을 감소시키기 위한 방법.A micro oscillator mounted on the first layer of the electronic circuit board is shielded with an insulating material and a crystal oscillation device applying an oscillation frequency is formed with an insulating material, and a ground layer patterned with the insulating material is formed on the fourth layer of the electronic circuit board. A method for reducing electromagnetic interference of a crystal oscillator electrically connecting said microcomputer and said crystal oscillator device to said fourth layer. 제1항에 있어서,The method of claim 1, 상기 전자회로기판의 제1층과 제4층 사이에 제2층과 제3층이 위치하고, 상기 제2층은 접지층으로 작용하고 상기 제3층은 전원 전압이 인가되는 층으로 작용하는 것을 특징으로 하는 수정 발진기의 전자파 간섭을 감소시키기 위한 방법.A second layer and a third layer are positioned between the first layer and the fourth layer of the electronic circuit board, wherein the second layer serves as a ground layer and the third layer serves as a layer to which a power supply voltage is applied. A method for reducing electromagnetic interference of a crystal oscillator. 제2항에 있어서,The method of claim 2, 상기 제2층과 제3층은,The second layer and the third layer, 상기 전자회로기판의 제1층과 제4층에 대한 커패시턴스로 작용하도록 하는 것을 특징으로 하는 수정 발진기의 전자파 간섭을 감소시키기 위한 방법.And acting as a capacitance for the first and fourth layers of the electronic circuit board.
KR1019990066711A 1999-12-30 1999-12-30 A method for reducing electro magnetic interference for crystal oscillator KR20010059319A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990066711A KR20010059319A (en) 1999-12-30 1999-12-30 A method for reducing electro magnetic interference for crystal oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990066711A KR20010059319A (en) 1999-12-30 1999-12-30 A method for reducing electro magnetic interference for crystal oscillator

Publications (1)

Publication Number Publication Date
KR20010059319A true KR20010059319A (en) 2001-07-06

Family

ID=19633846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990066711A KR20010059319A (en) 1999-12-30 1999-12-30 A method for reducing electro magnetic interference for crystal oscillator

Country Status (1)

Country Link
KR (1) KR20010059319A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101405265B1 (en) * 2012-05-31 2014-06-11 주식회사 만도 Printed Circuit Board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101405265B1 (en) * 2012-05-31 2014-06-11 주식회사 만도 Printed Circuit Board

Similar Documents

Publication Publication Date Title
US5488540A (en) Printed circuit board for reducing noise
KR100294957B1 (en) Printed wiring board
US7732913B2 (en) Semiconductor package substrate
US7271348B1 (en) Providing decoupling capacitors in a circuit board
KR100600202B1 (en) Low noise ball grid array package
US7016198B2 (en) Printed circuit board having outer power planes
US20010040274A1 (en) Semiconductor device
JP2845210B2 (en) Ground configuration to reduce electromagnetic radiation
JPH11352509A (en) Liquid crystal display device
CN112117971B (en) Crystal oscillator circuit on PCB, PCB and server
JP3082579B2 (en) Shield case
KR20010059319A (en) A method for reducing electro magnetic interference for crystal oscillator
JPH08204377A (en) Shielding body
JPH11220263A (en) Printed wiring board
US6344667B1 (en) Wiring board with reduced radiation of undesired electromagnetic waves
JPH11307894A (en) Printed wiring board
KR0137658B1 (en) Printed circuit board capable of preventing electromagnetic interference
JPH09199666A (en) Semiconductor integrated circuit device
JP2000223800A (en) Wiring board and its manufacture
JPH09293987A (en) Hybrid integrated circuit package
US4908735A (en) Electronic apparatus reducing generation of electro magnetic interference
JPS61290794A (en) Wiring board
JP3610127B2 (en) Printed circuit board and printed circuit board design method
JPH02184096A (en) Electronic circuit board
KR20080064620A (en) Printed circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application