KR20010057679A - 반도체 소자의 배선 형성 방법 - Google Patents

반도체 소자의 배선 형성 방법 Download PDF

Info

Publication number
KR20010057679A
KR20010057679A KR1019990061052A KR19990061052A KR20010057679A KR 20010057679 A KR20010057679 A KR 20010057679A KR 1019990061052 A KR1019990061052 A KR 1019990061052A KR 19990061052 A KR19990061052 A KR 19990061052A KR 20010057679 A KR20010057679 A KR 20010057679A
Authority
KR
South Korea
Prior art keywords
layer
tungsten
conductor layer
wiring
conductor
Prior art date
Application number
KR1019990061052A
Other languages
English (en)
Other versions
KR100355863B1 (ko
Inventor
박근수
Original Assignee
황인길
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남반도체 주식회사 filed Critical 황인길
Priority to KR1019990061052A priority Critical patent/KR100355863B1/ko
Publication of KR20010057679A publication Critical patent/KR20010057679A/ko
Application granted granted Critical
Publication of KR100355863B1 publication Critical patent/KR100355863B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에서는 반도체 소자가 형성되어 있는 기판 위에 하부 배선층을 형성한 다음, 그 위에 층간 절연막을 형성하여 하부 배선층을 드러내는 비아 홀을 형성한다. 다음, 배리어층을 형성하고 그 상부에 플러그로 사용하기 위한 텅스텐층을 형성한다. 다음, 알루미늄과 같은 금속으로 상부 배선층을 형성하고 상부 배선층을 평탄화하기 위해 CMP 공정을 실시한다. 이어, 상부 배선층 위에 상부 도전체층을 형성한 후, 하부 배선층 상부를 제외한 상부 도전체층과 상부 배선층, 텅스텐층 및 배리어층을 식각하여 배선을 완성한다. 본 발명에서는 텅스텐층을 형성한 후 연마 공정을 실시하지 않고 상부 배선층을 형성하므로 공정이 감소되며 스크래치에 의한 배선 간의 단락 문제를 해결할 수 있다.

Description

반도체 소자의 배선 형성 방법{a manufacturing method for lines of semiconductor devices}
본 발명은 반도체 소자의 배선 형성 방법에 관한 것이다.
최근, 반도체 집적 회로는 그 크기가 더욱 감소됨에 따라, 집적 회로에서의 배선을 다층화하고 이 배선들을 연결하는 다층 배선 방법이 주로 사용되고 있다. 일반적으로 배선들을 연결하기 위해 하부 배선층 상부에 접촉구나 비아(via) 홀을 형성하고 스퍼터링과 같은 방법으로 알루미늄과 같은 금속을 증착하여 상부 배선층을 형성함으로써 배선을 완성한다. 그러나, 이러한 스퍼터링 방법에 의해 알루미늄과 같은 금속을 증착할 경우 접촉구 내부에 금속이 완전히 메워지지 않아 배선 연결이 이루어지지 않을 뿐만 아니라 접촉구나 비아 홀 내에서 스텝 커버리지(stepcoverage)가 불량하게 되어 소자의 수율이 감소되게 된다.
이러한 이유로 인하여 반도체 소자의 고집적화에 따른 반도체 소자의 배선 연결을 위한 물질로서 접촉구나 비아 홀에서 양호한 스텝 커버리지를 갖는 텅스텐을 이용하여 금속 플러그를 이용하게 되었다.
그러면, 첨부한 도면을 참조하여 텅스텐 플러그를 이용한 배선 형성 방법에 대해 설명한다.
먼저, 도 1a에 도시한 바와 같이 반도체 소자(도시하지 않음)를 포함하는 반도체 기판(1) 위에 하부 배선층(2)을 형성한 후, 그 위에 층간 절연막(inter-metal dielectric)(3)을 증착하고 패터닝하여 하부 배선층(2)을 드러내는 접촉 구멍(31)을 형성한다.
다음, 도 1b에 도시한 바와 같이 배리어층(4)을 스퍼터링(sputtering) 방법으로 적층한 후, 텅스텐층(5)을 증착한다.
다음, 도 1c에 도시한 바와 같이 텅스텐층(5)을 CMP(chemical-mechnical polishing) 공정이나 전면 식각(etch back) 공정으로 평탄화하는데, 텅스텐층(5)의 높이가 배리어층(4)과 같아지도록 하여 텅스텐 플러그를 형성한다. 이어, 세정 공정을 수행하여 CMP 공정 후 남은 찌꺼기를 제거한다.
다음, 도 1d에 도시한 바와 같이 스퍼터링을 이용하여 하부 도전체층(6)과 상부 배선층(7), 그리고 상부 도전체층(8)을 차례로 적층한다. 여기서, 하부 도전체층(6)은 텅스텐층(5)과 상부 배선층(7)의 접촉 특성을 좋게 하고 상부 배선층(7)으로 사용되는 알루미늄에 의한 스파크 발생을 방지하는 역할을 한다.
다음, 도 1e에 도시한 바와 같이 상부 도전체층(8), 상부 배선층(7), 하부 도전체층(6) 및 배리어층(4)을 차례로 식각하여 배선을 완성한다.
이와 같은 방법에서는 텅스텐층(5)의 평탄화 공정시 배리어층(4)이나 층간 절연막(3)에 스크래치가 발생할 수 있는데, 후속 금속막을 증착하고 식각하였을 때 이 스크래치로 인하여 층간 절연막(3) 상부에 금속 물질이 남을 수 있으며, 이 잔류 금속이 배선들을 단락시킬 수 있다. 또한 텅스텐층(5)에 스크래치가 형성되면 상부 배선층과 접촉이 잘 되지 않을 수도 있다.
본 발명의 과제는 반도체 소자 제조 공정에서 공정수를 줄이는 방법을 제시하는 것이다.
본 발명의 다른 과제는 배선간의 단락이 일어나지 않도록 하는 것이다.
도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 배선 형성 과정을 도시한 것이고,
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 배선 형성 과정을 도시한 것이다.
이러한 과제를 해결하기 위해 본 발명에서는 접촉구를 채우는 텅스텐층 상부에 제1 도전체층을 형성하며, 텅스텐층을 연마하지 않는다.
본 발명에 따른 반도체 소자의 배선 형성 방법에서는 제1 배선을 드러내는 접촉구를 가지고 있는 절연막을 형성하고, 그 상부에 배리어층을 형성한다. 다음, 배리어층 상부에 텅스텐층을 증착하여 접촉구를 채우고, 그 위에 제1 도전체층을 형성한다. 이어, 제1 도전체층 위에 제2 도전체층을 형성한 후, 제외한 제2 도전체층 및 제1 도전체층, 텅스텐층과 배리어층을 차례로 식각한다.
여기서, 제1 도전체층을 연마하는 단계를 더 포함할 수 있는데, 연마 방법으로는 기계화학적 연마 방법을 이용할 수 있다.
또한, 텅스텐층과 제1 도전체층 사이에 제3 도전체층을 더 형성할 수 있다.
본 발명에서 제1 도전체층은 Al이나 Cu 또는 AlCu로 이루어질 수 있다. 그리고, 제2 도전체층이나 제4 도전체층은 TiN 또는 TiW의 단일층이나 Ti/TiN 또는 Ti/TiW의 이중층으로 이루어질 수도 있다.
본 발명에서는 플러그로 사용되는 텅스텐층을 형성한 다음 연마 공정을 실시하지 않으므로 스크래치에 의한 배선 간의 단락 문제가 나타나지 않는다. 또한, 텅스텐과 배선층인 제1 도전체층 사이에 제3 도전체층을 형성하지 않을 수 있으므로 공정수를 줄일 수 있다.
그러면 첨부한 도면을 참고로 하여 본 발명에 따른 반도체 소자의 배선 형성 방법에 대하여 상세히 설명한다.
먼저 도 2a에 도시한 바와 같이 반도체 소자(도시하지 않음)를 포함하는 기판(11) 위에 TiN(질화 티타늄)막(121)/Al(알루미늄)막(122)/TiN막(123)의 3중층으로 이루어진 하부 배선층(12)을 형성한다. 여기서는, 하부 배선층(12)을 TiN막(121)/Al막(122)/TiN막(123)의 삼중층으로 형성하였는데, TiN막(121, 123)은 접촉 특성을 좋게 하기 위한 것으로 TiN막(121, 123) 대신 Ti막이나 Ti 화합물막 또는 Ti막/TiN막이나 Ti막/Ti 화합물막의 이중층을 형성할 수도 있다. 이어, 하부 배선층(12)의 상부에 층간 절연막(13)을 1.5μm 정도의 두께로 증착하고 패터닝하여 하부 배선층(12)을 드러내는 비아 홀(131)을 형성한다.
다음, 도 2b에 도시한 바와 같이 Ti막/TiN막이나 Ti막/TiW막의 이중막(141,142)으로 이루어진 배리어층(14)을 1,000~1,500Å 정도의 두께로 스퍼터링한다. 다음, 화학 기상 증착법을 이용하여 텅스텐층(15)을 4,500Å 두께로 증착하고 Ti막/TiN막이나 Ti막/TiW막의 이중막(161, 162)을 1,000~1,500Å 정도의 두께로 스퍼터링하여 하부 도전체층(14)을 형성한다. 이어, 상부 배선층(17)을 4,500Å 두께로 스퍼터링한다. 상부 배선층(17)은 Al이나 Cu(구리) 또는 AlCu와 같은 물질을 사용할 수 있다. 이때, 텅스텐층(15)과 하부 도전체층(16) 그리고 상부 배선층(17)은 비아 홀(131)이 형성된 부분에서 아래쪽으로 들어간 골 형태를 이루고 있다.
다음, 도 2c에 도시한 바와 같이 상부 배선층(17)을 평탄화한다. 평탄화하기 위해 CMP 공정을 이용할 수 있는데, 이는 이후 사진 식각 공정이 원활히 진행되도록 하기 위한 것으로 다층 배선의 마지막 단계나 배선 간의 간격이 넓은 회로 내에서는 생략해도 무방하다.
다음, 도 2d에 도시한 바와 같이 상부 배선층(17) 상부에 TiN 또는 Ti/TiN이나 Ti/TiW와 같은 물질을 1,000~1,500Å 정도 스퍼터링하여 상부 도전체층(18)을 형성한다.
여기서는 배리어층(14)과 하부 도전체층(16) 그리고 상부 도전체층(18)을 이중층으로 형성하였으나, Ti나 Ti 화합물의 단일층으로도 형성할 수 있다.
이어, 도 2e에 도시한 바와 같이 하부 배선층(12) 상부에 제외한 상부 도전체층(18), 상부 배선층(17), 텅스텐층(15) 및 배리어층(14)을 차례로 식각하여 배선을 완성한다.
이와 같은 발명에서는 텅스텐층(15)이 Al 스파크 방지 역할을 하므로 텅스텐층(15) 상부에 하부 도전체층(16)을 형성하지 않을 수도 있다.
본 발명은 텅스텐으로 플러그를 형성하여 배선과 배선을 연결하는 공정에 대해 설명하였으나, 반도체 소자의 전극과 배선을 연결하는 공정에도 적용할 수 있다.
이와 같이 본 발명은 텅스텐층(15)을 연마하지 않고 상부 배선층(17)을 형성하므로 텅스텐층(15)을 연마할 때 배리어층(4)이나 층간 절연막(3)에 스크래치가 발생하지 않는다. 또한, 하부 도전체층(16)을 형성하지 않아도 되므로 공정수를 줄일 수 있다.
본 발명에서는 플러그로 사용되는 텅스텐층을 연마하지 않으므로 배선 간의 단락 문제를 해결할 수 있으며, 텅스텐층과 배선용 금속층 사이에 도전체층을 형성하지 않아도 되므로 공정수를 줄일 수 있다.

Claims (9)

  1. 제1 배선을 드러내는 접촉구를 가지고 있는 절연막을 형성하는 단계,
    상기 절연막을 덮는 배리어층을 형성하는 단계,
    상기 배리어층 상부에 텅스텐층을 증착하여 상기 접촉 구멍을 채우는 단계,
    상기 텅스텐층 위에 제1 도전체층을 형성하는 단계,
    상기 제1 도전체층 위에 제2 도전체층을 형서하는 단계, 그리고
    상기 제2 및 제1 도전체층과 텅스텐층, 배리어층을 차례로 식각하는 단계
    를 포함하는 반도체 소자의 배선 형성 방법.
  2. 제1항에서,
    상기 제1 도전체층을 연마하는 단계를 더 포함하는 반도체 소자의 배선 형성 방법.
  3. 제2항에서,
    상기 연마 방법으로 기계화학적 연마(CMP)를 이용하는 반도체 소자의 배선 형성 방법.
  4. 제1항에서,
    상기 텅스텐층과 상기 제1 도전체층 사이에 제3 도전체층을 형성하는 단계를더 포함하는 반도체 소자의 배선 형성 방법.
  5. 제4항에서,
    상기 제1 도전체층은 알루미늄이나 구리 또는 알루미늄-구리의 합금으로 이루어진 반도체 소자의 배선 형성 방법.
  6. 제5항에서,
    상기 제2 도전체층은 Ti 또는 TiN이나 TiW로 이루어진 반도체 소자의 배선 형성 방법.
  7. 제5항에서,
    상기 제2 도전체층은 Ti/TiN이나 Ti/TiW의 이중층으로 이루어진 반도체 소자의 배선 형성 방법.
  8. 제6항 또는 제7항에서,
    상기 제3 도전체층은 Ti 또는 TiN이나 TiW로 이루어진 반도체 소자의 배선 형성 방법.
  9. 제6항 또는 제7항에서,
    상기 제3 도전체층은 Ti/TiN이나 Ti/TiW의 이중층으로 이루어진 반도체 소자의 배선 형성 방법.
KR1019990061052A 1999-12-23 1999-12-23 반도체 소자의 배선 형성 방법 KR100355863B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990061052A KR100355863B1 (ko) 1999-12-23 1999-12-23 반도체 소자의 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990061052A KR100355863B1 (ko) 1999-12-23 1999-12-23 반도체 소자의 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20010057679A true KR20010057679A (ko) 2001-07-05
KR100355863B1 KR100355863B1 (ko) 2002-10-12

Family

ID=19628727

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990061052A KR100355863B1 (ko) 1999-12-23 1999-12-23 반도체 소자의 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100355863B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668960B1 (ko) * 2004-12-23 2007-01-12 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 및 그의 형성 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030074870A (ko) * 2002-03-14 2003-09-22 동부전자 주식회사 반도체 소자의 금속 배선 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668960B1 (ko) * 2004-12-23 2007-01-12 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 및 그의 형성 방법

Also Published As

Publication number Publication date
KR100355863B1 (ko) 2002-10-12

Similar Documents

Publication Publication Date Title
US6744090B2 (en) Damascene capacitor formed in metal interconnection layer
US7399700B2 (en) Dual damascene interconnection with metal-insulator-metal capacitor and method of fabricating
JPH09135005A (ja) 半導体装置の配線形成方法
KR20060113825A (ko) 낮은 저항을 갖는 반도체소자의 금속배선 및 그 제조 방법
KR100482179B1 (ko) 반도체 소자 제조방법
US6355554B1 (en) Methods of forming filled interconnections in microelectronic devices
US6258709B1 (en) Formation of electrical interconnect lines by selective metal etch
KR100355863B1 (ko) 반도체 소자의 배선 형성 방법
KR20030002604A (ko) 엠아이엠 캐패시터 형성방법
KR100812298B1 (ko) 엠아이엠 캐패시터 형성방법
KR0165379B1 (ko) 반도체 장치의 층간접속방법
KR100189967B1 (ko) 반도체장치의 다층배선 형성방법
KR20020086100A (ko) 다층 배선의 콘택 형성 방법
KR100373706B1 (ko) 반도체 소자의 배선 형성 방법
KR100450241B1 (ko) 플러그 형성 방법 및 이 플러그를 갖는 반도체 소자
KR0167282B1 (ko) 반도체 장치의 다층배선 형성방법
KR100265972B1 (ko) 반도체장치의다층배선형성방법
KR100410811B1 (ko) 반도체장치의다층금속배선형성방법
KR20020053609A (ko) 반도체장치의 배선 및 배선연결부 제조방법
KR100269662B1 (ko) 반도체 장치의 도전체 플러그 형성 방법
KR100846993B1 (ko) 반도체 소자의 배선 형성 방법
GB2323704A (en) Multilevel interconnects for semiconductors
KR20010056822A (ko) 반도체장치의 배선 및 배선연결부와 그 제조방법
KR20050058077A (ko) 반도체 소자의 플러그 형성 방법
KR20040025110A (ko) 반도체 소자의 텅스텐 플러그 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110809

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20120827

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee