KR20010057678A - 반도체 소자의 층간 절연막 제조 방법 - Google Patents

반도체 소자의 층간 절연막 제조 방법 Download PDF

Info

Publication number
KR20010057678A
KR20010057678A KR1019990061051A KR19990061051A KR20010057678A KR 20010057678 A KR20010057678 A KR 20010057678A KR 1019990061051 A KR1019990061051 A KR 1019990061051A KR 19990061051 A KR19990061051 A KR 19990061051A KR 20010057678 A KR20010057678 A KR 20010057678A
Authority
KR
South Korea
Prior art keywords
film
bpsg
bpsg film
layer
semiconductor device
Prior art date
Application number
KR1019990061051A
Other languages
English (en)
Other versions
KR100316603B1 (ko
Inventor
백승룡
Original Assignee
황인길
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남반도체 주식회사 filed Critical 황인길
Priority to KR1019990061051A priority Critical patent/KR100316603B1/ko
Publication of KR20010057678A publication Critical patent/KR20010057678A/ko
Application granted granted Critical
Publication of KR100316603B1 publication Critical patent/KR100316603B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02065—Cleaning during device manufacture during, before or after processing of insulating layers the processing being a planarization of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

층간 절연막으로 사용되는 BPSG막의 증착에서 불순물의 고농도화 및 치밀화 공정 온도의 저온화로 인해 발생할 수 있는 이상 입석출이나 습온에 의한 막 표면의 이상을 사전에 방지하여 층간 절연막의 막질을 안정적으로 유지시킬 수 있도록 하기 위하여, 각 정의된 반도체 소자 영역에 모스 소자가 형성된 실리콘웨이퍼 상부에 불순물이 도핑되지 않은 산화막을 적정 두께로 증착하고, APCVD 또는 SACVD 방식으로 TEOS계 BPSG막을 증착한 다음, 오존수 세정 처리를 통해 BPSG막 표면의 유기성 오염물을 분해하여 제거함과 동시에 BPSG막 표면에 불순물이 도핑되지 않은 산화막을 형성한다. 이후, BPSG막을 열처리하여 막질을 치밀화하고, 수용성 슬러리를 이용한 CMP로 평탄화하여 층간 절연막을 제조하는 것으로, BPSG막 증착 후 오존수 세정 처리를 통해 BPSG막 표면의 유기성 오염물을 분해하여 제거함과 동시에 BPSG막 표면에 불순물이 도핑되지 않은 산화막을 형성하므로 BPSG막 증착 후의 친수성인 막 표면을 소수성(疎水性)인 표면으로 전환시켜 공기중의 수분과의 반응으로 인한 막질 저하를 줄일 수 있을 뿐만 아니라 후속 공정과 연계하여 반도체 소자 내의 BPSG막에 대한 신뢰성을 향상시킬 수 있다.

Description

반도체 소자의 층간 절연막 제조 방법{METHOD FOR MANUFACTURING INTERMETAL DIELECTRIC LAYER OF SEMICONDUCTOR DEVICES}
본 발명은 반도체 소자를 제조하는 공정에 관한 것으로, 더욱 상세하게는 반도체 소자를 제조하는 공정중 실리콘웨이퍼와 금속 배선층, 금속 배선층과 금속 배선층 사이를 전기적으로 절연하기 위한 층간 절연막을 제조하는 방법에 관한 것이다.
일반적으로 반도체 소자를 제조하는 공정에서 모스 소자가 형성된 실리콘웨이퍼와 금속 배선층과 금속 배선층, 금속 배선층과 금속 배선층 사이를 전기적으로 절연하기 위한 층간 절연막은 산화막을 증착하여 형성하게 되는데, 산화막의 증착시 금속 배선층 형성 이전의 평탄화, 나트륨 이온(Na+) 게터링(gettering) 등의 목적으로 붕소(B)나 인(P)을 함유하는 반응물을 첨가하여 SiO2-B2O3-P2O5의 BPSG(borophosphosilicate glass)을 형성하고 있다.
그러면, 도 1a와 도 1b를 참조하여 종래 반도체 소자의 층간 절연막을 제조하는 방법을 개략적으로 설명한다.
먼저 도 1a에 도시한 바와 같이, LOCOS(local oxidation of silicon) 공정에 의한 필드 산화막이나 STI(shallow trench isolation) 공정에 의한 트렌치(2) 등에 의해 소자 분리 영역이 정의된 실리콘웨이퍼(1)의 소자 영역에 게이트(G), 소스(S), 드레인(D)을 포함하는 N모스 또는 P모스 트랜지스터를 형성한다. 그리고, N모스 또는 P모스 트랜지스터의 역할을 위해 티타늄(Ti) 스퍼터(sputter) 및 실리사이드(silicide) 형성 공정 이후, 실리콘웨이퍼(1)에 바로 BPSG막이 접촉할 경우 불순물인 붕소나 인이 실리콘에 침투할 수가 있으므로 실리콘웨이퍼(1) 전면에 불순물이 도핑(doping)되지 않은 산화막(3)을 약 1000Å 내지 1500Å의 두께로 증착한다.
이후, 금속 배선층 형성 이전의 평탄화, 나트륨 이온 게터링 등의 목적으로 실리콘웨이퍼(1) 전면에 TEOS(tetraethylorthosilicate)계 BPSG막(4)을 APCVD(atmospheric pressure chemical vapor deposition) 또는 SACVD(sub-atmospheric chemical vapor deposition) 방식으로 일정 온도 및 압력하에서 화학식 1에서의 반응에 의해 증착한다.
TEOS(as-deposited) + TMP(trimethylphosphite) + TMB(trimethylborate)
(SiO2+ B2O3+ P2O5) + By-products
그리고, BPSG막(4)이 증착된 실리콘웨이퍼(1)를 퍼니스(furnace)에 장입하여 700℃ 내지 750℃의 질소 가스(N2) 분위기에서 40분 내지 50분동안 BPSG막(4)의 치밀화(densify) 공정을 실시하여 후속 공정을 위한 안정된 망상조직(network structure)을 가지도록 하며, 양호한 평탄화 정도를 갖도록 한다.
그 다음 도 1b에 도시한 바와 같이, 수용성 슬러리(slurry)를 이용하여 후속 공정을 위해 필요로 하는 일부 두께를 남기고 BPSG막(4)을 CMP(chemical mechanical polishing)하여 최종적으로 평탄화된 층간 절연막을 완성한다.
이와 같은 종래의 층간 절연막 제조 방법에서, APCVD 또는 SACVD 방식으로 증착된 BPSG막 들은 증착 후 대기에 장시간 노출되게 되면 친수성(親水性)인 본래의 성질로 인해 공기중의 수분과 반응하게 되며, 이때 BPSG막의 표면에서는 다음의 화학식 2에서와 같은 반응에 의해 붕산(H3PO4)과 인산(H3PO4, H3PO3)이 형성되게 된다.
P2O5+ 3H2O --->2H3PO4,
P2O3+ 3H2O ---> 2H3PO3,
B2O3+ 3H2O ---> 2H3BO3
그리고, 만약 BPSG막 표면에 이런 산성 파티클(particle, 붕산과 인산)이 성장한 상태에서 치밀화 공정을 진행하게 되면, 다음의 화학식 3에서와 같은 반응에 의해 붕산과 인산이 H2O를 잃으며 서로 반응하여 BPO4라는 이상(異常) 입석출(粒析出)을 형성하게 된다.
H3BO3+ H3PO4--->BPO4·3H2O(soluble)
BPO4·3H2O ---> BPO4(insoluble) + 3H2O
이러한 BPO4의 이상 입석출은 후속 콘택(contact)이나 비아(via) 패턴 형성을 위한 사진 식각 공정시 임계 선폭(critical dimension) 사이즈의 변화나 식각시에 블록킹(blocking) 등의 문제를 유발시킬 수 있으며, 또한 후속 평탄화를 위한 CMP 공정에서 실리콘웨이퍼 표면에 스크래치(scratch)를 유발할 수도 있다.
본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 그 목적은 층간 절연막으로 사용되는 BPSG막의 증착에서 불순물의 고농도화 및 치밀화 공정 온도의 저온화로 인해 발생할 수 있는 이상 입석출이나 습온에 의한 막 표면의 이상을 사전에 방지하여 층간 절연막의 막질을 안정적으로 유지시킬 수 있도록 하는 반도체 소자의 층간 절연막 제조 방법을 제공하는 데 있다.
도 1a와 도 1b는 종래의 방법에 따라 반도체 소자의 층간 절연막을 제조하는 방법을 개략적으로 도시한 공정도이고,
도 2a 내지 도 2d는 본 발명의 일 실시예에 따라 반도체 소자의 층간 절연막을 제조하는 방법을 개략적으로 도시한 공정도이다.
상기와 같은 목적을 달성하기 위하여, 본 발명은 실리콘웨이퍼 상부에 TEOS계 BPSG막을 증착하고, BPSG막을 열처리하여 막질을 치밀화하기 전, BPSG막 표면을 오존수 세정 처리하여 BPSG막 표면의 유기성 오염물을 제거함과 동시에 BPSG막 표면에 불순물이 도핑되지 않은 산화막을 형성하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 설명한다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따라 반도체 소자의 층간 절연막을 제조하는 방법을 개략적으로 도시한 공정도이다.
먼저 도 2a에 도시한 바와 같이, LOCOS 공정에 의한 필드 산화막이나 STI 공정에 의한 트렌치(12) 등에 의해 소자 분리 영역이 정의된 실리콘웨이퍼(11)의 소자 영역에 게이트(G), 소스(S), 드레인(D)을 포함하는 N모스 또는 P모스 트랜지스터를 형성한다. 그리고, N모스 또는 P모스 트랜지스터의 역할을 위해 티타늄 스퍼터 및 실리사이드 형성 공정 이후, 실리콘웨이퍼(11)에 바로 BPSG막이 접촉할 경우 불순물인 붕소나 인이 실리콘에 침투할 수가 있으므로 실리콘웨이퍼(11) 전면에 불순물이 도핑되지 않은 산화막(13)을 약 1000Å 내지 1500Å의 두께로 증착한다.
이후, 금속 배선층 형성 이전의 절연, 평탄화, 나트륨 이온 게터링 등의 목적으로 실리콘웨이퍼(11) 전면에 TEOS계 BPSG막(14)을 일 예로 APCVD 또는 SACVD 방식으로 일정 온도 및 압력하에서 화학식 4에서와 같은 반응에 의해 증착한다.
(SiO2+ B2O3+ P2O5) + By-products
그 다음 도 2b에 도시한 바와 같이, BPSG막(14) 증착 후의 불순물 농도에 따른 이상 입석출 및 흡습성을 최소화시키기 위하여 BPSG막(14) 표면의 소수성(疎水性)을 목적으로 오존수(O3/DIW(deionized water)) 세정 처리를 실시한다. 그러면 BPSG막(14)의 증착 공정에서 발생된 부산물(By-products) 즉, 유기성 오염물이 오존수 세정에 의해 제거되고 BPSG막(14)의 표면층에는 BPSG막(14)과 대기의 접촉을 방지하는 대기 접촉 방지막으로써 불순물이 도핑되지 않은 산화막(15)이 형성된다.
따라서, BPSG막(14) 표면의 산화막(15)이 BPSG막(14)과 대기상의 수분(H2O)과의 반응을 사전에 차단하여 장시간 BPSG막(14)이 대기중에 노출되어도 붕소, 인의 불순물 농도에 따른 흡습성을 최소화할 수 있으며, 이에 따라 산성화로 인한 이상 입석석출의 발생을 방지할 수 있어 안정적인 절연막 성질을 유지할 수 있고, 후속 공정에의 연결성 측면에서 공정 결함없이 신뢰성을 확보할 수 있다.
또한, 불순물 농도에 따른 공정 마진(margin)을 넓힐 수 있으므로, 종래에는 APCVD 또는 SACVD 방식으로의 BPSG막의 흡습성 때문에 붕소, 인 불순물을 관리하는 데 어려움이 있었으나 원하는 공정 특성 및 나트륨 이온과 같은 알칼리 이온의 게터링 효과를 얻는 데 붕소, 인의 불순물 농도를 일부 증가시킬 수 있다.
그 다음 도 2c에 도시한 바와 같이, 실리콘웨이퍼(11)를 퍼니스에 장입하여 700℃ 내지 750℃의 질소 가스 분위기에서 40분 내지 50분 동안의 열처리에 의해 BPSG막(14)의 치밀화 공정을 실시하여 후속 공정을 위한 안정된 망상조직을 가지도록 하며, 양호한 평탄화 정도를 갖도록 한다.
그 다음 도 2d에 도시한 바와 같이, 수용성 슬러리를 이용하여 후속 공정을 위해 필요로 하는 일부 두께를 남기고 BPSG막(14)을 CMP하여 최종적으로 평탄화된 층간 절연막을 완성한다.
이와 같이 본 발명은 BPSG막 증착 후 오존수 세정 처리를 통해 BPSG막 표면의 유기성 오염물을 제거하고 BPSG막 표면에 불순물이 도핑되지 않은 산화막을 형성하므로 TEOS계 BPSG막의 불순물 변화 및 치밀화 공정 온도의 저온화로 인한 막질의 변화를 안정적으로 유지하여 BPO4등과 같은 이상 입석출의 발생을 최소화시킬 수 있으며, BPSG막 증착 후의 친수성인 막 표면을 소수성인 표면으로 전환시켜 공기중의 수분과의 반응으로 인한 막질 저하를 줄일 수 있을 뿐만 아니라 후속 공정과 연계하여 반도체 소자 내의 BPSG막에 대한 신뢰성을 향상시킬 수 있다.

Claims (3)

  1. 각 정의된 반도체 소자 영역에 모스 소자가 형성된 실리콘웨이퍼 상부에 TEOS계 BPSG막을 증착하는 단계와;
    상기 BPSG막을 열처리하여 막질을 치밀화하는 단계와;
    상기 BPSG막을 수용성 슬러리를 이용한 CMP로 평탄화하는 단계를 포함하되,
    상기 BPSG막을 열처리하여 막질을 치밀화하는 단계 이전에, 상기 BPSG막 표면을 오존수 세정 처리하여 BPSG막 표면의 유기성 오염물을 제거함과 동시에 BPSG막 표면에 불순물이 도핑되지 않은 산화막을 형성하는 단계를 더 포함하는 반도체 소자의 층간 절연막 제조 방법.
  2. 제 1 항에 있어서, 각 정의된 반도체 소자 영역에 모스 소자가 형성된 실리콘웨이퍼 상부에 TEOS계 BPSG막을 증착하는 단계 이전에, 상기 실리콘웨이퍼 상부에 불순물이 도핑되지 않은 산화막을 적정 두께로 증착하는 단계를 더 포함하는 반도체 소자의 층간 절연막 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 TEOS계 BPSG막의 증착은, APCVD 또는 SACVD 방식에 의해 증착하는 반도체 소자의 층간 절연막 제조 방법.
KR1019990061051A 1999-12-23 1999-12-23 반도체 소자의 층간 절연막 제조 방법 KR100316603B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990061051A KR100316603B1 (ko) 1999-12-23 1999-12-23 반도체 소자의 층간 절연막 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990061051A KR100316603B1 (ko) 1999-12-23 1999-12-23 반도체 소자의 층간 절연막 제조 방법

Publications (2)

Publication Number Publication Date
KR20010057678A true KR20010057678A (ko) 2001-07-05
KR100316603B1 KR100316603B1 (ko) 2001-12-12

Family

ID=19628726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990061051A KR100316603B1 (ko) 1999-12-23 1999-12-23 반도체 소자의 층간 절연막 제조 방법

Country Status (1)

Country Link
KR (1) KR100316603B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651307A (zh) * 2011-02-28 2012-08-29 海力士半导体有限公司 制造半导体器件的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651307A (zh) * 2011-02-28 2012-08-29 海力士半导体有限公司 制造半导体器件的方法

Also Published As

Publication number Publication date
KR100316603B1 (ko) 2001-12-12

Similar Documents

Publication Publication Date Title
KR940009599B1 (ko) 반도체 장치의 층간 절연막 형성방법
US5814545A (en) Semiconductor device having a phosphorus doped PECVD film and a method of manufacture
KR100316603B1 (ko) 반도체 소자의 층간 절연막 제조 방법
KR100299331B1 (ko) 반도체 소자의 층간 절연막 제조 방법
KR100299330B1 (ko) 반도체 소자의 층간 절연막 제조 방법
EP0594298A1 (en) Integrated circuit doped dielectric, preventing contamination by mobile ions
US8450211B2 (en) Method for fabricating semiconductor device
KR100596277B1 (ko) 반도체 소자 및 그의 절연막 형성 방법
KR100361576B1 (ko) 반도체 소자의 금속전 절연막 제조 방법
US7112530B2 (en) Method of forming contact hole
KR100562316B1 (ko) 반도체 소자의 금속전 유전체막 제조 방법
KR100552803B1 (ko) 반도체 소자의 금속전절연막 및 그 형성 방법
KR100361535B1 (ko) 반도체소자의제조방법
KR20050041416A (ko) 반도체 소자의 제조방법
KR100363643B1 (ko) 반도체 소자의 금속전 절연막 제조 방법
KR20010057685A (ko) 반도체 소자의 금속전 절연막 형성 방법
KR100539578B1 (ko) 반도체 소자 제조 방법
KR100521435B1 (ko) 반도체 소자의 금속전 유전체막 형성 방법
KR20010057016A (ko) 다마신공정을 이용한 게이트전극의 제조 방법
KR20000044867A (ko) 반도체 소자의 콘택홀 형성 방법
KR100814257B1 (ko) 반도체 소자 제조 방법
KR100390240B1 (ko) 반도체소자의 제조방법
KR100801848B1 (ko) 모스 트랜지스터 제조 방법
KR100361575B1 (ko) 반도체 소자의 금속전 절연막 제조 방법
KR100533646B1 (ko) 피엠디막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101026

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee