KR20010056796A - Method for fabricating bc-soi device - Google Patents
Method for fabricating bc-soi device Download PDFInfo
- Publication number
- KR20010056796A KR20010056796A KR1019990058405A KR19990058405A KR20010056796A KR 20010056796 A KR20010056796 A KR 20010056796A KR 1019990058405 A KR1019990058405 A KR 1019990058405A KR 19990058405 A KR19990058405 A KR 19990058405A KR 20010056796 A KR20010056796 A KR 20010056796A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- oxide film
- layer
- film
- semiconductor layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
Abstract
Description
본 발명은 비씨-에스오아이 소자의 제조방법에 관한 것으로, 보다 상세하게는, 얕은 트랜치 소자분리(Shallow Trench Isolation) 공정을 이용한 소자분리막 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a BC-SOH element, and more particularly, to a method of forming an isolation layer using a shallow trench isolation process.
반도체 소자의 고성능화가 진행됨에 따라, 벌크 실리콘으로 이루어진 단결정 실리콘 웨이퍼를 대신하여, 지지 수단인 베이스 기판과 소자가 형성될 반도체층 사이에 매몰산화막이 개재된 구조의 에스오아이(SOI : Silicon On Insulator) 웨이퍼를 이용한 반도체 집적 기술이 주목되고 있다. 이러한 SOI 웨이퍼 상에 형성된 반도체 소자는 접합 용량(junction capacitance)의 감소에 따른 고속화 및 완전한 소자 분리에 따른 래치 업(latch-up) 감소 등의 장점을 갖는다.As the performance of semiconductor devices increases, a silicon on insulator (SOI) structure is provided in which a buried oxide film is interposed between a base substrate, which is a support means, and a semiconductor layer on which the device is to be formed, instead of a single crystal silicon wafer made of bulk silicon. A semiconductor integration technology using a wafer is attracting attention. The semiconductor device formed on the SOI wafer has advantages such as high speed due to reduction of junction capacitance and reduced latch-up due to complete device separation.
한편, 상기 SOI 소자는 단결정 실리콘 웨이퍼에 집적되는 통상의 반도체 소자와는 달리, 반도체층에 형성되는 트랜지스터의 채널 영역이 매몰산화막에 의해 베이스 기판과 완전분리됨으로써, 상기 트랜지스터의 동작시, 부동 몸체 효과(Floating Body Effect)가 일어나게 되고, 그래서, 그 동작 특성이 불안정해지는 문제점이 있다.On the other hand, in the SOI device, unlike a conventional semiconductor device integrated in a single crystal silicon wafer, the channel region of the transistor formed in the semiconductor layer is completely separated from the base substrate by the buried oxide film, so that the floating body effect during the operation of the transistor. (Floating Body Effect) occurs, so that there is a problem that its operating characteristics become unstable.
이에 따라, 상기 부동 몸체 효과를 방지하기 위한 여러가지 기술들이 제안되고 있으며, 그 하나의 예로서, 얕은 트렌치 소자분리(Shallow Trench Isolation : 이하, STI) 공정을 이용한 BC(Body Contact)-SOI 소자가 제안되었다. 상기 BC-SOI 소자는, 도시하지는 않았으나, 소자들간의 분리를 위한 소자분리막을 상기 STI 공정을 이용하여 매몰산화막과 이격되는 깊이로 형성시켜서, 채널 영역에 전하가 축적되는 것을 방지하기 위하여, 종래, 단결정 실리콘 웨이퍼에 인가하였던 몸체 바이어스를 반도체층에 인가되도록 한 양태이다.Accordingly, various techniques for preventing the floating body effect have been proposed. As an example, a BC (Body Contact) -SOI device using a shallow trench isolation (STI) process is proposed. It became. Although not shown, the BC-SOI device is conventionally formed to form a device isolation film for separation between devices at a depth spaced apart from the buried oxide film by using the STI process to prevent charge accumulation in the channel region. In one embodiment, the body bias applied to the single crystal silicon wafer is applied to the semiconductor layer.
그러나, 상기 BC-SOI 소자를 제조함에 있어서, STI 공정을 이용하여 소자분리막을 형성할 경우에는, 도 1에 도시된 바와 같이, 트렌치(2a,2b) 내에 매립된 산화막(3a,3b)의 가장자리 부분이 침강(Moat)되는 현상이 발생되며, 아울러, 어닐링과 같은 후속 공정을 생략할 경우에는, 도 2에 도시된 바와 같이, 트렌치(2)의 가장자리 부분에서 산화막(3)의 침강 현상이 더욱 심화되고, 이 결과로, 트랜지스터의 동작시, 소자분리막의 가장자리 부분에 전계가 집중되는 현상이 초래되어, 상기 트랜지스터의 문턱 전압이 낮아지는 등의 회로의 오동작이 야기되는 문제점이 있다.However, in manufacturing the BC-SOI device, when the device isolation film is formed using the STI process, as shown in FIG. 1, the edges of the oxide films 3a and 3b embedded in the trenches 2a and 2b are illustrated. In the case where the part is moistened, and when a subsequent process such as annealing is omitted, as shown in FIG. As a result, the operation of the transistor causes a phenomenon in which an electric field is concentrated at the edge of the isolation layer, resulting in a malfunction of the circuit such as a lower threshold voltage of the transistor.
도 1에서, 도면부호 1은 반도체층, 2a 및 3a는 셀 영역에 형성된 트렌치 및 상기 트렌치 내에 매립된 산화막, 그리고, 2b 및 3b는 주변회로 영역 형성된 트렌치 및 상기 트렌치 내에 매립된 산화막을 각각 나타낸다.In FIG. 1, reference numeral 1 denotes a semiconductor layer, trenches 2a and 3a are trenches formed in a cell region and an oxide film embedded in the trench, and trenches 2b and 3b are trenches formed in a peripheral circuit region and an oxide film embedded in the trench, respectively.
또한, STI 공정을 이용하여 BC-SOI 소자를 제조함에 있어서는, 몸체의 포텐셜을 제어하기 위해, 트렌치의 형성 후에 상기 트렌치의 하부에 소정의 불순불을 이온주입하게 되는데, 상기 불순물의 이온주입 후, 후속의 어닐링 공정을 거치게 되면, 이온주입된 불순물이 소자영역으로 확산됨으로써, 접합 전류의 특성 저하를 초래하게 되는 문제점이 있으며, 아울러, 소자분리영역에서의 펀치-스루 특성 및 트렌치 하부에서의 저항 특성이 저하되는 문제점이 있다.In the manufacturing of the BC-SOI device using the STI process, in order to control the potential of the body, a predetermined impurity is implanted into the lower portion of the trench after formation of the trench. Subsequent annealing process causes ion implanted impurities to diffuse into the device region, resulting in deterioration of the characteristics of the junction current, as well as punch-through characteristics in the device isolation region and resistance characteristics at the bottom of the trench. There is a problem of this deterioration.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 트렌치의 가장자리 부분에서 산화막이 침강되는 현상을 방지함으로써, 소자분리 특성과 소자 특성을 향상시킬 수 있는 BC-SOI 소자의 제조방법을 제공하는데, 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, by preventing the precipitation of the oxide film in the edge portion of the trench, a method of manufacturing a BC-SOI device that can improve device isolation characteristics and device characteristics To provide, the purpose is.
도 1은 종래 얕은 트랜치 소자분리 공정을 이용한 소자분리막의 형성시, 트렌치의 가장자리 부분에서 산화막의 침강이 일어난 상태를 보여주는 단면도.1 is a cross-sectional view illustrating a state in which an oxide film is precipitated at an edge portion of a trench when a device isolation film is formed using a conventional shallow trench device isolation process.
도 2는 종래의 산화막 매립후에 어닐링 공정을 생략한 경우에서의 산화막의 침강 상태를 보여주는 사진.Figure 2 is a photograph showing the settled state of the oxide film in the case of omitting the annealing process after the conventional oxide film buried.
도 3a 내지 도 3g는 본 발명의 실시예에 따른 비씨-에스오아이 소자의 제조방법을 설명하기 위한 각 공정별 단면도이다.3A to 3G are cross-sectional views of respective processes for explaining a method of manufacturing a BC-SOH element according to an exemplary embodiment of the present invention.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
11 : 베이스 기판 12 : 매몰산화막11 base substrate 12 investment oxide film
13 : 반도체층 20 : 에스오아이 웨이퍼13: semiconductor layer 20: SOH wafer
21 : 패드산화막 22 : 패드질화막21: pad oxide film 22: pad nitride film
23 : 감광막 패턴 24 : 질화막 스페이서23 photosensitive film pattern 24 nitride film spacer
25 : 필드산화막 26 : 트렌치25: field oxide film 26: trench
27 : 불순물 28 : 산화막27 impurity 28 oxide film
30 : 소자분리막30: device isolation film
상기와 같은 목적을 달성하기 위한 본 발명의 BC-SOI 소자의 제조방법은, 지지기판과 매몰산화막 및 반도체층의 적층 구조로 이루어진 에스오아이 웨이퍼를 제공하는 단계; 상기 에스오아이 웨이퍼의 반도체층 상에 그의 소자분리영역을 노출시키는 패드산화막과 패드질화막의 적층 패턴을 형성하는 단계; 상기 적층 패턴의 측벽에 스페이서를 형성하는 단계; 노출된 반도체층의 소자분리영역을 열처리하여 필드산화막을 형성하는 단계; 건식 식각 공정으로 노출된 필드산화막 부분을 제거하고, 이어서, 반도체층의 소정 두께를 식각하여 트렌치를 형성하는 단계; 상기 트렌치 하부의 반도체층 부분에 채널 스탑 이온을 이온주입하는 단계; 상기 트렌치가 매립되도록, 상기 결과물 상에 산화막을 증착하는 단계; 상기 트렌치 내에만 산화막이 매립되도록, 상기 산화막 및 패드질화막을 연마하는 단계; 및 잔류된 패드질화막 및 패드산화막을 제거하는 단계를 포함한다.Method for manufacturing a BC-SOI device of the present invention for achieving the above object comprises the steps of providing an SOH wafer comprising a laminated structure of a support substrate, a buried oxide film and a semiconductor layer; Forming a stacked pattern of a pad oxide film and a pad nitride film exposing the device isolation region on the semiconductor layer of the SOH wafer; Forming a spacer on sidewalls of the stacked pattern; Heat-treating the device isolation region of the exposed semiconductor layer to form a field oxide film; Removing a portion of the field oxide layer exposed by the dry etching process, and then etching a predetermined thickness of the semiconductor layer to form a trench; Implanting channel stop ions into a portion of the semiconductor layer below the trench; Depositing an oxide film on the resultant so that the trench is buried; Polishing the oxide film and the pad nitride film so that an oxide film is embedded only in the trench; And removing the remaining pad nitride film and the pad oxide film.
본 발명에 따르면, 질화막 스페이서를 이용한 국부산화 공정을 통해 트렌치의 가장자리 부분에서 산화막의 침강 현상이 일어나는 것을 방지할 수 있으며, 이에 따라, 소자 및 소자분리분리 특성을 향상시킬 수 있다.According to the present invention, it is possible to prevent the sedimentation of the oxide film from occurring at the edge of the trench through a local oxidation process using a nitride film spacer, thereby improving device and device isolation characteristics.
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3a 내지 도 3g는 본 발명의 실시예에 따른 BC-SOI 소자의 제조방법을 설명하기 위한 각 공정별 단면도이다.3A to 3G are cross-sectional views of respective processes for explaining a method of manufacturing a BC-SOI device according to an exemplary embodiment of the present invention.
도 3a를 참조하면, 지지기판(11)과 매몰산화막(12) 및 반도체층(13)의 적층 구조로 이루어진 SOI 웨이퍼(20)를 마련하고, 상기 SOI 웨이퍼(20)의 반도체층(13) 상에 5 내지 10㎚ 두께의 패드산화막(21)과 100 내지 150㎚ 두께의 패드질화막(22)을 차레로 형성한다. 그런다음, 상기 패드질화막(22) 상에 공지된 포토리소그라피 공정을 통해 상기 반도체층(13)의 소자분리영역을 노출시키기 위한 감광막 패턴(23)을 형성한 후, 상기 반도체층(13)의 소자분리영역이 노출되도록, 상기 감광막 패턴(23)을 마스크로해서 노출된 패드질화막 부분과 그 하부의 패드산화막 부분을 식각한다.Referring to FIG. 3A, an SOI wafer 20 having a stacked structure of a supporting substrate 11, an investment oxide film 12, and a semiconductor layer 13 is provided, and the semiconductor layer 13 of the SOI wafer 20 is provided. 5 to 10 nm thick pad oxide film 21 and 100 to 150 nm thick pad nitride film 22 are sequentially formed. Then, the photoresist pattern 23 is formed on the pad nitride film 22 to expose the device isolation region of the semiconductor layer 13 through a known photolithography process, and then the device of the semiconductor layer 13 is formed. The exposed portion of the pad nitride layer and the bottom portion of the pad oxide layer are etched using the photoresist pattern 23 as a mask so as to expose the isolation region.
도 3b를 참조하면, 상기 감광막 패턴을 제거한 상태에서, 상기 결과물 상에 150 내지 500Å 두께의 질화막을 증착하고, 그런다음, 상기 질화막을 전면 식각하여 상기 패드산화막(21)과 패드질화막(22)으로 이루어진 적층 패턴의 측벽에 질화막 스페이서(24)를 형성한다. 이때, 상기 질화막 스페이서(24) 대신에, 폴리실리콘 스페이서, 또는, 질산화막 스페이서로 형성하는 것도 가능하다. 여기서, 상기 질화막 스페이서(24)는 후속의 국부산화 공정시에 측면 산화가 일어나는 것을 방지하기 위하여 형성하는 것이며, 궁극적으로는, 트렌치의 가장자리 부분에서 산화막의 침강 현상이 일어나는 것을 방지하기 위하여 형성하는 것이다.Referring to FIG. 3B, in a state where the photoresist pattern is removed, a nitride film having a thickness of 150 to 500 Å is deposited on the resultant, and then the entire surface of the nitride film is etched into the pad oxide film 21 and the pad nitride film 22. The nitride film spacers 24 are formed on the sidewalls of the stacked patterns. At this time, instead of the nitride film spacer 24, it is also possible to form a polysilicon spacer or a nitride oxide spacer. In this case, the nitride spacer 24 is formed to prevent lateral oxidation from occurring during the subsequent local oxidation process, and ultimately, to prevent precipitation of the oxide film at the edge portion of the trench. .
도 3c를 참조하면, 900 내지 1,100℃의 온도에서 국부산화 공정을 수행하여,노출된 반도체층 부분에 700 내지 5,000Å 두께의 필드산화막(25)을 형성한다.Referring to FIG. 3C, a local oxidation process is performed at a temperature of 900 to 1,100 ° C. to form a field oxide film 25 having a thickness of 700 to 5,000 Å on an exposed semiconductor layer.
도 3d를 참조하면, CHF3또는, CF4가스를 이용한 건식 식각 공정으로 노출된 필드산화막 부분을 제거하고, 연이어서, 노출된 반도체층 부분을 식각해서, 1,500 내지 2,500Å 깊이의 트렌치(26)를 형성한다.Referring to FIG. 3D, a portion of the field oxide layer exposed by a dry etching process using CHF 3 or CF 4 gas is removed, and subsequently, the exposed semiconductor layer portion is etched to form a trench 26 having a depth of 1,500 to 2,500 Pa. To form.
도 3e를 참조하면, 전 단계의 식각 공정시에 인가된 식각 데미지를 보상하기 위하여 희생 산화 공정을 수행하고, 그런다음, 상기 결과물에 소정의 불순물(27)을 이온주입하여 상기 트렌치(26) 하부의 반도체층 부분에 펀치-스루 및 웰 저항 특성을 향상시키기 위한 불순물 영역(도시안됨)을 형성한다. 여기서, 상기 이온주입 공정은, 통상, 필드 스탑 임플란트(field stop implant) 공정으로 불리운다.Referring to FIG. 3E, a sacrificial oxidation process is performed to compensate for the etch damage applied in the etching process of the previous step, and then ion implantation of a predetermined impurity 27 into the resultant is performed to lower the trench 26. An impurity region (not shown) is formed in the semiconductor layer portion to improve punch-through and well resistance characteristics. Here, the ion implantation process is commonly referred to as a field stop implant process.
도 3f를 참조하면, 상기 결과물 상에 트렌치(26)가 완전히 매립될 정도의 충분한 두께로 산화막(28)을 증착한다.Referring to FIG. 3F, an oxide film 28 is deposited on the resultant layer to a thickness sufficient to completely fill the trench 26.
도 3g를 참조하면, 상기 산화막 및 패드질화막의 일부 두께를 공지된 화학적기계연마 공정으로 연마하여 트렌치(26) 내에만 산화막이 매립되도록 하고, 그런다음, 잔류된 패드질화막, 질화막 스페이서 및 패드산화막을 제거하여, 트렌치형의 소자분리막(30)을 형성한다. 이후, 공지된 후속 공정을 수행하여 BC-SOI 소자를 완성한다.Referring to FIG. 3G, some thicknesses of the oxide film and the pad nitride film are polished by a known chemical mechanical polishing process so that the oxide film is embedded only in the trench 26, and then the remaining pad nitride film, the nitride spacer and the pad oxide film are removed. Then, the trench isolation device 30 is formed. Thereafter, known subsequent processes are performed to complete the BC-SOI device.
상기에서, 종래에는 트렌치의 가장자리 부분에서 산화막의 침강 현상이 일어나는 것을 억제시키기 위하여, 산화막(28)의 매립후에 어닐링 공정을 수행하지만, 본 발명의 실시예에서는 상기 질화막 스페이서(24)에 의해 산화막의 침강 현상이일어나는 것을 방지할 수 있기 때문에, 상기 어닐링 공정을 생략할 수 있으며, 이에 따라, 상기 트렌치(26)의 하부에 이온주입된 불순물이 확산되어 초래되는 결함을 방지할 수 있다.In the above, the annealing process is performed after embedding the oxide film 28 in order to suppress the precipitation of the oxide film at the edge portion of the trench. However, in the embodiment of the present invention, the nitride film spacer 24 Since the sedimentation phenomenon can be prevented, the annealing process can be omitted, whereby a defect caused by diffusion of impurities implanted into the lower portion of the trench 26 can be prevented.
이상에서와 같이, 본 발명은 STI 공정을 수행하기 전에, 질화막 스페이서를 이용한 국부산화 공정을 수행함으로써, 트렌치의 가장자리 부분에서 산화막의 침강 현상이 일어나는 것을 방지할 수 있고, 이에 따라, 소자 특성을 향상시킬 수 있다.As described above, according to the present invention, before performing the STI process, by performing the local oxidation process using the nitride film spacer, it is possible to prevent the sedimentation of the oxide film from occurring at the edge of the trench, thereby improving device characteristics. You can.
또한, 산화막 매립후의 어닐링 공정을 생략할 수 있기 때문에, 채널 스탑 이온의 확산을 방지할 수 있으며, 이에 따라, 소자분리 특성도 향상시킬 수 있다.In addition, since the annealing step after the oxide film is buried can be omitted, diffusion of channel stop ions can be prevented, and thus device isolation characteristics can be improved.
한편, 여기에서는 본 발명의 특정 실시예에 대해서 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한, 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.Meanwhile, although specific embodiments of the present invention have been described and illustrated, modifications and variations can be made by those skilled in the art. Accordingly, the following claims are to be understood as including all modifications and variations as long as they fall within the true spirit and scope of the present invention.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990058405A KR100312656B1 (en) | 1999-12-16 | 1999-12-16 | Method for fabricating bc-soi device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990058405A KR100312656B1 (en) | 1999-12-16 | 1999-12-16 | Method for fabricating bc-soi device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010056796A true KR20010056796A (en) | 2001-07-04 |
| KR100312656B1 KR100312656B1 (en) | 2001-11-03 |
Family
ID=19626451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990058405A KR100312656B1 (en) | 1999-12-16 | 1999-12-16 | Method for fabricating bc-soi device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100312656B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100707593B1 (en) * | 2005-12-27 | 2007-04-13 | 동부일렉트로닉스 주식회사 | Dual isolation structure of semiconductor device and method of forming the same |
| KR100733429B1 (en) * | 2004-12-28 | 2007-06-29 | 주식회사 하이닉스반도체 | Method for fabricating semiconductor device |
-
1999
- 1999-12-16 KR KR1019990058405A patent/KR100312656B1/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100733429B1 (en) * | 2004-12-28 | 2007-06-29 | 주식회사 하이닉스반도체 | Method for fabricating semiconductor device |
| US7790620B2 (en) | 2004-12-28 | 2010-09-07 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device |
| KR100707593B1 (en) * | 2005-12-27 | 2007-04-13 | 동부일렉트로닉스 주식회사 | Dual isolation structure of semiconductor device and method of forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100312656B1 (en) | 2001-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1213757B1 (en) | Integrated circuits having adjacent p-type doped regions having shallow trench isolation structures without liner layers therebetween and methods of forming same | |
| JP2003523629A (en) | Method for eliminating stress-induced dislocations in CMOS devices | |
| KR19980084215A (en) | Method of manufacturing transistor of semiconductor device | |
| US7704892B2 (en) | Semiconductor device having local interconnection layer and etch stopper pattern for preventing leakage of current | |
| KR100312656B1 (en) | Method for fabricating bc-soi device | |
| EP1109216B1 (en) | Process of making a semiconductor device having regions of insulating material formed in a semiconductor substrate | |
| KR100244402B1 (en) | Method of forming a trench isolation in a semiconductor device | |
| KR100579850B1 (en) | Method for fabricating the MOS field effect transistor | |
| KR100333374B1 (en) | Method of fabricating soi device having double gate | |
| KR100356793B1 (en) | Method for fabricating bc-soi device | |
| KR0161191B1 (en) | Fabricating method of semiconductor device | |
| KR0161727B1 (en) | Element isolation method of semiconductor device | |
| KR100412138B1 (en) | Method for forming isolation layer of semiconductor device | |
| KR100256824B1 (en) | Semiconductor elenent manufacturing method | |
| KR100466025B1 (en) | Method manufacturing semiconductor device having sti structure | |
| KR100305018B1 (en) | Device Separation Method of Semiconductor Devices | |
| JP2883242B2 (en) | Method for manufacturing semiconductor device | |
| KR20040050629A (en) | Method for forming isolation of semiconductor device | |
| KR20010003206A (en) | Method of manufacturing SOI device | |
| KR0148611B1 (en) | Formation method of element isolation layer for semiconductor devices | |
| KR20030055794A (en) | Method for forming isolation layer of semiconductor device | |
| KR100329607B1 (en) | Method for forming isolation layer in semiconductor device | |
| KR0172545B1 (en) | Method of manufacturing isolation film on the semiconductor | |
| KR100337073B1 (en) | Isolation method of semiconductor device | |
| KR0168198B1 (en) | Method for forming trench isolation on a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090922 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |