KR20010056152A - Vacuum packaging method of field emission display device - Google Patents

Vacuum packaging method of field emission display device Download PDF

Info

Publication number
KR20010056152A
KR20010056152A KR1019990057589A KR19990057589A KR20010056152A KR 20010056152 A KR20010056152 A KR 20010056152A KR 1019990057589 A KR1019990057589 A KR 1019990057589A KR 19990057589 A KR19990057589 A KR 19990057589A KR 20010056152 A KR20010056152 A KR 20010056152A
Authority
KR
South Korea
Prior art keywords
substrate
lower substrate
additional
field emission
display device
Prior art date
Application number
KR1019990057589A
Other languages
Korean (ko)
Inventor
고창기
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019990057589A priority Critical patent/KR20010056152A/en
Publication of KR20010056152A publication Critical patent/KR20010056152A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/38Exhausting, degassing, filling, or cleaning vessels
    • H01J9/385Exhausting vessels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/94Selection of substances for gas fillings; Means for obtaining or maintaining the desired pressure within the tube, e.g. by gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/94Means for exhausting the vessel or maintaining vacuum within the vessel
    • H01J2329/943Means for maintaining vacuum within the vessel
    • H01J2329/945Means for maintaining vacuum within the vessel by gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

PURPOSE: An electric field display element and thereof vacuum packaging method is provided to improve confidence of the element and characteristics of life by minimizing a residual gas in the element. CONSTITUTION: An electrode layer and a fluorescence layer(12) is formed on the upper substrate(10). An electron emission part(31) is formed on the lower substrate(20). The upper substrate(10) is spaced from the lower substrate(20) by means of a spacer(29) in a predetermined interval. A gas flow holes are formed at the predetermined portion of the lower substrate(20) to exhaust a gas. A supplementary substrate is connected to the lower end of the lower substrate(20) to form a supplementary space. An exhaust hole(32) is formed at the supplementary substrate. A gate(36) is position to the supplementary space between the supplementary space and the lower substrate(20). A skirt is formed at the edge of the lower substrate(20) in a predetermined interval. The supplementary substrate is connect to the lower substrate(20) by means of a sealing agent(21).

Description

전계방출 표시소자 및 그의 진공 패키징 방법{Vacuum packaging method of field emission display device}Field emission display device and vacuum packaging method thereof {Vacuum packaging method of field emission display device}

본 발명은 평판형 디스플레이의 일종인 전계 방출형 표시소자에 관한 것으로서, 전자방출 능력을 저하시키는 소자내부의 잔류가스(residual gas)를 최소화하여 소자의 신뢰성을 향상시키고 배기 시간을 단축시켜 생산성을 향상시키도록 한 전계방출 표시소자 및 진공패키징 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field emission display device, which is a type of flat panel display, which minimizes residual gas inside the device that reduces electron emission capability, thereby improving reliability of the device and shortening the exhaust time, thereby improving productivity. The present invention relates to a field emission display device and a vacuum packaging method.

도 1은 일반적인 전계 방출 표시소자의 개략도이다. 도 1을 참조해서 일반 적인 전계 방출 표시소자의 기본 동작원리를 설명하면 다음과 같다.1 is a schematic diagram of a general field emission display device. The basic operation principle of a general field emission display device will be described with reference to FIG. 1.

도 1에 도시된 표시장치는 풀 컬러(full color)의 표시장치로 되어있고, 예를 들면, 스트라이프(stripe) 형상으로 형성된 R(12R), G(12G), B(12B) 형광체가 상부기판(10)의 내면에 형성되어 있고, 상부 기판(10)과 R, G, B 형광체의 사이에는 애노드(Anode) 전압을 인가하기 위하여 투명전극의 일종인 ITO 애노드 전극층(11)이 형성되어 있다.The display device shown in FIG. 1 is a full color display device. For example, R (12R), G (12G), and B (12B) phosphors formed in a stripe shape are formed on an upper substrate. It is formed on the inner surface of (10), and the ITO anode electrode layer 11, which is a kind of transparent electrode, is formed between the upper substrate 10 and the R, G, and B phosphors to apply an anode voltage.

또, 전자 방출부가 형성되는 하부 기판(20)에는 다수의 전계 방출 캐소드(FEC)로 이루어지는 FEC 어레이(24)가 형성되어 있다. 이 FEC 어레이(24)로 부터는 전자가 방출되고 이 방출된 전자가 애노드 전극(11)에 의하여 포착되는 것으로, 포착된 애노드 전극(11)에 포착된 형광체가 발광하도록 되어 있다.In the lower substrate 20 where the electron emission portions are formed, an FEC array 24 including a plurality of field emission cathodes FEC is formed. Electrons are emitted from the FEC array 24, and the emitted electrons are captured by the anode electrode 11, so that the phosphors captured by the captured anode electrode 11 emit light.

여기서, 전계 방출에 대하여 개략 설명하면, 금속 또는 반도체 표면의 인가전압을 109[V/m] 정도로 하면, 터널링 효과에 의해 전자가 전위 장벽을 통과하여 상온에서도 진공중에 전자 방사가 행해지도록 된다. 이를 전계 방출(Field Emission)이라 부르고, 이와 같은 원리로 전자를 방사하는 캐소드를 전계 방출 캐소드(Field Emission Cathode), 혹은 전계 방출 소자라 부르고 있다.Here, when the field emission is briefly described, if the applied voltage of the metal or semiconductor surface is about 10 9 [V / m], the electrons will pass through the potential barrier by the tunneling effect and the electrons will be emitted in vacuum even at room temperature. This is called field emission, and the cathode that emits electrons in the same manner is called a field emission cathode or a field emission device.

근년, 반도체 미세 가공 기술을 구사하여 마이크론 사이즈의 전계 방출 캐소드로 이루어지는 면 방사형의 전계 방출 캐소드를 제작하는 것이 가능하게 되어 있고, 전계 방출 캐소드를 기판 상에 다수 개 형성한 FEC 어레이는 그의 각 에미터로부터 방사된 전자를 형광면에 조사함으로써 평면형의 표시장치나 각종 전자장치를 구성하는 전자 공급수단으로서 허용하는 것이 가능하게 되어 있다.In recent years, it has become possible to manufacture surface-radiated field emission cathodes consisting of micron-sized field emission cathodes utilizing semiconductor micromachining techniques, and FEC arrays in which a plurality of field emission cathodes are formed on a substrate are each emitters. By irradiating electrons emitted from the fluorescent surface, it is possible to allow them as an electron supply means constituting a flat display device or various electronic devices.

이와 같은 전계 방출 캐소드의 일례로서 스핀트(Spindt)형이라 불리우는 전계 방출 캐소드(이하, FEC라 함)가 알려져 있다.As an example of such a field emission cathode, a field emission cathode (hereinafter referred to as FEC) called a Spindt type is known.

도 1에 도시된 바와 같이, 각각의 FEC 어레이(24)는 풀 컬러 표시를 위하여 R, G, B 형광체에 각각 대응되도록 하부 기판(20)위에 형성되며 서로 직교하여 형성되어 있는 캐소드 전극층(22)과 게이트 전극층(28)에 의하여 매트릭스 형태로 구동된다. 이때 캐소드 전극층(22)과 게이트 전극층(28) 사이의 절연을 위하여 중간에 절연층(26)이 형성된다. 좀 더 자세히 설명하면, 하부 기판(20) 위에 스트라이프 형태의 캐소드 전극층(22)이 패터닝에 의하여 형성되어 있고, 그 위에 전자가 방출되는 캐소드 팁이 형성되어 전자를 공급받게 된다. 캐소드 전극층(22) 위에는 하부기판(20) 전면에 걸쳐 절연층(26)이 형성되고 그 위에 게이트 전극층(28)이 패터닝에 의하여 형성된다. 즉 캐소드 전극층(22)과 게이트 전극층(28)은 십자 모양의 매트릭스 형태로 구성되게 된다. FEC 어레이(24)로부터 방출된 전자는 적절한 방법으로 형성된 스페이서(Spacer; 29)에 의하여 소정 간격을 유지하여 이격 배향된 상부기판(10)으로 향하여 비상하여 간다.As shown in FIG. 1, each of the FEC arrays 24 is formed on the lower substrate 20 so as to correspond to R, G, and B phosphors for full color display, respectively, and is formed orthogonal to each other. And the gate electrode layer 28 are driven in a matrix. In this case, an insulating layer 26 is formed in the middle to insulate the cathode electrode layer 22 and the gate electrode layer 28. In more detail, a stripe cathode electrode layer 22 is formed on the lower substrate 20 by patterning, and a cathode tip for emitting electrons is formed thereon to receive electrons. The insulating layer 26 is formed on the cathode electrode layer 22 over the entire lower substrate 20, and the gate electrode layer 28 is formed on the cathode electrode layer 22 by patterning. That is, the cathode electrode layer 22 and the gate electrode layer 28 are formed in a cross-shaped matrix form. Electrons emitted from the FEC array 24 fly toward the spaced-oriented top substrate 10 at a predetermined interval by a spacer 29 formed in a suitable manner.

이와같은 동작을 가능하게 하기 위하여 상부기판(10)과 하부기판(20)과의 사이에 형성되는 공간은 진공 분위기로 되어 있다. 그리고 진공분위기를 유지하기 위하여 상부기판(10)과 하부기판(20)과의 둘레 가장자리부가 시일재(sealant; 21)에 의해서 봉착된다. 일반적으로 애노드 전극층(11)과 캐소드 전극층(22) 사이에는 전자의 가속을 위하여 약 수십V - 수 Kv의 전압이 인가되게 된다.In order to enable such an operation, a space formed between the upper substrate 10 and the lower substrate 20 is in a vacuum atmosphere. In order to maintain the vacuum atmosphere, the peripheral edge between the upper substrate 10 and the lower substrate 20 is sealed by a sealant 21. In general, a voltage of about several tens of V-several Kv is applied between the anode electrode layer 11 and the cathode electrode layer 22 to accelerate the electrons.

도 2를 통하여 FEC 어레이(24)의 구조와 동작원리에 대해서 상세히 설명한다. 도 2는 전형적인 통상의 전계방출 표시소자를 소정의 위치에서 수직 방향으로절단한 개략적인 단면도를 나타낸다. 도 2에 도시된 바와 같이, 하부기판(20) 위에 캐소드 전극층(22)이 형성되어 있고, 그 위에 원추형으로 이루어져 전계의 발생에 의해 전자를 방출하는 다수개의 에미터(25)가 형성된다. 또한 에미터(25)들 사이에는 이들 에미터들을 각각 에워싸는 형태로 고립시키는 일체형의 절연층(26)이 형성되며, 이 절연층(26)의 상부에는 캐소드 전극층(22)과 대향하는 부분이 공통인 게이트 전극층(28)이 형성된다.2, the structure and operation principle of the FEC array 24 will be described in detail. 2 is a schematic cross-sectional view of a typical conventional field emission display device cut in a vertical direction at a predetermined position. As shown in FIG. 2, a cathode electrode layer 22 is formed on the lower substrate 20, and a plurality of emitters 25 are formed on the lower substrate 20 to form a cone and emit electrons by generation of an electric field. In addition, an integral insulating layer 26 is formed between the emitters 25 so as to enclose each of these emitters in an enclosing manner, and a portion of the insulating layer 26 opposite to the cathode electrode layer 22 is common. The in-gate electrode layer 28 is formed.

또한 상부기판(10)과 하부기판(20)은 형광층(12)과 에미터(25)가 마주하여 공간(30)을 이루도록 스페이서(29)에 의해 소정 간격, 예를 들면, 100㎛∼3㎜ 정도가 이격되게 부착된다. 상기 스페이서(29)는 상부기판(10)과 하부기판(20)이 마주하여 공간(30)을 이루도록 다수개가 형성된다. 또한, 스페이서(29)는 유리, 산화물 또는 질화물을 포함하는 세라믹 등과 같은 경도가 크고 절연성이 좋은 물질이거나, 또는, 폴리아미드를 포함하는 폴리머 등과 같은 절연 물질로 이루어진다. 여기에서, 스페이서(29)는 상부기판(10) 하부기판(20)의 모서리를 서로 부착시킬 뿐만 아니라 전계 방출 표시소자가 대형, 즉 대 화면인 경우에는 수백 내지 수 천개가 가운데 부분에 형성되는데, 이때 고 진공 상태인 공간(30)과 대기압 상태인 외부의 기압차로 인하여 상부기판(10)과 하부기판(20)이 서로 접촉되는 것을 방지하도록 기능한다.In addition, the upper substrate 10 and the lower substrate 20 are spaced by the spacer 29 so that the fluorescent layer 12 and the emitter 25 face the space 30, for example, 100 μm to 3 Mm is attached spaced apart. The spacer 29 is formed in plural so that the upper substrate 10 and the lower substrate 20 face each other to form a space 30. In addition, the spacer 29 is made of a material having a high hardness and good insulation such as a ceramic including glass, an oxide or a nitride, or an insulating material such as a polymer including polyamide. Here, the spacers 29 not only attach the edges of the upper substrate 10 and the lower substrate 20 to each other, but when the field emission display device is large, that is, a large screen, hundreds to thousands are formed in the center portion. In this case, the upper substrate 10 and the lower substrate 20 are prevented from contacting each other due to the pressure difference between the space 30 in the high vacuum state and the external air pressure state.

상부기판(10)의 내면에는 전자를 가속시키기 위한 애노드 전극층(11)이 형성되어 있고 R,G,B 형광체(12)가 한 픽셀을 이루며 형성되어 있다. 각 형광체 사이에는 색순도와 콘트라스트를 증대시키기 위하여 블랙매트릭스(23)가 형성되어 있다.An anode electrode layer 11 for accelerating electrons is formed on the inner surface of the upper substrate 10, and R, G, and B phosphors 12 are formed in one pixel. A black matrix 23 is formed between each phosphor to increase color purity and contrast.

도 1에서 설명한 바와 같이 캐소드 전극층(22)과 게이트 전극층(28)은 절연층을 사이에 두고 십자형태로 직교하는 매트릭스 형태로 구성되어 있어 각 교차점은 R 형광체(12R) 또는 G형광체(12G) 또는 B 형광체(12B)에 대응된다. 또한 캐소드 전극층(22)과 게이트 전극층(28)이 교차하는 면적은 약정도가 되고 이면적내에 약 수백 ∼ 수 천개의 전계 방출 캐소드가 어레이를 이루며 형성되어 있다. 도 3은 실제로 제조된 일반적인 스핀트 타입의 전계 방출캐소드 어레이(24)를 주사전자현미경으로 찍은 사진을 나타내고 있다. 동그란 구멍 속에 뾰족하게 보이는 팁이 에미터(25)고 구멍 내부는 절연체층(26)이 에미터(25)를 둘러싸고 있으며 맨 위의 표면은 게이트 전극층(28)이다. 이 그림에서 캐소드 전극층(22)은 나타나지 않는다.As illustrated in FIG. 1, the cathode electrode layer 22 and the gate electrode layer 28 are formed in a matrix form orthogonally crosswise with an insulating layer interposed therebetween, so that each intersection point is an R phosphor 12R or a G phosphor 12G or Corresponds to the B phosphor 12B. The area where the cathode electrode layer 22 and the gate electrode layer 28 intersect is approximately In the area, about several hundred to several thousand field emission cathodes are formed in an array. 3 shows a photograph taken by a scanning electron microscope of a general spin type field emission cathode array 24 actually manufactured. A sharp tip in the round hole is the emitter 25, inside the hole an insulator layer 26 surrounds the emitter 25 and the top surface is the gate electrode layer 28. The cathode electrode layer 22 is not shown in this figure.

한 서브 픽셀이 발광을 하기 위해서는 게이트 전극층(28)과 캐소드 전극층(22) 사이에 약 10V∼100V 정도의 전압이 인가되는데 이 전압차가 발생되는 캐소드 전극층(22)과 게이트 전극층(28)의 교차점에서는 에미터(25) 팁 끝에 강한 전계가 발생되어 상기 설명된 터널링 효과에 의한 전자 방출이 일어나게 되어 전자빔(27)을 형성하게 된다. 에미터(25)에서 방출된 전자빔(27)은 애노드 전극층(11)에 인가되어 있는 수십 V∼수 kV의 전위에 의해 가속되어 해당되는 전계 방출 캐소드 어레이(24)에 대응되어 있는 형광체에 충돌하고 그 결과 원하는 색깔의 광을 얻게 된다. 이렇게 에너지를 가진 전자가 형광체에 충돌하여 광을 발생시키는 것을 음극방출(cathode luminescence)라고 하며 그 매카니즘은 모니터나 텔레비전에 주로 사용되는 CRT(Cathode Ray Tube)와 동일하다.In order for one subpixel to emit light, a voltage of about 10V to 100V is applied between the gate electrode layer 28 and the cathode electrode layer 22. At the intersection of the cathode electrode layer 22 and the gate electrode layer 28 where this voltage difference occurs, A strong electric field is generated at the tip of the emitter 25 to cause electron emission due to the tunneling effect described above to form the electron beam 27. The electron beam 27 emitted from the emitter 25 is accelerated by a potential of several tens of V to several kV applied to the anode electrode layer 11 and impinges on the phosphor corresponding to the corresponding field emission cathode array 24. The result is a light of the desired color. This energy generated by the collision of energy electrons to the phosphor is called cathode luminescence (cathode luminescence) and the mechanism is the same as the CRT (Cathode Ray Tube) mainly used in monitors and televisions.

전계 방출이 용이하게 발생되고 에미터(25)에서 방출된 전자가 다른 분자나 이온의 방해없이 형광체에 도달하기 위해서는 상부기판(10)과 하부기판(20) 사이에 형성되는 공간(30)의 내부 진공도가 최소한torr 이하가 되어야 한다.The interior of the space 30 formed between the upper substrate 10 and the lower substrate 20 in order for the field emission to occur easily and the electrons emitted from the emitter 25 to reach the phosphor without interference of other molecules or ions. Minimum vacuum Should be less than or equal torr

형광체에서 방출되는 광의 세기는 일반적으로 캐소드 전극층(22)과 게이트 전극층(28)사이에 인가되는 전압차에 의해서 조절되거나 인가 전압 펄스의 폭을 변조함으로써 계조 표시를 할 수 있는데 이러한 방법을 PWM(Pulse Width Modulation)이라고 한다. 각 에미터의 구조나 전극의 형태의 차이등으로 인해 각 픽셀마다 방출되는 전류의 변화가 발생할 수 있는데 이는 표시소자의 특성을 저하시키게 된다. 이러한 문제점을 해결하기 위하여 캐소드 전극층(22)과 에미터 사이에 저항층을 형성하는 방법도 사용되고 있다.The intensity of the light emitted from the phosphor is generally controlled by the voltage difference applied between the cathode electrode layer 22 and the gate electrode layer 28, or the gray scale display can be performed by modulating the width of the applied voltage pulse. Width Modulation). Due to the difference in the structure of each emitter or the shape of the electrode, a change in the current emitted for each pixel may occur, which degrades the characteristics of the display device. In order to solve this problem, a method of forming a resistance layer between the cathode electrode layer 22 and the emitter is also used.

동일한 인가 전압 하에서 에미터(25)에서 방출되는 전류량이 크면 클수록 표시소자의 휘도가 증가되므로 바람직하다. 또한 에미터(25)에서 방출된 전자가 모두 형광체에 에너지를 전달하는 것이 이상적이나 실제의 경우에서는 일부 전자는 게이트 전극층(28)에 수렴되어 누설전류로 작용하므로 표시소자의 전력 소모를 증가시키는 원인이 된다.The larger the amount of current emitted from the emitter 25 under the same applied voltage, the higher the luminance of the display element is. In addition, ideally, all electrons emitted from the emitter 25 transfer energy to the phosphor, but in actual cases, some electrons converge on the gate electrode layer 28 to act as a leakage current, thereby increasing power consumption of the display device. Becomes

위에서 설명된 전계 방출 표시소자는 그 특성상 고진공의 패널이 요구된다. 에미터(25)와 게이트(28)사이의 거리는 마이크로미터 정도의 아주 짧은 거리이므로 고진공을 확실하게 유지하지 않으면 방전 및 진공 절연 파괴 등이 일어날 수 있으며, 또한 방출 전자와의 충돌에 의해 생긴 양이온이 에미터(25)로 스퍼터링되어 소자를 열화시킬 수 있다. 그 밖에도 전계 방출 표시소자에서는 에미터(25)와 애노드(11)사이의 전압이 300V∼수 kV 정도로 일반적인 음극선관(CRT)에 비하여 낮으므로 패널 내부 공간(30)의 진공도가 낮으면 가속되는 전자는 잔류가스와 충돌하여 에너지를 잃게 되므로 형광층에 충돌시 충분한 에너지를 전달할 수 없어 발광 휘도가 낮아지는 문제점이 있다. 이상과 같은 문제점들로 인해 전계 방출 표시소자가 정상적으로 동작하려면 패널 내부가Torr이하의 고진공에 놓여 있어야 한다.The field emission display described above requires a high vacuum panel due to its characteristics. Since the distance between the emitter 25 and the gate 28 is a very short distance, such as a micrometer, discharge and vacuum dielectric breakdown may occur if the high vacuum is not maintained reliably, and cations generated by collision with the emission electrons may be Sputtered into emitter 25 may degrade the device. In addition, in the field emission display device, the voltage between the emitter 25 and the anode 11 is about 300V to several kV, which is lower than that of a general cathode ray tube (CRT). Therefore, electrons accelerated when the vacuum in the panel internal space 30 is low. Since energy is lost due to collision with the residual gas, sufficient energy cannot be delivered when colliding with the fluorescent layer, thereby lowering the luminance of light emission. Due to the above problems, the interior of the panel must be It should be placed in a high vacuum below Torr.

그러므로 전계 방출 표시소자에서는 패널 내부에 잔류하는 가스 분자를 배기하고 패키징하는 공정이 매우 중요하고도 필수적이라 할 수 있다.Therefore, in the field emission display device, the process of evacuating and packaging gas molecules remaining inside the panel is very important and necessary.

도 4의 (a) 내지 (f)는 전계 방출 표시소자의 에미터 팁 제조 공정도이다. 하부기판(20)에 캐소드 전극(22), 절연층(26) 및 게이트 전극 금속(28)을 차례로 형성하고, 게이트 전극(28)을 패터닝하고 절연층(26)을 식각한다. 이후 희생층을 증착후 에미터 재료를 증착하여 에미터 팁을 형성하는 공정이다. 이와같이 하부기판(20)에는 전계 방출에 의해 전자를 방출시키는 전자방출부인 에미터 팁이 형성된다. 이때 전자방출부는 상기에서는 현재 가장 일반적인 스핀트형을 기준으로 설명하였으나, 본 발명에서의 전자방출부는 스핀트형만으로 한정하는 것은 아니고, 다이아몬드, DLC, 카본나노튜브(Carbon Nano Tube), SCE(Surface Conduction Emitter)등과 같은 평면형 에미터 및 MIM(Metal Insulator Metal), MIS(Metal Insulator Semiconductor)등과 같이 전계 방출 능력을 구비한 모든 냉음극 캐소드를 포함한다.4 (a) to 4 (f) show a process of manufacturing an emitter tip of a field emission display device. The cathode electrode 22, the insulating layer 26, and the gate electrode metal 28 are sequentially formed on the lower substrate 20, the gate electrode 28 is patterned, and the insulating layer 26 is etched. Thereafter, after depositing the sacrificial layer, the emitter material is deposited to form an emitter tip. In this way, the lower substrate 20 is formed with an emitter tip, which is an electron emission unit for emitting electrons by field emission. In this case, the electron emission unit is described above based on the most common spin type, but the electron emission unit in the present invention is not limited to the spin type, but is selected from diamond, DLC, carbon nanotube, and surface conduction emitter. Planar emitters, such as, and all cold cathode cathodes with field emission capabilities, such as metal insulator metal (MIM), metal insulator semiconductor (MIS), and the like.

또한 하부기판의 소정부분에는 가스 배기를 위하여 배기구멍(32)이 형성되어 있다. 이러한 배기 구멍(32)은 초음파머신이나 드릴 등을 이용해 형성할 수 있다. 또한 상판에는 가속된 전자로부터 에너지를 받아 빛을 발하는 형광체(12)가 형성되어 있고 상부기판(10)과 하부기판(20)사이에는 스페이서(29)가 다수 개 형성되어 있어 소정의 간격을 유지하도록 한다. 또한 상부기판(10)과 하부기판(20)의 둘레 가장자리부는 시일재(21)에 의하여 봉착된다. 위와 같은 구조에서 도 5의 (a)와 같이 가스 배기용 유리관인 배기 튜브(33)를 배기 구멍(32)에 세워 놓고 주로 프릿(frit) 유리 등의 시일재(34)를 바른 다음 퍼니스(furnace)로에서 소성을 함으로서 배기 구멍에 배기 튜브(33)를 연결시킨다.In addition, an exhaust hole 32 is formed in a predetermined portion of the lower substrate to exhaust the gas. The exhaust hole 32 can be formed using an ultrasonic machine, a drill, or the like. In addition, the upper plate is formed with a phosphor 12 for emitting energy from the accelerated electrons and a plurality of spacers 29 are formed between the upper substrate 10 and the lower substrate 20 to maintain a predetermined interval. do. In addition, the circumferential edges of the upper substrate 10 and the lower substrate 20 are sealed by the sealing material 21. In the above structure, as shown in FIG. 5A, the exhaust tube 33, which is a gas exhaust glass tube, is placed in the exhaust hole 32, and the sealing material 34 such as frit glass is applied, and then the furnace is furnaced. By firing in the furnace, the exhaust tube 33 is connected to the exhaust hole.

상기한 바와 같이 배기 튜브(33)의 연결이 완료되면 게터(36)를 장착하고 배기 튜브(33)에 어댑터를 연결한 다음 진공펌프(35)를 이용하여 소자내의 가스를 배기시킨다. 이때 소자 내부의 가스를 효율적으로 배기하기 위하여 소자를 가열하면서 배기 시키는 것이 일반적인 방법이다. 충분히 배기를 한 다음 소자 내부의 진공도가 일정 수준에 도달하면 배기 튜브(33)의 소정 위치를 고온으로 가열하여 팁오프(tip-off)시켜 소자 내부를 완전히 밀봉하게 된다. 마지막으로 소자 내부에 남아있는 가스를 흡착함으로써 진공도를 높이는 역할을 하는 게터(36)를 활성화시키면 진공 패키징 공정이 끝나게 된다. 도 5의 (b)에 진공 패키징이 끝난 전계방출 소자의 단면도를 나타내었다.As described above, when the connection of the exhaust tube 33 is completed, the getter 36 is mounted, the adapter is connected to the exhaust tube 33, and the gas in the device is exhausted using the vacuum pump 35. In this case, in order to efficiently exhaust the gas inside the device, it is a general method to exhaust the device while heating. After sufficient exhaustion, when the degree of vacuum inside the device reaches a certain level, the predetermined position of the exhaust tube 33 is heated to a high temperature to tip off to completely seal the inside of the device. Finally, activating the getter 36, which serves to increase the degree of vacuum by adsorbing the gas remaining inside the device, the vacuum packaging process ends. 5B is a cross-sectional view of the field emission device after vacuum packaging.

이상에서와 같이 종래 기술에 의한 진공 패키징 방법은 하부 기판의 소정위치에 형성된 배기 구멍(32)을 통하여 패널 내부의 가스가 배기되게 된다. 앞에서도설명한 바와 같이 상판과 하판 사이의 갭(gap)은 수백㎛정도로 매우 좁기 때문에 가스 흐름의 용이성을 나타내는 컨덕턴스(conductance)가 낮다.As described above, in the vacuum packaging method according to the related art, the gas inside the panel is exhausted through the exhaust hole 32 formed at a predetermined position of the lower substrate. As described above, the gap between the upper plate and the lower plate is very narrow, such as several hundreds of micrometers, so the conductance of the gas flow is low.

즉 가스의 흐름에 대한 저항이 크기 때문에 배기를 위한 시간이 많이 소모될 뿐만 아니라 배기 구멍(32)이 형성되어 있는 부분의 반대편에는 충분한 배기가 이루어지지 않아 전계 방출 표시소자의 동작시 방전 및 진공 절연파괴 등의 일어날 수 있으며, 잔류 가스의 대부분을 이루는 O2, CO2, H2O 등과 에미터(25)가 반응하여 에미터(25)의 표면을 산화시키기도 하며, 또한 방출 전자와의 충돌에 의해 생긴 양이온이 에미터(25)로 스퍼터링되어 소자를 열화시킬 수 있다. 즉 소자의 신뢰성을 저해하는 치명적인 문제점들을 일으키게 된다.In other words, because the resistance to the flow of gas is large, not only exhaustion takes much time, but sufficient exhaust is not generated on the opposite side where the exhaust hole 32 is formed. Destruction may occur, and the emitter 25 may react with O 2 , CO 2 , H 2 O and the like, which constitute most of the residual gas, to oxidize the surface of the emitter 25, and may also be subjected to collisions with emission electrons. The cations generated can be sputtered into emitter 25 to degrade the device. That is, it causes fatal problems that hinder the reliability of the device.

또한 전계 방출 표시소자의 동작시 도 2와 같이 전자빔(27)이 형광체(12)에 충돌하여 빛을 발하게 할 때, 형광체(12)분말의 사이에 트랩(trap)되어 있던 가스 분자가 패널 내부 공간(30)으로 흘러 나오기도 하고 형광체(12)를 이루는 황(sulfur)이나 아연(zinc)과 같은 성분들이 떨어져 나와 결과적으로 소자의 진공도를 낮추게 되며, 경우에 따라서는 이러한 성분들이 에미터(25)위에 떨어져 소자의 단락(short)를 일으키는 등 여러 가지 문제점을 유발하게 된다. 이처럼 진공 패키징 이후에 남아있거나 소자의 동작에 의해 발생되는 잔류 가스들을 흡착하기 위한 방법으로 게터를 사용하게 된다.In addition, when the electron emission beam 27 collides with the phosphor 12 and emits light as shown in FIG. 2 during operation of the field emission display device, gas molecules trapped between the powders of the phosphor 12 are trapped inside the panel. Components such as sulfur or zinc, which flow out to (30) and form the phosphor (12), are released and consequently lower the vacuum of the device, and in some cases these components emitter (25). This can cause a variety of problems, such as falling over and causing a short of the device. Thus, a getter is used as a method for adsorbing residual gases remaining after vacuum packaging or generated by operation of the device.

그러나 도 5b에서와 같이 게터(36)가 패널 내부의 극히 제한적인 영역에만 형성되어 있기 때문에 그 효율 또한 낮을 수 밖에 없다. 또한 전계 방출 표시소자용 게터로는 음극선관에서 일반적으로 사용되는 증발형 게터(evaporable getter)를사용하는 것이 바람직하지 않다. 그 이유로는 종래 기술에 의한 전계 방출 표시소자에서 증발형 게터를 사용하게 되면 증발되어 소자 내부로 비산된 게터 물질이 전자방출부와 형광체 등에 증착되어 소자의 오동작을 일으키게 된다. 따라서 종래의 전계 방출 표시소자에서는 주로 비증발형(non-evaporable getter)를 사용하게 되는데 이는 증발형 게터에 비하여 가격이 비싸고 증발형 게터에 비하여 작용 표면적이 좁기 때문에 효율이 떨어지는 단점이 있다. 즉 게터(36)사용의 본 목적인 패널 내부의 고진공을 유지하는 것이 어렵게 되는 문제점을 가지고 있다.However, as shown in FIG. 5B, since the getter 36 is formed only in a very limited region inside the panel, its efficiency is also low. In addition, it is not preferable to use an evaporable getter generally used in a cathode ray tube as a getter for a field emission display device. For this reason, when the evaporation type getter is used in the field emission display device according to the related art, the getter material that is evaporated and scattered into the device is deposited on the electron emission part and the phosphor, causing malfunction of the device. Therefore, in the conventional field emission display device, a non-evaporable getter is mainly used, which is expensive in comparison with the evaporative getter and has a disadvantage in that efficiency is reduced because of its narrow surface area compared to the evaporative getter. That is, it has a problem that it becomes difficult to maintain high vacuum inside the panel which is the main purpose of using the getter 36.

이상에서 살펴본 바와 같이 종래기술에 의한 진공 패키징 방법에 의해 전계 방출 표시소자를 제작하게 되면, 패널 내부에 진공을 형성하기 위한 배기 공정의 소요 시간이 길어지게 되는 문제점이 있고 또한 패널 내부에서도 진공도의 차이가 생겨 소자의 신뢰성을 저하시킬 뿐만아니라 게터(36)의 비효율적인 작용 때문에 소자 내부의 고진공을 유지하기가 어렵게 되어 앞에서 설명한 저진공도에 의한 여러 가지 문제점을 야기시키게 되고 결론적으로 전계 방출 표시소자의 충분한 수명을 확보하는 것이 불가능하게 되는 문제점을 유발하게 된다.As described above, when the field emission display device is manufactured by the vacuum packaging method according to the related art, the time required for the exhaust process for forming a vacuum in the panel becomes long and there is a difference in the degree of vacuum in the panel. Not only lowers the reliability of the device but also makes it difficult to maintain high vacuum inside the device due to the inefficient action of the getter 36, which causes various problems caused by the low vacuum described above. It causes problems that make life impossible.

본 발명에서는 상기와 같은 문제점들을 해결하기 위하여 전자가 방출되어 형광체에 충돌, 빛이 발광되는 등의 기본 기능을 하는 메인(main) 공간과 전자방출부가 형성되어 있는 하부기판의 하면에 추가 기판을 부착하여 추가공간을 형성하고 메인 공간과 추가 공간의 사이에는 가스가 출입할 수 있는 다수개의 가스흐름 통로가 형성되며 추가 공간에는 게터를 설치하여 내부에서 발생되는 가스를 포획함으로써 내부 진공도를 높게 유지하도록 하여 소자의 신뢰성과 수명 특성을 향상시키는 것을 목적으로 한다.In the present invention, in order to solve the problems described above, an additional substrate is attached to the lower surface of the lower substrate on which the main space and the electron emitting portion, which function as electrons are emitted, collide with the phosphor, and light is emitted, are formed. To form an additional space, and a plurality of gas flow passages through which gas can enter and exit between the main space and the additional space. A getter is installed in the additional space to capture the gas generated inside to maintain the internal vacuum degree high. It aims at improving the reliability and lifetime characteristics of an element.

도 1은 통상의 전계 방출 표시소자의 개략도.1 is a schematic diagram of a conventional field emission display device.

도 2는 통상의 전계 방출 표시소자의 단면도.2 is a cross-sectional view of a conventional field emission display device.

도 3은 일반적인 전계 방출 캐소드 어레이의 주사전자현미경 사진.3 is a scanning electron micrograph of a typical field emission cathode array.

도 4의 (a) 내지 (f)는 종래 기술에 의한 전계 방출 표시소자의 에미터 제조공정도.4A to 4F are emitter manufacturing process diagrams of the field emission display device according to the prior art;

도 5의 (a) 및 (b)는 종래 기술에 의한 전계 방출 표시소자의 진공 패키징 방법에 대한 개략도.5A and 5B are schematic diagrams of a vacuum packaging method of a field emission display device according to the prior art;

도 6의 (a) 및 (b)는 본 발명에 의한 전계 방출 표시소자의 진공 패키징 방법에 대한 개략도.6 (a) and 6 (b) are schematic diagrams of a vacuum packaging method of a field emission display device according to the present invention;

도 7은 본 발명에 사용되는 추가 기판의 개략도.7 is a schematic representation of a further substrate used in the present invention.

도 8의 (a) 및 (b)는 본 발명에 의한 전계 방출 표시소자의 또 다른 진공 패키징 방법에 대한 개략도.8 (a) and 8 (b) are schematic diagrams of still another vacuum packaging method of the field emission display device according to the present invention;

<도면의 주요부분에 대한 부호의 설명><Description of the code | symbol about the principal part of drawing>

10 : 상부 기판 11 : 애노드 전극층 12 : 형광층(R, G, B)10 upper substrate 11 anode electrode layer 12 fluorescent layer (R, G, B)

20 : 하부기판 21 : 시일재(sealant) 22 : 캐소드 전극층20: lower substrate 21: sealant 22: cathode electrode layer

23 : 블랙매트릭스 24 : 전계방출 캐소드 어레이(FEA)23: Black matrix 24: Field emission cathode array (FEA)

25 : 에미터(Emitter) 26 : 절연층 27 : 전자빔(Electron beam)25 emitter 26 insulating layer 27 electron beam

28 : 게이트 전극층 29 : 스페이서 30 : 공간(Gap)28: gate electrode layer 29: spacer 30: space (Gap)

31 : 전자 방출부 32 : 배기 구멍31 electron emission part 32 exhaust hole

33 : 배기 튜브(exhaust tube) 34 : 시일재33: exhaust tube 34: sealing material

35 : 진공펌프 36 : 게터(Getter) 37 : 가스흐름구멍35: vacuum pump 36: getter 37: gas flow hole

38 : 스커트(Skirt) 39 : 추가공간 40 : 추가기판38: skirt 39: additional space 40: additional substrate

이하 본 발명의 구성 및 작용을 첨부된 도면을 참조해서 상세히 설명하면 다음과 같다.Hereinafter, the configuration and operation of the present invention will be described in detail with reference to the accompanying drawings.

도 6의 (a) 및 (b)는 본 발명에서 제시한 진공 패키징 방법에 의한 전계 방출 소자의 개략적인 단면도를 나타낸다. 상기 도 1에서부터 도 4까지에서 설명한 종래 기술에 의하여 전계 방출 소자를 구성하는 것에 대해서는 동일한 방법을 사용한다. 즉 상부기판(10)에 애노드 전극층과 형광체(12)가 형성되며 하부기판(20)에는 전자 방출부(31)가 형성되며 상부기판(10)과 하부기판(20)은 스페이서(29) 등에 의하여 소정의 간격으로 이격된다.6 (a) and 6 (b) show schematic cross-sectional views of the field emission device by the vacuum packaging method of the present invention. The same method is used for constituting the field emission device according to the prior art described with reference to FIGS. 1 to 4. That is, the anode electrode layer and the phosphor 12 are formed on the upper substrate 10, the electron emission part 31 is formed on the lower substrate 20, and the upper substrate 10 and the lower substrate 20 are formed by the spacer 29, or the like. Spaced at predetermined intervals.

다만 기존 발명에서는 상부기판(10)과 하부기판(20)사이의 공간에 고진공을 유지하기 위하여 하부기판(20)의 소정 부위에 배기 구멍을 형성하고 이 구멍에 배기 튜브를 연결하여 진공 펌프를 이용하여 배기한 후 배기 튜브를 팁오프(tip-0ff)시키고 게터를 활성화 시키는 방법을 사용하였으나, 본 발명에서는 상기에서와 같은 종래기술의 문제점을 보완하고자 하부기판(20)의 하나 이상의 소정부위에 배기를 위한 가스 흐름구멍(37)들을 형성하고 하부기판(20)의 하단에 추가 기판(40)이 연결되도록 하여 추가 공간(39)을 형성시키고 추가 기판(40)에 형성된배기구멍(32)을 통하여 배기를 수행하며 추가 기판(40)과 하부기판(20) 사이의 추가 공간에 게터(36)가 위치되도록 하였다.However, in the existing invention, in order to maintain high vacuum in the space between the upper substrate 10 and the lower substrate 20, an exhaust hole is formed in a predetermined portion of the lower substrate 20, and the exhaust tube is connected to the hole to use a vacuum pump. After exhausting by using the method to tip off the exhaust tube (tip-0ff) and to activate the getter, in the present invention to exhaust the one or more predetermined portions of the lower substrate 20 to compensate for the problems of the prior art as described above Gas flow holes 37 for forming and additional substrate 40 is connected to the bottom of the lower substrate 20 to form an additional space 39 and through the exhaust hole 32 formed in the additional substrate 40 Exhaust was performed and the getter 36 was positioned in an additional space between the additional substrate 40 and the lower substrate 20.

도 6의 (a) 및 (b)를 통하여 본 발명의 구성과 작용에 대하여 더욱 상세히 설명하겠다. 상기한 바와 같이 하부기판(20)의 하단에 추가 기판(40)이 연결되는데 이의 개략적인 구조를 도 6에 나타내었다. 추가기판(40)은 하부기판(20)과 연결되기 위한 스커트 부분(38)과 추가 공간(39)을 형성하기 위한 부분으로 구성되며 재료로는 상판, 하판과 동일하게 유리 재질을 사용하는 것이 바람직하다. 추가 기판(40)의 소정의 부분에는 전자방출부와 형광체 등이 형성되어 있는 메인공간(30)과 추가공간(39) 내부의 배기를 위한 배기 구멍(32)이 형성되어 있다.The configuration and operation of the present invention will be described in more detail with reference to FIGS. 6A and 6B. As described above, the additional substrate 40 is connected to the lower end of the lower substrate 20, and a schematic structure thereof is illustrated in FIG. 6. The additional substrate 40 is composed of a skirt portion 38 to be connected to the lower substrate 20 and a portion for forming the additional space 39. As the material, it is preferable to use a glass material in the same manner as the upper and lower plates. Do. A predetermined portion of the additional substrate 40 is provided with a main space 30 in which the electron emitting portion, a phosphor, and the like are formed, and an exhaust hole 32 for exhausting the interior of the additional space 39.

상기 가스 흐름구멍(37)은, 상기 하부기판(20)과 상부 기판(10)의 공간 유지를 위한 각 스페이서의 근접 위치에 일정한 간격으로 원형 구멍으로 형성하고, 상기 하부기판(20)의 캐소드 어레이가 형성된 영역의 외측에 다수의 가스 배기구멍으로서 가스흐름구멍을 형성할 수 있다.The gas flow hole 37 is formed in a circular hole at regular intervals in the vicinity of each spacer for maintaining the space between the lower substrate 20 and the upper substrate 10, the cathode array of the lower substrate 20 The gas flow holes can be formed as a plurality of gas exhaust holes on the outside of the region in which the is formed.

또한, 추가기판(40)은, 상기 하부기판(20)의 하부에 접합되어 추가공간을 형성하기 위해 가장자리에 소정 높이의 스커트(38)가 형성되고, 추가공간을 형성하는 바닥면의 임의의 부위에 하나의 배기구멍(32)이 형성되며, 그 배기구멍(32)의 외측으로 배기튜브가 연결되어 구성된다.In addition, the additional substrate 40 is joined to the lower portion of the lower substrate 20, the skirt 38 of a predetermined height is formed at the edge to form an additional space, any portion of the bottom surface to form the additional space. One exhaust hole 32 is formed in the exhaust pipe 32, and the exhaust tube is connected to the outside of the exhaust hole 32.

다시 도 5의 (a)에서, 이러한 추가 기판(40)과 하부기판(20)을 연결시키기 위하여 시일재(21)를 이용하는데 이는 상부기판(10)과 하부기판(20)을 연결시키기 위한 시일재(21)와 동일한 것을 사용하는 것이 바람직하며, 상-하부기판을 연결시키는 공정과 동시에 수행하는 것이 제조 공정의 단순화와 시간 단축을 위하여 바람직하다. 이때 추가공간(39)에는 소자를 밀봉한 후에 잔류 가스를 제거하기 위한 게터(36)가 위치되도록 한다.In FIG. 5A, the seal member 21 is used to connect the additional substrate 40 and the lower substrate 20, which is a seal for connecting the upper substrate 10 and the lower substrate 20. It is preferable to use the same material as the material 21, and it is preferable to perform simultaneously with the process of connecting the upper and lower substrates in order to simplify the manufacturing process and shorten the time. At this time, in the additional space 39, the getter 36 for removing residual gas after sealing the device is positioned.

본 발명에서는 추가공간(39)에 게터(36)가 위치되므로 종래기술에서와 같이 제한되어 있는 협소한 공간에 게터가 위치되는 것보다 효율을 높일 수 있다. 즉 면형태의 게터를 사용할 수 있기 때문에 소자 내부의 잔류 가스를 포획(trap)할 수 있는 확률이 증가하게 된다. 이때 사용되는 게터는 비증발형게터를 사용할 수도 있지만 증발형 게터를 사용하여 게터의 효율을 높일 수 있다. 이때 증발되어 비산된 게터 물질은 추가공간(39)의 내벽과 하부기판(20)의 하단에만 증착되기 때문에 소자의 오동작을 일으키는 문제가 발생하지 않는다. 또한 배기 튜브 내에 게터가 위치될 필요가 없기 때문에 배기 튜브의 길이를 짧게 하여 팁오프하여도 되므로 소자의 전체적인 부피를 줄일 수 있게 되는 장점도 갖게 된다.In the present invention, since the getter 36 is located in the additional space 39, the efficiency may be higher than that of the getter located in the narrow space, which is limited as in the prior art. In other words, the use of a planar getter increases the probability of trapping the residual gas inside the device. In this case, the getter used may use a non-evaporable getter, but the evaporation getter may be used to increase the efficiency of the getter. At this time, since the getter material vaporized and scattered is deposited only on the inner wall of the additional space 39 and the bottom of the lower substrate 20, there is no problem of malfunction of the device. In addition, since the getter does not need to be located in the exhaust tube, the length of the exhaust tube may be shortened to tip off, thereby reducing the overall volume of the device.

이후 배기 구멍(32)에 배기 튜브(33)를 연결시키고 진공 펌프(35)로 배기 하여 팁오프 시킨 후 게터를 활성화시키는 공정은 종래 기술에서의 방법과 동일하다. 도 6의 (b)에 본 발명에 의하여 진공 패키징된 전계 방출 소자의 개략적인 단면도를 나타내었다. 본 도면에서는 표시되지 않았지만 하부 기판(20)과 추가 기판(40)사이의 추가공간(39)에 필요 하다면 메인 공간에서 사용된 것과 같이 스페이서를 사용하는 것도 본 발명의 실시예로 포함된다.Then, the process of connecting the exhaust tube 33 to the exhaust hole 32, exhausting the vacuum pump 35 to tip off, and then activating the getter is the same as in the prior art. 6B is a schematic cross-sectional view of the field emission device vacuum packaged according to the present invention. Although not shown in this figure, the use of a spacer as used in the main space if necessary in the additional space 39 between the lower substrate 20 and the additional substrate 40 is also included as an embodiment of the present invention.

또한, 상기 하부기판(20)에 형성되는 가스 흐름구멍(37)은 캐소드 어레이가 형성된 영역의 스페이서(29)의 근접부위에서 작은 구멍으로 형성하고, 캐소드 어레이 영역의 외측 가장자리에는 상기 캐소드 어레이영역에 형성되는 구멍보다 더 큰가스 흐름 구멍을 형성한다.In addition, the gas flow hole 37 formed in the lower substrate 20 is formed as a small hole in the vicinity of the spacer 29 in the region where the cathode array is formed, the outer edge of the cathode array region in the cathode array region It forms a larger gas flow hole than the hole that is formed.

도 8의 (a) 및 (b)는 본 발명에 의한 또 다른 실시예를 도시한 도면이다. 즉 상기에서 설명된 바와 같이 하부기판(20)과 추가기판(40)을 연결할 때 시일재를 사용하지 않고 정전접합방법을 이용하여 진공 분위기내에서 직접 연결하는 방법이다. 진공분위기는 진공 캐비티내에서 상기 상하부 기판과 추가기판을 접합시키는 것으로서, 상하부기판과 게터를 증착한 추가기판을 진공캐비티 내에 넣고 그 진공 캐비티를 일정한 진공이 되도록 진공 분위기를 만든 후 기판 접합 공정을 수행한다. 이 경우 추가기판(40)에는 배기구멍을 형성시킬 필요가 없고 배기튜브와 진공펌프의 사용도 필요없다. 또한 각 가스흐름구멍(37)들에서 직접 배기 작용이 일어나므로 공정시간 단축 및 최종 소자 내부의 진공도를 종래의 방법보다 훨씬 높게 유지할 수 있게 된다. 충분한 진공분위기에 이르게 되면 하부기판(20)과 추가기판(40)을 접촉한 후 열과 전압을 인가하여 정전접합을 실시하게된다. 정전접합방법은 기존에 논문이나 특허 등의 문헌에서와 동일한 방법을 이용하므로 자세한 원리와 방법에 대해서는 생략하도록 하겠다. 도 8의 (b)에 본 발명에 의하여 진공 패키징된 전계 방출 소자의 개략적인 단면도를 나타내었다. 즉, 하부기판(20)의 하부에 추가공간이 형성되고 그 추가공간내에 게터가 위치되며, 추가기판에는 배기구멍 없이 하부기판의 하부에 밀봉 접합된 구조로 구성된다.8 (a) and (b) are diagrams showing still another embodiment according to the present invention. That is, as described above, the lower substrate 20 and the additional substrate 40 are directly connected in a vacuum atmosphere by using an electrostatic bonding method without using a sealing material. The vacuum atmosphere is to bond the upper and lower substrates and the additional substrate in the vacuum cavity. The additional substrate in which the upper and lower substrates and the getter are deposited is placed in the vacuum cavity, and the vacuum cavity is made to have a constant vacuum, and then the substrate bonding process is performed. do. In this case, it is not necessary to form the exhaust hole in the additional substrate 40, nor is it necessary to use the exhaust tube and the vacuum pump. In addition, since the exhaust action occurs directly in each gas flow hole 37, it is possible to shorten the process time and maintain the vacuum inside the final device much higher than the conventional method. When a sufficient vacuum atmosphere is reached, the lower substrate 20 and the additional substrate 40 are contacted, and then heat and voltage are applied to perform electrostatic bonding. Since the electrostatic bonding method uses the same method as in the literature and patents, detailed principles and methods will be omitted. FIG. 8B is a schematic cross-sectional view of the field emission device vacuum packaged according to the present invention. That is, an additional space is formed in the lower portion of the lower substrate 20 and a getter is located in the additional space, and the additional substrate has a structure in which the additional substrate is sealedly bonded to the lower portion of the lower substrate without an exhaust hole.

상기 설명한 바와 같이 본 발명에 의해 전계 표시소자를 제조하면 전자방출능력을 저하시키는 소자내부의 잔류가스(residual gas)를 최소화하여 소자의 신뢰성을 향상시키고 배기시간을 단축시켜 생산성을 향상시키는 장점을 갖게 된다.As described above, the manufacturing of the electric field display device according to the present invention has the advantage of minimizing the residual gas inside the device, which lowers the electron emission ability, thereby improving the reliability of the device and shortening the exhaust time, thereby improving productivity. do.

Claims (10)

형광층과 이 형광층에 에너지를 제공하는 애노드 전극층을 갖는 상부기판과, 전자들을 방출하기 위한 전계방출 캐소드 어레이가 형성되어 있는 하부기판과, 이들 두 기판이 소정의 기설정 간격만큼 이격되도록 유지시키는 스페이서를 포함하는 전계방출 표시소자에 있어서,An upper substrate having a fluorescent layer and an anode electrode layer for providing energy to the fluorescent layer, a lower substrate having a field emission cathode array for emitting electrons thereon, and keeping the two substrates spaced at a predetermined interval In the field emission display device comprising a spacer, 상기 하부 기판에 하나 이상의 소정 부위에 가스흐름구멍을 형성하고, 추가 기판을 상기 하부 기판의 하부에 밀봉 접착하여 하부기판과 추가기판 사이에 소정의 추가공간을 형성하고, 추가공간에는 게터를 위치시키고, 추가기판의 소정의 위치에 배기 구멍을 형성하여 이 구멍을 통하여 배기를 행한 후 밀봉하여 소자 내부의 진공도를 확보하는 것을 특징으로 하는 전계 방출 표시소자의 진공 패키징 방법.A gas flow hole is formed in at least one predetermined portion of the lower substrate, and the additional substrate is sealed and bonded to the lower portion of the lower substrate to form a predetermined additional space between the lower substrate and the additional substrate, and a getter is placed in the additional space. And forming an exhaust hole at a predetermined position of the additional substrate, evacuating through the hole, and sealing the same to ensure the degree of vacuum inside the element. 제 1항에 있어서, 상기 추가공간에 위치시키는 게터는,According to claim 1, wherein the getter placed in the additional space, 증발형 게터를 사용하여 추가공간 내벽과 하부기판의 하단에 게터 물질을 비산시켜 증착시키는 것을 특징으로 하는 전계 방출 표시소자의 진공 패키징 방법.A vacuum packaging method of a field emission display device, characterized in that by depositing the getter material on the inner wall of the additional space and the bottom of the lower substrate using an evaporation getter. 제 1 항에 있어서, 상기 추가기판과 하부기판의 접합은,The method of claim 1, wherein the bonding of the additional substrate and the lower substrate, 상기 상부기판과 하부기판을 접합시키는 공정에서 하부기판의 하부에 상기 추가기판을 연결하여 상하부 기판을 접합시키는 공정과 동시에 동일한 시일재를 사용하여 접합하는 것을 특징으로 하는 전계 방출 표시소자의 진공패키징 방법.In the process of joining the upper substrate and the lower substrate, the vacuum packaging method of the field emission display device characterized in that the bonding using the same sealing material at the same time as the step of connecting the additional substrate to the lower substrate to the upper and lower substrates. . 제 1 항에 있어서, 상기 추가기판(40)은The method of claim 1, wherein the additional substrate 40 is 상기 하부기판(20)과 연결되기 위한 스커트 부분(38)과 추가 공간(39)을 형성하기 위한 부분으로 구성되며 재료로는 상, 하부 기판과 동일하게 유리 재질을 사용하는 것을 전계 방출 표시소자의 진공 패키징 방법.It is composed of a skirt portion 38 to be connected to the lower substrate 20 and a portion for forming an additional space 39, and the glass material is used as the upper and lower substrates as the material of the field emission display device. Vacuum packaging method. 형광층과 이 형광층에 에너지를 제공하는 애노드 전극층을 갖는 상부기판과, 전자들을 방출하기 위한 전계방출 캐소드 어레이가 형성되어 있는 하부기판과, 이들 두 기판이 소정의 기설정 간격만큼 이격되도록 유지시키는 지지수단을 포함하는 전계방출 표시소자의 진공패키징 방법에 있어서,An upper substrate having a fluorescent layer and an anode electrode layer for providing energy to the fluorescent layer, a lower substrate having a field emission cathode array for emitting electrons thereon, and keeping the two substrates spaced at a predetermined interval In the vacuum packaging method of the field emission display device comprising a support means, 상기 하부 기판에 하나 이상의 소정 부위에 가스흐름구멍을 형성하고 추가 기판을 하부 기판의 하부에 연결하여 하부기판과 추가기판사이에 소정의 추가공간을 형성하여 추가공간에는 게터를 위치시키고, 상기 상부기판과 하부기판, 추가기판을 진공분위기 내에서 배기를 행한 후 하부 기판과 추가기판을 정전접합하여 소자 내부의 진공도를 확보하는 것을 특징으로 하는 전계 방출 표시소자의 진공 패키징 방법.A gas flow hole is formed in at least one predetermined portion of the lower substrate, and an additional substrate is connected to the lower portion of the lower substrate to form a predetermined additional space between the lower substrate and the additional substrate so that a getter is placed in the additional space. And evacuating the lower substrate and the additional substrate in a vacuum atmosphere, and then electrostatically joining the lower substrate and the additional substrate to ensure the degree of vacuum inside the device. 형광층과 이 형광층에 에너지를 제공하는 애노드 전극층을 갖는 상부기판과, 전자들을 방출하기 위한 전계방출 캐소드 어레이가 형성되어 있는 하부기판과, 이들 두 기판이 소정의 기설정 간격만큼 이격되도록 유지시키는 지지수단을 포함하는 전계방출 표시소자에 있어서,An upper substrate having a fluorescent layer and an anode electrode layer for providing energy to the fluorescent layer, a lower substrate having a field emission cathode array for emitting electrons thereon, and keeping the two substrates spaced at a predetermined interval A field emission display device comprising support means, 상기 하부 기판에 하나 이상의 소정 부위에 가스흐름구멍을 형성하고,Forming a gas flow hole in one or more predetermined portions of the lower substrate, 추가 기판을 하부 기판의 하부에 연결하여 하부기판과 추가기판 사이에 소정의 추가공간을 형성하여 추가공간에는 게터를 위치시키고,The additional substrate is connected to the lower part of the lower substrate to form a predetermined additional space between the lower substrate and the additional substrate so that the getter is placed in the additional space. 상기 추가기판의 소정의 위치에 배기 구멍을 형성하여 이 구멍을 통하여 배기를 행한 후 밀봉하여 진공 패키징 한 것을 특징으로 하는 전계 방출 표시소자.A field emission display device comprising an exhaust hole formed at a predetermined position of the additional substrate, exhausted through the hole, and sealed and vacuum-packed. 제 6 항에 있어서, 상기 가스 흐름구멍은,The gas flow hole of claim 6, 상기 하부기판과 상부 기판의 공간 유지를 위한 각 스페이서의 근접 위치에 일정한 간격으로 원형 구멍으로 형성된 것을 특징으로 하는 전계 방출 표시소자.The field emission display device according to claim 1, wherein a circular hole is formed at regular intervals at a position close to each spacer for maintaining space between the lower substrate and the upper substrate. 제 6 항에 있어서, 상기 가스 흐름 구멍은,The method of claim 6, wherein the gas flow hole, 상기 하부기판의 캐소드 어레이가 형성된 영역의 외측에 다수의 가스 배기구멍이 형성된 것을 특징으로 하는 전계 방출 표시소자.And a plurality of gas exhaust holes formed outside the region where the cathode array of the lower substrate is formed. 제 6 항에 있어서, 상기 하부기판과 상기 추가기판 사이에 추가공간을 유지하기 위한 다수의 스페이서가 더 포함되어 구성된 것을 특징으로 하는 전계 방출 표시소자.The field emission display device of claim 6, further comprising a plurality of spacers for maintaining an additional space between the lower substrate and the additional substrate. 제 6 항에 있어서, 상기 추가기판은,The method of claim 6, wherein the additional substrate, 상기 하부기판의 하부에 접합되어 추가공간을 형성하기 위해 가장자리에 소정 높이의 스커트가 형성되고,A skirt having a predetermined height is formed at the edge to be bonded to the lower part of the lower substrate to form additional space. 추가공간을 형성하는 바닥면의 임의의 부위에 하나의 배기구멍이 형성되며,One exhaust hole is formed in any part of the bottom surface forming the additional space, 그 배기구멍의 외측으로 배기튜브가 연결되어 진공펌프에 의한 배기 후 그 배기 튜브를 밀봉처리 한 것을 특징으로 하는 전계 방출 표시소자.A field emission display device comprising an exhaust tube connected to an outer side of the exhaust hole and sealing the exhaust tube after exhausting by a vacuum pump.
KR1019990057589A 1999-12-14 1999-12-14 Vacuum packaging method of field emission display device KR20010056152A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990057589A KR20010056152A (en) 1999-12-14 1999-12-14 Vacuum packaging method of field emission display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990057589A KR20010056152A (en) 1999-12-14 1999-12-14 Vacuum packaging method of field emission display device

Publications (1)

Publication Number Publication Date
KR20010056152A true KR20010056152A (en) 2001-07-04

Family

ID=19625760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990057589A KR20010056152A (en) 1999-12-14 1999-12-14 Vacuum packaging method of field emission display device

Country Status (1)

Country Link
KR (1) KR20010056152A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100863968B1 (en) * 2007-04-24 2008-10-16 삼성에스디아이 주식회사 Light emission device and display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100863968B1 (en) * 2007-04-24 2008-10-16 삼성에스디아이 주식회사 Light emission device and display device
US7830090B2 (en) 2007-04-24 2010-11-09 Samsung Sdi Co., Ltd. Light emission device and display device using the light emission device as a light source

Similar Documents

Publication Publication Date Title
US7153177B2 (en) Flat-panel display and flat-panel display cathode manufacturing method
JP2006127794A (en) Image display device
JPH08250050A (en) Field emission type display element
US7233301B2 (en) Flat panel display and method of manufacturing the same
JP4468126B2 (en) Electron emitting device provided with dummy electrode and method of manufacturing the same
KR20010056152A (en) Vacuum packaging method of field emission display device
KR20020005729A (en) Method and apparatus for manufacturing flat image display device
JP3044609B2 (en) Display device
KR100372735B1 (en) Field Emission Display
KR100276116B1 (en) Field emission display having spacer with getter
KR20060113108A (en) Electron emission device
KR100380231B1 (en) Structure and manufacturing method for a exhaust pipe of field emission display
KR100740829B1 (en) Getter of Field Emission Display and Method of Fabricating the same
KR100283685B1 (en) High vacuum sealing method for field emission display device panel
JP3642151B2 (en) Display light emitting device and manufacturing method thereof
KR101064451B1 (en) Electron emission display device having getter integrated conductive mesh
JP2000268703A (en) Field emission device
KR101048954B1 (en) Getter integrated conductive mesh and electron emission display device having the same
KR20020017136A (en) Field emission cold cathode device and manufacture method thereof
KR20060118076A (en) Electron emission device
KR100965542B1 (en) Method for fabricating field emission display including mesh grid
KR100272985B1 (en) Field effect electron-emitting display device with external spacers provided outside the sealing line
KR20070046660A (en) Vacuum envelope and electron emission display device using thereof
KR20060124339A (en) Electron emission device
KR20010083410A (en) Getter of Field Emission Display and Method of Implanting The Same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid