KR20010083410A - Getter of Field Emission Display and Method of Implanting The Same - Google Patents
Getter of Field Emission Display and Method of Implanting The Same Download PDFInfo
- Publication number
- KR20010083410A KR20010083410A KR1020000006643A KR20000006643A KR20010083410A KR 20010083410 A KR20010083410 A KR 20010083410A KR 1020000006643 A KR1020000006643 A KR 1020000006643A KR 20000006643 A KR20000006643 A KR 20000006643A KR 20010083410 A KR20010083410 A KR 20010083410A
- Authority
- KR
- South Korea
- Prior art keywords
- getter
- slurry
- black matrix
- field emission
- insulating layer
- Prior art date
Links
Classifications
-
- D—TEXTILES; PAPER
- D04—BRAIDING; LACE-MAKING; KNITTING; TRIMMINGS; NON-WOVEN FABRICS
- D04D—TRIMMINGS; RIBBONS, TAPES OR BANDS, NOT OTHERWISE PROVIDED FOR
- D04D9/00—Ribbons, tapes, welts, bands, beadings, or other decorative or ornamental strips, not otherwise provided for
- D04D9/04—Ribbons, tapes, welts, bands, beadings, or other decorative or ornamental strips, not otherwise provided for built-up from several strips or elements
Abstract
Description
본 발명은 전계 방출 표시장치에 관한 것으로, 특히 에미터의 오염 및 파괴를 줄일 수 있도록 한 전계 방출 표시장치의 게터 및 게터 실장방법에 관한 것이다.The present invention relates to a field emission display device, and more particularly, to a getter and a getter mounting method of the field emission display device to reduce the contamination and destruction of the emitter.
최근, 음극선관(Cathode Ray Tube : CRT)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판 표시장치는 액정 표시장치(Liquid Crystal Display : LCD), 전계 방출 표시장치(Field Emission Display: 이하 "FED"라 함) 및 플라즈마 표시장치(Plasma Display Panel : PDP) 등이 있다.Recently, various flat panel displays have been developed to reduce weight and volume, which are disadvantages of cathode ray tubes (CRTs). Such flat panel displays include a liquid crystal display (LCD), a field emission display (hereinafter referred to as "FED"), a plasma display panel (PDP), and the like.
FED는 첨예한 음극(에미터)에 고전계를 집중해 양자역학적인 터널(Tunnel) 효과에 의하여 전자를 방출하는 냉음극을 이용하여 음극선관과 같이 전자빔에 의해 형광체를 여기시켜 발광하게 함으로써 화상을 표시하게 된다.The FED uses a cold cathode, which concentrates a high field on a sharp cathode (emitter) and emits electrons by a quantum mechanical tunnel effect, thereby exciting the phosphor by an electron beam like a cathode ray tube to emit light. Will be displayed.
도 1을 참조하면, 애노드전극(4)이 형성된 상부 유리기판(2)과, 전계방출 어레이(32)가 형성된 하부 유리기판(12)을 구비한 FED가 도시되어 있다. 상부 유리기판(2)과 하부유리기판(12) 사이에는 전계방출높이를 마련하기 위한 스페이서(10)가 형성된다. 상부 유리기판(2)에는 콘트라스트를 향상시키기 위한 블랙 매트릭스(8)가 적·녹·청색의 서브 화소셀의 경계부에 형성되며, 블랙 매트릭스(8) 사이에는 적·녹·청색의 형광체(6)가 형성된다. 하부 유리기판(12)에 형성된 전계방출 어레이(32)는 도 2에서 나타낸 바와 같이 캐소드전극(14), 에미터(16), 게이트 절연층(18), 게이트전극(20), 포커싱 절연층(22) 및 포커싱전극(24)으로 구성된다. 캐소드전극(14)은 에노드전극(4)과 직교되는 방향으로 하부 유리기판(12) 상에 형성되어 에미터(16)에 전류를 공급하게 된다. 에미터(16)는 원추형 팁 형태로 형성되어 캐소드전극(14)으로부터 공급되는 전류신호에 의해 전자(30)를 방출하게 된다. 게이트절연층(18)은 캐소드전극(14)과 게이트전극(20) 사이를 절연하는 역할을 한다. 게이트전극(20)은 전자를 인출시키기 위한 인출전극으로 이용된다. 포커싱 절연층(22)은 게이트전극(20)과 포커싱전극(24) 사이를 절연하는 역할을 한다. 포커싱전극(24)은 에미터(16)로부터 인출된 전자를집속하는 역할을 한다. 상부 유리기판(2)과 하부 유리기판(12)은 최외곽에 도포되는 프릿 글라스(34)에 의해 합착된다.Referring to FIG. 1, an FED having an upper glass substrate 2 having an anode electrode 4 formed thereon and a lower glass substrate 12 having a field emission array 32 formed thereon is illustrated. A spacer 10 is formed between the upper glass substrate 2 and the lower glass substrate 12 to provide a field emission height. In the upper glass substrate 2, a black matrix 8 is formed at the boundary of the red, green, and blue sub pixel cells to improve contrast, and the red, green, and blue phosphors 6 are interposed between the black matrixes 8. Is formed. As shown in FIG. 2, the field emission array 32 formed on the lower glass substrate 12 includes a cathode electrode 14, an emitter 16, a gate insulating layer 18, a gate electrode 20, and a focusing insulating layer ( 22) and a focusing electrode 24. The cathode electrode 14 is formed on the lower glass substrate 12 in a direction orthogonal to the anode electrode 4 to supply current to the emitter 16. The emitter 16 is formed in the form of a conical tip to emit electrons 30 by the current signal supplied from the cathode electrode 14. The gate insulating layer 18 insulates between the cathode electrode 14 and the gate electrode 20. The gate electrode 20 is used as an extraction electrode for drawing electrons. The focusing insulating layer 22 insulates between the gate electrode 20 and the focusing electrode 24. The focusing electrode 24 serves to focus electrons drawn from the emitter 16. The upper glass substrate 2 and the lower glass substrate 12 are bonded by the frit glass 34 applied to the outermost part.
화상 또는 영상을 표시하기 위하여, 캐소드전극(14)에 부극성(-)의 캐소드전압이 인가되고 게이트전극(20)에 정극성(+)의 게이트 전압이 인가된다. 그러면 캐소드전극(14)과 게이트전극(20) 사이에 전계가 형성되면서 양자역학적인 터널링 현상에 의해 에미터(16) 끝단의 선단으로부터 전자(30)가 방출된다. 방출된 전자(30)는 게이트전극(20) 사이의 홀을 통과하여 부극성(-)의 포커스전압이 인가되는 포커싱전극(24)에 의해 집속된다. 포커싱전극(24)에 의해 집속된 전자는 정극성(+)의 애노드전압이 인가되는 에노드전극(6) 쪽으로 가속되어 형광체(6)에 충돌된다. 이렇게 전자(30)가 형광체(6)에 충돌되면 형광체(6)는 여기되어 발광하여 적색·녹색·청색 중 어느 한 색의 가시광을 발생하게 된다.In order to display an image or an image, a negative (-) cathode voltage is applied to the cathode electrode 14 and a positive (+) gate voltage is applied to the gate electrode 20. Then, as the electric field is formed between the cathode electrode 14 and the gate electrode 20, electrons 30 are emitted from the tip of the end of the emitter 16 by the quantum mechanical tunneling phenomenon. The emitted electrons 30 pass through the holes between the gate electrodes 20 and are focused by the focusing electrode 24 to which a negative focus voltage is applied. The electrons focused by the focusing electrode 24 are accelerated toward the anode electrode 6 to which a positive anode voltage is applied and impinges on the phosphor 6. When the electrons 30 collide with the phosphor 6 in this manner, the phosphor 6 is excited and emits light to generate visible light of any one of red, green, and blue colors.
FED는 그 구동특성 상 패널 내부의 전계방출공간이 10-6Torr 이상의 고진공 상태를 유지하여야 한다. 에미터(16)와 게이트전극(20) 사이는 서브 마이크론 정도로 간격을 두고 이격되어 에미터(16)와 게이트전극(20) 사이에 107V/cm 정도의 고전계가 인가되는데, 에미터(16)와 게이트전극(20) 사이가 고진공으로 유지되지 않으면 에미터(16)와 게이트전극(20) 사이에 방전이 일어나거나 절연파괴가 일어날 수 있다. 또한, 전계방출공간이 고진공으로 유지되지 않으면 패널 내부에 존재하는 중성입자들이 전자(30)와 충동하여 양이온을 발생시키게 된다. 이렇게 발생된 양이온들은 에미터(16)에 충돌하여 에미터(16)를 열화시키거나 전자(30)와 충돌하여 전자(30)의 가속 에너지를 감쇠시킴으로써 휘도를 낮추게 한다.Due to its driving characteristics, the FED must maintain a high vacuum of at least 10 -6 Torr. A high electric field of about 10 7 V / cm is applied between the emitter 16 and the gate electrode 20 at intervals of about a sub micron, and the emitter 16 and the gate electrode 20 are applied. ) And the gate electrode 20 are not maintained in high vacuum, a discharge may occur between the emitter 16 and the gate electrode 20 or a breakdown may occur. In addition, if the field emission space is not maintained in high vacuum, the neutral particles present in the panel impinge with the electrons 30 to generate cations. The cations thus generated impair the emitter 16 to degrade the emitter 16 or collide with the electron 30 to attenuate the acceleration energy of the electron 30 to lower the brightness.
FED는 패널 내부의 잔류가스와 패널의 동작할 때 패널 내부에서 아웃개싱(outgassing)되는 가스를 흡착하여 패널 내부를 진공상태로 유지시키기 위한 게터가 실장되고 있다. 게터(40,42)는 그 실장형태에 따라 도 1과 같이 유효표시화면 영역에 해당하는 전계방출 어레이의 외곽에 실장되거나 도 3과 같이 하부 유리기판(12)의 일측 가장자리에 배기구(46)를 형성하고 하부 유리기판(12)의 저면 아래쪽에 게터 하우징(44)을 설치하여 게터 하우징(44) 내에 게터가 실장되는 방법이 있다.The FED is equipped with a getter for adsorbing the residual gas in the panel and the gas outgassing in the panel when the panel is operated to maintain the inside of the panel in a vacuum state. The getters 40 and 42 may be mounted on the outside of the field emission array corresponding to the effective display screen area as shown in FIG. 1, or the exhaust port 46 may be formed at one edge of the lower glass substrate 12 as shown in FIG. 3. And a getter housing 44 is installed below the bottom surface of the lower glass substrate 12 so that the getter may be mounted in the getter housing 44.
도 1과 같이 게터(40)가 전계방출 어레이(32)에 인접하게 설치되면 도 4와 같이 게터(40)로 인하여 유효표시화면 영역이 감소되는 단점이 있다. 특히, 15″이상의 대화면으로 구현된 패널에서는 게터(40)가 차지하는 면적을 고려하여 패널의 크기를 더 크게 제작하여야 한다. 또한, 게터(40)가 전계방출 어레이(32)에 인접하게 설치되면 게터(40)가 패널의 일측 가장자리에 설치되기 때문에 게터(40)에 가까운 전계방출공간의 가스는 직접 게터(40)에 흡착되지만 게터(40)로부터 멀리 떨어진 전계방출공간으로부터 게터(40)의 위치까지 이동하는 가스 중 일부는 에미터들(16)을 오염시키게 된다. 이 경우, 에미터(16)가 열화됨은 물론 FED의 수명이 짧아지게 된다.When the getter 40 is installed adjacent to the field emission array 32 as shown in FIG. 1, the effective display screen area is reduced due to the getter 40 as shown in FIG. 4. Particularly, in a panel implemented with a large screen of 15 ″ or more, the size of the panel should be made larger considering the area occupied by the getter 40. In addition, when the getter 40 is installed adjacent to the field emission array 32, the getter 40 is installed at one edge of the panel, so that the gas in the field emission space close to the getter 40 is directly adsorbed to the getter 40. However, some of the gas traveling from the field emission space away from the getter 40 to the position of the getter 40 contaminates the emitters 16. In this case, not only the emitter 16 is degraded, but also the life of the FED is shortened.
도 3과 같이 하부 유리기판(12)의 저면 아래쪽에 게터(42)가 실장되는 방법은 하부 유리기판(12)의 배면 쪽에 게터(42)가 설치되기 때문에 도 1과 같은 형태의 FED보다는 유효표시화면의 크기를 줄이지는 않지만 패널의 두께를 두껍게 하는단점이 있다. 또한, 도 1과 같은 FED와 유사하게 게터(42)가 패널의 일측 가장자리에 우치하기 때문에 게터(42)로부터 멀리 떨어진 위치에서 이동하는 가스 중 일부분이 에미터(16)를 오염시키는 문제점이 있다.As shown in FIG. 3, the getter 42 is mounted below the bottom of the lower glass substrate 12 because the getter 42 is installed on the rear surface of the lower glass substrate 12. It doesn't reduce the size of the screen, but it has the disadvantage of thickening the panel. In addition, similar to the FED shown in FIG. 1, since the getter 42 is located at one edge of the panel, a part of the gas moving away from the getter 42 may contaminate the emitter 16.
따라서, 본 발명의 목적은 에미터의 오염 및 파괴를 줄일 수 있도록 한 FED의 게터 및 게터 실장방법을 제공하는데 있다.Accordingly, an object of the present invention is to provide a getter and a getter mounting method of the FED to reduce the contamination and destruction of the emitter.
도 1은 종래의 전계 방출 표시장치를 나타내는 단면도.1 is a cross-sectional view showing a conventional field emission display.
도 2는 도 1에서 "A" 부분을 확대하여 나타내는 단면도.FIG. 2 is an enlarged cross-sectional view of a portion “A” in FIG. 1. FIG.
도 3은 종래의 다른 전계 방출 표시장치를 나타내는 단면도.3 is a cross-sectional view showing another conventional field emission display.
도 4는 도 1에 도시된 전계 방출 표시장치의 평면도.4 is a plan view of the field emission display shown in FIG. 1.
도 5는 본 발명의 제1 실시예에 따른 전계 방출 표시장치를 나타내는 평면도.5 is a plan view illustrating a field emission display device according to a first exemplary embodiment of the present invention.
도 6a 및 도 6b는 도 5에 도시된 게터의 실장방법을 단계적으로 나타내는 단면도.6A and 6B are cross-sectional views showing the method of mounting the getter shown in FIG.
도 7은 본 발명의 제2 실시예에 따른 전계 방출 표시장치를 나타내는 평면도.7 is a plan view illustrating a field emission display device according to a second exemplary embodiment of the present invention.
도 8은 본 발명의 제3 실시예에 따른 전계 방출 표시장치를 나타내는 평면도.8 is a plan view illustrating a field emission display device according to a third exemplary embodiment of the present invention.
도 9는 본 발명의 제4 실시예에 따른 전계 방출 표시장치를 나타내는 평면도.9 is a plan view illustrating a field emission display device according to a fourth exemplary embodiment of the present invention.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
2 : 상부 유리기판 4 : 애노드전극2: upper glass substrate 4: anode electrode
6 : 형광체 8 : 블랙 매트릭스6: phosphor 8: black matrix
10 : 스페이서 12 : 하부 유리기판10: spacer 12: lower glass substrate
14 : 캐소드전극 16 : 에미터14 cathode electrode 16 emitter
18 : 게이트절연층 20 : 게이트전극18 gate insulating layer 20 gate electrode
22 : 포커스절연층 24 : 포커스전극22: focus insulating layer 24: focus electrode
30 : 전자 32 : 전계방출 어레이30: electron 32: field emission array
34 : 프릿글라스 40,42,50,52,54,56 : 게터34: Frit Glass 40,42,50,52,54,56: Getter
상기 목적을 달성하기 위하여, 본 발명에 따른 FED의 게터는 화소셀들 사이에 형성된 블랙 매트릭스와, 블랙 매트릭스 상에 형성되어 가스를 흡착하는 게터를 구비한다.In order to achieve the above object, the getter of the FED according to the present invention includes a black matrix formed between the pixel cells and a getter formed on the black matrix to adsorb gas.
본 발명에 따른 FED의 게터는 게이트전극과 캐소드전극 사이를 절연하기 위한 게이트절연층과, 게이트절연층 상에 형성되어 가스를 흡착하는 게터를 구비한다.The getter of the FED according to the present invention includes a gate insulating layer for insulating between the gate electrode and the cathode electrode, and a getter formed on the gate insulating layer to adsorb gas.
본 발명에 따른 FED의 게터 실장방법은 게터물질이 첨가된 게터슬러리를 마련하는 단계와, 게터슬러리를 블랙 매트릭스 상에 도포하는 단계와, 게터슬러리를 소성시키는 단계를 포함한다.The getter mounting method of the FED according to the present invention includes preparing a getter slurry to which a getter material is added, applying the getter slurry onto a black matrix, and firing the getter slurry.
본 발명에 따른 FED의 게터 실장방법은 게터물질이 첨가된 게터슬러리를 마련하는 단계와, 게터슬러리를 게이트절연층 상에 도포하는 단계와, 게터슬러리를소성시키는 단계를 포함한다.The getter mounting method of the FED according to the present invention includes preparing a getter slurry to which a getter material is added, applying the getter slurry onto the gate insulating layer, and firing the getter slurry.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above object will become apparent from the description of the embodiments with reference to the accompanying drawings.
이하, 도 5 내지 도 14를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 5 to 14.
도 5를 참조하면, 본 발명에 따른 FED는 블랙 매트릭스(8) 상에 스트라입(stripe) 형태로 형성된 게터(50)를 구비한다. 블랙 매트릭스(8) 상에 형성된 게터(50)는 로우라인(row line)의 경계부에 위치하여 인접한 화소셀에서 발생한 가스를 흡착하게 된다. 이렇게 게터(50)가 인접한 화소셀들 사이의 블랙 매트릭스(8) 상에 형성되므로 패널 면적의 대략 1/4 정도의 면적을 가지게 된다. 그 결과, SXGA 해상도급(1280×1024) 모니터의 경우, 대략 8×38 cm 정도의 면적에 게터(50)가 도포된다. 게터(50)는 패널의 사이즈와 패널 내부에서 아웃개싱되는 가스의 양에 따라 그 두께와 라인수 등이 조절될 수 있다.Referring to FIG. 5, the FED according to the present invention includes a getter 50 formed in a stripe shape on the black matrix 8. The getter 50 formed on the black matrix 8 is positioned at the boundary of the row line to adsorb gas generated in adjacent pixel cells. Since the getter 50 is formed on the black matrix 8 between adjacent pixel cells, the getter 50 has an area of about 1/4 of the panel area. As a result, in the case of an SXGA resolution (1280x1024) monitor, the getter 50 is applied to an area of approximately 8x38 cm. The getter 50 may be adjusted in thickness and the number of lines according to the size of the panel and the amount of gas outgassed in the panel.
도 6a 및 도 6b는 도 5에 도시된 게터의 제조공정을 나타낸다.6A and 6B illustrate a manufacturing process of the getter shown in FIG. 5.
먼저, 지르코늄-바나듐-철(Zr-Va-Fe) 분말과 유기 바인더를 유기 용매에 소정비로 혼합하여 게터 슬러리를 마련하게 된다. 이 게터 슬러리는 스크린이 정렬되어 블랙 매트릭스(8) 상의 게터(50)가 형성될 위치 이외의 부분이 마스킹(masking)된 상부 유리기판(2) 상에 스크린 프린팅된다. 그러면 도 6a와 같이 블랙 매트릭스(8) 상에 게터 슬러리(50a)가 도포된다. 이 게터 슬러리(50a)는 도 6b와 같이 게터(50)의 활성화온도 아래의 소정 온도로 소성된다. 이렇게 게터슬러리(50a)가 소성되면 게터 슬러리(50a) 내에 포함된 용매와 바인더 등의 휘발성 유기물질들이 번-아웃되어 제거된다.First, a zirconium-vanadium-iron (Zr-Va-Fe) powder and an organic binder are mixed with an organic solvent in a predetermined ratio to prepare a getter slurry. This getter slurry is screen printed on the upper glass substrate 2 where the screen is aligned and a portion other than the position where the getter 50 is formed on the black matrix 8 is masked. Then, the getter slurry 50a is applied onto the black matrix 8 as shown in FIG. 6A. This getter slurry 50a is baked at a predetermined temperature below the activation temperature of the getter 50 as shown in FIG. 6B. When the getter slurry 50a is fired, volatile organic materials such as a solvent and a binder included in the getter slurry 50a are burned out and removed.
도 7은 본 발명의 제2 실시예에 따른 FED를 나타낸다.7 shows an FED according to a second embodiment of the present invention.
도 7을 참조하면, 본 발명에 따른 FED는 게이트전극들(20) 사이에 스트라입(stripe) 형태로 형성된 게터(52)를 구비한다. 게터(52)는 게이트절연층(18) 상에 게이트전극들(20)과 나란한 방향으로 게이트전극들(20) 사이에 형성된다. 이와 같은 게터(52)는 로우라인(row line)의 경계부에 위치하여 인접한 화소셀에서 발생한 가스를 흡착하게 된다. 이렇게 게터(52)가 인접한 화소셀들 사이의 블랙 매트릭스(8) 상에 형성되므로 패널 면적의 대략 1/4 정도의 면적을 가지게 된다. 이와 같은 게터(52)는 전술한 게터 슬러리가 스크린 프린팅 방법으로 게이트절연층(18) 상에 도포된 후 소성됨으로써 형성된다.Referring to FIG. 7, the FED according to the present invention includes a getter 52 formed in a stripe form between the gate electrodes 20. The getter 52 is formed between the gate electrodes 20 on the gate insulating layer 18 in parallel with the gate electrodes 20. The getter 52 is located at the boundary of the row line to adsorb gas generated in adjacent pixel cells. Since the getter 52 is formed on the black matrix 8 between adjacent pixel cells, the getter 52 has an area of about 1/4 of the panel area. The getter 52 is formed by applying the above-described getter slurry on the gate insulating layer 18 by screen printing and then baking.
도 8은 본 발명의 제3 실시예에 따른 FED를 나타낸다.8 shows an FED according to a third embodiment of the present invention.
도 8을 참조하면, 본 발명에 따른 FED는 블랙 매트릭스(8) 상에 격자 형태로 형성된 게터(54)를 구비한다. 블랙 매트릭스(8) 상에 형성된 게터(54)는 적·녹·청색의 서브화소셀을 포함한 화소셀을 둘러 싸게된다. 이 게터(54)는 화소셀 간 경계부에 위치하여 인접한 화소셀에서 발생한 가스를 흡착하게 된다. 이와 같은 격자 형태의 게터(54)는 도 5와 같이 스트라입 형태로 형성되는 실시예에 비하여 게터(54)의 도포면적이 두 배 이상 증가될 수 있다. 이와 같은 격자 구조의 게터(54) 역시 도 6과 같은 스크린 프린팅 방법으로 블랙 매트릭스(8) 상에 도포된다.Referring to FIG. 8, the FED according to the present invention includes a getter 54 formed in a lattice form on the black matrix 8. The getter 54 formed on the black matrix 8 surrounds the pixel cells including the red, green, and blue subpixel cells. The getter 54 is positioned at the boundary between pixel cells to adsorb gas generated in adjacent pixel cells. As described above, the getter 54 having a lattice shape may have an applied area of the getter 54 more than twice as compared with the exemplary embodiment having the stripe shape as shown in FIG. 5. The getter 54 of the lattice structure is also applied on the black matrix 8 by the screen printing method as shown in FIG.
도 9는 본 발명의 제4 실시예에 따른 FED를 나타낸다.9 shows an FED according to a fourth embodiment of the present invention.
도 9를 참조하면, 본 발명에 따른 FED는 게이트전극들(20) 사이에 격자 형태로 형성된 게터(56)를 구비한다. 게터(56)는 게이트절연층(18) 상에 형성되어 적·녹·청색의 서브 화소셀을 포함하는 화소셀에 대응한 전계방출 어레이(32)를 둘러 싸게된다. 게이트전극들(20)과 나란한 방향으로 게이트전극들(20) 사이에 형성된다. 이와 같은 격자 형태의 게터(56)는 도 7과 같이 스트라입 형태로 형성되는 실시예에 비하여 게터(56)의 도포면적이 두 배 이상 증가될 수 있다.Referring to FIG. 9, the FED according to the present invention includes a getter 56 formed in a lattice form between the gate electrodes 20. The getter 56 is formed on the gate insulating layer 18 to surround the field emission array 32 corresponding to the pixel cell including the red, green, and blue sub pixel cells. The gate electrodes 20 are formed between the gate electrodes 20 in parallel with the gate electrodes 20. As described above, the getter 56 having a lattice shape may have an applied area of the getter 56 more than twice as compared with the exemplary embodiment having a stripe shape as shown in FIG. 7.
상술한 바와 같이, 본 발명에 따른 FED의 게터 및 게터 실장방법은 게터가 유효표시화면 영역 내의 화소셀들에 근접하게 블랙 매트릭스 또는 게이트절연층 상에 스크린 프린팅 방법으로 형성된다. 그 결과, 본 발명에 따른 게터의 도포면적으로 증가시켜 가스 흡착효율이 증대될뿐 아니라 화소셀의 근접위치에 게터가 위치하게 되므로 인접한 화소셀로부터 발생한 가스를 최단이동거리에서 흡착할 수 있게 되어 에미터의 오염이나 파손을 방지할 수 있다. 나아가, 본 발명에 따른 FED의 게터 및 게터 실장방법은 스크린 프린팅으로 유효표시화면 영역 상에 설치되므로 종래 유효화면의 바깥쪽 가장자리에 게터가 설치되는데 비하여 유효표시화면 영역을 늘릴 수 있음은 물론 패널의 크기나 두께에 거의 영향을 주지 않게 된다.As described above, the getter and getter mounting method of the FED according to the present invention is formed by a screen printing method on a black matrix or gate insulating layer in which the getter is close to the pixel cells in the effective display screen area. As a result, the gas adsorption efficiency is increased by increasing the application area of the getter according to the present invention, and the getter is positioned near the pixel cell, so that gas generated from adjacent pixel cells can be adsorbed at the shortest travel distance. To prevent contamination or breakage of the site. Furthermore, the getter and getter mounting method of the FED according to the present invention is installed on the effective display screen area by screen printing, so that the getter is installed on the outer edge of the conventional effective screen as well as increasing the effective display screen area. It has little effect on size or thickness.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000006643A KR20010083410A (en) | 2000-02-12 | 2000-02-12 | Getter of Field Emission Display and Method of Implanting The Same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000006643A KR20010083410A (en) | 2000-02-12 | 2000-02-12 | Getter of Field Emission Display and Method of Implanting The Same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010083410A true KR20010083410A (en) | 2001-09-01 |
Family
ID=19645935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000006643A KR20010083410A (en) | 2000-02-12 | 2000-02-12 | Getter of Field Emission Display and Method of Implanting The Same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010083410A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100728771B1 (en) * | 2000-03-20 | 2007-06-19 | 삼성에스디아이 주식회사 | Vacuum fluorescent display having getter and manufacturing method of the getter |
-
2000
- 2000-02-12 KR KR1020000006643A patent/KR20010083410A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100728771B1 (en) * | 2000-03-20 | 2007-06-19 | 삼성에스디아이 주식회사 | Vacuum fluorescent display having getter and manufacturing method of the getter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100446623B1 (en) | Field emission display and manufacturing method thereof | |
| US7348721B2 (en) | Display device | |
| US6624566B2 (en) | Vacuum fluorescent display | |
| US7233301B2 (en) | Flat panel display and method of manufacturing the same | |
| US5786660A (en) | Flat display screen with a high inter-electrode voltage | |
| JP4494301B2 (en) | Image display device | |
| US20070247057A1 (en) | Image display device | |
| JP2008053026A (en) | Image display device | |
| JP2006202553A (en) | Image display device and its manufacturing method | |
| KR20010083410A (en) | Getter of Field Emission Display and Method of Implanting The Same | |
| US20060238106A1 (en) | Electron emission display | |
| JP2003308798A (en) | Image display device and manufacturing method of image display device | |
| JP3943001B2 (en) | Flat display and manufacturing method thereof | |
| KR100372735B1 (en) | Field Emission Display | |
| KR100740829B1 (en) | Getter of Field Emission Display and Method of Fabricating the same | |
| JP3872750B2 (en) | Flat display and driving circuit | |
| KR20070056680A (en) | Electron emission display device | |
| JP3642151B2 (en) | Display light emitting device and manufacturing method thereof | |
| WO2006006355A1 (en) | Image display device and method for manufacturing the same | |
| KR100532999B1 (en) | Carbon nanotube field emission device having a field shielding plate | |
| JP2000268703A (en) | Field emission device | |
| KR20010091394A (en) | Getter of Field Emission Display | |
| JP2006339007A (en) | Self light-emitting surface display device | |
| US20070090745A1 (en) | Electron emission display | |
| US20070262697A1 (en) | Electron emission device and light emission device including the electron emission device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |