KR20010045612A - Apparatus and method for testing ethernet packet switching between mac and phy - Google Patents
Apparatus and method for testing ethernet packet switching between mac and phy Download PDFInfo
- Publication number
- KR20010045612A KR20010045612A KR1019990048953A KR19990048953A KR20010045612A KR 20010045612 A KR20010045612 A KR 20010045612A KR 1019990048953 A KR1019990048953 A KR 1019990048953A KR 19990048953 A KR19990048953 A KR 19990048953A KR 20010045612 A KR20010045612 A KR 20010045612A
- Authority
- KR
- South Korea
- Prior art keywords
- ethernet
- physical layer
- packet
- mac
- ethernet packet
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/50—Testing arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
본 발명은 이더넷(Ethernet) 네트워크에 관한 것으로, 특히 이더넷 패킷(Ethernet packet)을 MAC(Medium Access Control)으로 송/수신하기 위한 가상의 물리계층 장치를 HDL로 구현하여 가상의 물리계층에서 만들어진 이더넷 패킷을 MII인터페이스를 통해 MAC으로 전송하고 이더넷 스위칭 로직에서 패킷이 정상적으로 스위칭되어 MAC을 통해 물리계층으로 정확히 출력되는지를 시험하기 위한 테스트장치 및 방법에 관한 것이다.The present invention relates to an Ethernet network, and in particular, an Ethernet packet made in a virtual physical layer by implementing a virtual physical layer device in HDL for transmitting / receiving an Ethernet packet to a medium access control (MAC). The present invention relates to a test apparatus and a method for testing whether a packet is transmitted to a MAC through an MII interface and whether the packet is normally switched in the Ethernet switching logic and outputted correctly to the physical layer through the MAC.
통상적으로 상기 이더넷 네트워크의 이더넷 스위칭 칩은 종래에는 MAC을 포함하지 않아 MAC부분을 HDL로 모델링하여 칩의 동작을 테스트 하였다.In general, since the Ethernet switching chip of the Ethernet network does not include a MAC, the operation of the chip was tested by modeling the MAC part as HDL.
도 1은 상기 종래 MAC과 일체화되지 않은 이더넷 스위칭 칩을 테스트하기 위해 MAC부분을 HDL로 모델링한 이더넷 스위칭 테스트 장치를 도시한 것으로, 이더넷 파일부(100), 이더넷 리드 파일 드라이브부(ETH_READ_FILE_DRV)(102), 이더넷 소스 피포부(ETH_SRC_FIFO)(104), 이더넷 맥계층 드라이브부(ETH_QUAD_DRV)(108), 수신예상 피포부(ETH_EXP_FIFO)(106) 등으로 구성된 상기 종래 테스트 장치(101)는 상기 도 1에서 알 수 있는 바와 같이 이더넷 스위칭 칩이 MAC계층을 포함하고 있지 않아 MAC부분을 별도의 HDL로 구현해야 하는 문제점이 있었다.FIG. 1 illustrates an Ethernet switching test apparatus modeling a MAC part in HDL for testing an Ethernet switching chip not integrated with the conventional MAC. The Ethernet file unit 100 and the Ethernet read file drive unit ETH_READ_FILE_DRV 102 ), The conventional test apparatus 101 including the Ethernet source envelope (ETH_SRC_FIFO) 104, the Ethernet MAC layer drive unit (ETH_QUAD_DRV) 108, the reception expected envelope unit (ETH_EXP_FIFO) 106, and the like, is illustrated in FIG. As can be seen, since the Ethernet switching chip does not include the MAC layer, there is a problem in that the MAC part should be implemented as a separate HDL.
상술한 바와 같이 종래 이더넷 스위칭 테스트 장치는 이더넷 스위칭 칩이 MAC을 포함하고 있지 않아 MAC부분을 별도의 HDL로 구현해야 하는 문제점이 있었다.불편함이 있었다.As described above, the conventional Ethernet switching test apparatus has a problem in that the MAC part is implemented as a separate HDL because the Ethernet switching chip does not include a MAC.
따라서 본 발명의 목적은 기존 SECore 10 테스트용 MAC TB의 구조를 그대로 가지면서도 MAC이 일체화된 이더넷 스위칭 칩을 데스트할 수 있는 테스트장치 및 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a test apparatus and method that can test an Ethernet switching chip in which a MAC is integrated while maintaining the structure of an existing SECore 10 test MAC TB.
도 1은 종래 이더넷 스위칭 칩 테스트장치의 블록 구성도,1 is a block diagram of a conventional Ethernet switching chip test apparatus,
도 2는 본 발명의 실시 예에 따른 이더넷 스위칭 칩 테스트장치의 블록 구성도,2 is a block diagram of an Ethernet switching chip test apparatus according to an embodiment of the present invention;
도 3은 본 발명의 실시 예에 따른 MAC과 물리계층간의 이더넷 패킷 스위칭을 테스트하기 위한 처리 흐름도.3 is a process flow diagram for testing Ethernet packet switching between a MAC and a physical layer in accordance with an embodiment of the present invention.
상술한 목적을 달성하기 위한 본 발명은 가상으로 구현된 물리계층을 이용하여 MAC과 물리계층간의 이더넷 패킷 스위칭을 테스트함에 있어, 이더넷 패킷을 정의한 이더넷 파일을 읽어들이는 과정과, 상기 이더넷 패킷의 정보를 분석하여 해당 포트의 소스피포에 저장시키는 과정과, 상기 이더넷 패킷을 물리계층의 해당 포트를 통해 MAC으로 송신시키는 과정과, 이더넷 스위칭을 통해 상기 MAC으로부터 수신되는 이더넷 패킷을 수신예상피포에 저장시키는 과정과, 상기 소스피포에 저장된 이더넷 패킷의 정보와 상기 수신예상피포에 저장된 이더넷 패킷의 정보가 일치하는지 판단하여 이더넷 스위칭을 검사하는 과정을 포함하여 구성함을 특징으로 한다.The present invention for achieving the above object in the Ethernet packet switching between the MAC and the physical layer using the physical layer implemented virtually, the process of reading an Ethernet file defining the Ethernet packet, and the information of the Ethernet packet Analyzing and storing the packet in the source packet of the corresponding port, transmitting the Ethernet packet to the MAC through the corresponding port of the physical layer, and storing the Ethernet packet received from the MAC through the Ethernet switching in the expected packet. And checking the Ethernet switching by determining whether the information of the Ethernet packet stored in the source packet and the information of the Ethernet packet stored in the expected prediction packet match.
이하 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부 도면에서 구체적인 처리 흐름과 같은 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세들없이 본 발명이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진 자에게 자명할 것이다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Many specific details are set forth in the following description and in the accompanying drawings, in order to provide a more thorough understanding of the present invention. It will be apparent to those skilled in the art that the present invention may be practiced without these specific details. And a detailed description of known functions and configurations that may unnecessarily obscure the subject matter of the present invention will be omitted.
도 2는 본 발명의 실시 예에 따른 가상의 물리계층 장치를 HDL로 구현한 MAC부분이 일체화된 이더넷 스위칭 칩 테스트 장치의 블록 구성을 도시한 것이다. 상기 도 2를 참조하면, 상기 테스트 장치(202)는 이더넷 패킷 정보를 대신하는 테스트 파일을 저장하는 이더넷 파일부(200)와, 이더넷 패킷의 정보를 대신하는 파일을 물리계층 테스트 벤치(TB)로 불러 읽어들이는 이더넷 리드 파일 드라이브부(ETH_READ_FILE_DRV)(204)와, 각각의 포트에 존재하는 피포(FIFO)들을 대신하여 상기 이더넷 리드 파일 드라이브부(204)로부터의 패킷의 정보들을 각 포트별로 저장하는 소스 피포부(PHY_SRC_FIFO)(206)와, 상기 이더넷 리드 파일 드라이브부(204)로부터 입력되는 이더넷 파일을 물리계층의 해당 각 포트로 드라이브시키는 물리계층 드라이브부(PHY_QUAD_DRV)(210)와, 각각의 포트를 나타내고 있는 물리계층 포트 드라이브부(PHY_PORT_DRV)(216)와, 각 포트의 MII에서 패킷 송/수신이 일어날 때 상기 물리계층 드라이브부(210)로 입력된 상기 송신된 이더넷 패킷의 정보와 상기 물리계층 드라이브부(210)로부터 출력된 상기 이더넷 패킷이 MAC을 통해 이더넷 스위칭된 후 출력되는 이더넷 패킷의 정보가 일치하는지 여부를 검사하는 수신예상 피포부(PHY_EXP_FIFO)(214)와, 소스 피포부(206)에서 수신예상 피포부(214)로의 라우팅을 결정해주는 이더넷 패킷 멀티플렉서(EXP_ELEM_MUX)(208)로 구성된다.FIG. 2 is a block diagram of an Ethernet switching chip test apparatus in which a MAC part in which a virtual physical layer device is implemented in HDL according to an embodiment of the present invention is integrated. Referring to FIG. 2, the test apparatus 202 includes an Ethernet file unit 200 for storing test files instead of Ethernet packet information, and a file for replacing Ethernet packet information with a physical layer test bench (TB). The Ethernet read file drive unit (ETH_READ_FILE_DRV) 204 to read and store the information of the packet from the Ethernet read file drive unit 204 for each port in place of the FIFO present in each port A source layer PHY_SRC_FIFO 206, a physical layer drive unit PHY_QUAD_DRV 210 for driving an Ethernet file input from the Ethernet read file drive unit 204 to respective ports of the physical layer, and respective ports A physical layer port drive unit (PHY_PORT_DRV) 216, which indicates that the packet is transmitted and received at the MII of each port, Receiving expected packet unit (PHY_EXP_FIFO) 214 for checking whether the information of the Ethernet packet and the information of the Ethernet packet output after the Ethernet packet outputted from the physical layer drive unit 210 is switched over the MAC through the MAC. And an Ethernet packet multiplexer (EXP_ELEM_MUX) 208 that determines the routing from the source envelope 206 to the expected target envelope 214.
도 3은 본 발명의 실시 예에 따라 가상으로 구현된 물리계층을 이용하여 MAC과 물리계층간의 이더넷 패킷 스위칭을 테스트하기 위한 처리 흐름을 도시한 것이다. 이하 상기 도 2 및 도 3을 참조하여 본 발명의 실시 예를 상세히 설명한다.3 illustrates a process flow for testing Ethernet packet switching between a MAC and a physical layer using a physical layer virtually implemented according to an embodiment of the present invention. Hereinafter, an embodiment of the present invention will be described in detail with reference to FIGS. 2 and 3.
먼저 이더넷 패킷 스위칭 테스트 장치(202)는 (300)단계에서 이더넷 파일부(200)로부터 MII를 통해 MAC으로 송신될 이더넷 패킷을 정의한 파일을 읽어들인다. 이어 스위칭 테스트 장치(202)는 (302)단계로 진행하여 최초 리셋이 인엑티브(Inactive)되는 시점에 상기 이더넷 패킷을 정의한 파일을 한 라인씩 읽은 후, 분석하여 해당 포트의 소스 피포부(206)에 저장시킨 후, (304)단계로 진행하여 상기 소스 피포부(206)에 저장된 이더넷 패킷을 물리계층의 해당포트를 통해 MAC으로 송신한다. 이에 따라 물리계층과 MAC간에는 MII인터페이스를 통한 이더넷 패킷의 송/수신이 이루어지게 되는데, 이때 이더넷 패킷 송신시 상기 소스 피포부(206)에 저장된 패킷정보는 MAC으로 송신됨과 동시에, 수신예상되는 출력포트의 수신예상 피포부(214)에 저장된다. 이어 스위칭 테스트 장치(202)는 (306)단계로 진행하여 이더넷 스위칭을 통해 MAC으로부터 수신된 이더넷 패킷을 상기 수신예상 피포부(214)에 저장시키고, (308)단계로 진행하여 상기 소스 피포부(206)에 저장된 송신 이더넷 패킷의 정보와 수신예상 피포부(214)에 저장된 수신 이더넷 패킷의 정보가 일치하는지를 검사하여 MAC이 일체화된 이더넷 스위칭 칩의 동작상태를 검사할 수 있게 된다.First, the Ethernet packet switching test apparatus 202 reads a file defining an Ethernet packet to be transmitted to the MAC through the MII from the Ethernet file unit 200 in step (300). Subsequently, the switching test apparatus 202 proceeds to step 302 and reads the file defining the Ethernet packet line by line at the time when the initial reset is inactive, and analyzes the source envelope 206 of the corresponding port. After the storage is performed in step 304, the Ethernet packet stored in the source envelope 206 is transmitted to the MAC through the corresponding port of the physical layer. Accordingly, the Ethernet packet is transmitted / received through the MII interface between the physical layer and the MAC. In this case, when the Ethernet packet is transmitted, packet information stored in the source envelope 206 is transmitted to the MAC and at the same time, an expected output port. Expected to be stored in the envelope 214. Subsequently, the switching test apparatus 202 proceeds to step 306 to store the Ethernet packet received from the MAC through Ethernet switching in the expected packet receiver 214, and proceeds to step 308 to the source packet receiver ( By checking whether the information of the transmission Ethernet packet stored in the 206 and the information of the reception Ethernet packet stored in the reception expected packaging unit 214 match, it is possible to examine the operation state of the Ethernet switching chip in which the MAC is integrated.
상술한 바와 같이 본 발명은 이더넷 네트워크에서 이더넷 스위칭 칩을 MAC을 일체화하여 구현함으로써 테스트를 위한 가상의 HDL작성시 MAC을 위한 별도의 HDL을 작성하지 않아도 되는 이점이 있다.As described above, the present invention has an advantage of not having to write a separate HDL for the MAC when the virtual HDL is created for the test by implementing the Ethernet switching chip integrated with the MAC in the Ethernet network.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990048953A KR100346207B1 (en) | 1999-11-05 | 1999-11-05 | Apparatus and method for testing ethernet packet switching between mac and phy |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990048953A KR100346207B1 (en) | 1999-11-05 | 1999-11-05 | Apparatus and method for testing ethernet packet switching between mac and phy |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010045612A true KR20010045612A (en) | 2001-06-05 |
KR100346207B1 KR100346207B1 (en) | 2002-08-01 |
Family
ID=19618815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990048953A KR100346207B1 (en) | 1999-11-05 | 1999-11-05 | Apparatus and method for testing ethernet packet switching between mac and phy |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100346207B1 (en) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10127313A (en) * | 1996-10-31 | 1998-05-19 | Ykk Corp | Slider for sliding fastener with automatic stopping device |
-
1999
- 1999-11-05 KR KR1019990048953A patent/KR100346207B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100346207B1 (en) | 2002-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7072349B2 (en) | Ethernet device and method for extending ethernet FIFO buffer | |
US20050128949A1 (en) | Network system having a plurality of switches capable of improving transmission efficiency and method thereof | |
US20120163392A1 (en) | Packet processing apparatus and method | |
US20040156368A1 (en) | Frame alteration logic for network processors | |
US20070189299A1 (en) | Receiving data from virtual channels | |
CN108282385A (en) | Port testing method and communication equipment | |
US8160863B2 (en) | System and method for connecting a logic circuit simulation to a network | |
US8312190B2 (en) | Protocol translation in a serial buffer | |
US20030193894A1 (en) | Method and apparatus for early zero-credit determination in an infiniband system | |
US6816989B2 (en) | Method and apparatus for efficiently managing bandwidth of a debug data output port or buffer | |
WO2008096000A1 (en) | Microcontroller with memory trace module | |
KR100346207B1 (en) | Apparatus and method for testing ethernet packet switching between mac and phy | |
US6957309B1 (en) | Method and apparatus for re-accessing a FIFO location | |
US6937571B1 (en) | Method of testing a network device through a medium independent interface (MII) | |
KR100937283B1 (en) | Processor with reduced memory requirements for high-speed routing and switching of packets | |
US7050962B2 (en) | Method for connecting a hardware emulator to a network | |
US8144606B1 (en) | Interfacing messages between a host and a network | |
US6747978B1 (en) | Direct memory access packet router method and apparatus | |
US7788402B1 (en) | Circuit for modification of a network packet by insertion or removal of a data segment | |
US6779070B2 (en) | Data transaction through a bridge | |
CN113852511A (en) | Network performance testing method and device and computer readable storage medium | |
KR100496145B1 (en) | Test Bench System for Media Access Control Devices | |
KR20090092421A (en) | Network on chip router by using systemc and its routing method | |
CN105718401A (en) | Multiplexing method and system for converting multi-path SMII signal to one-path MII signal | |
KR920702117A (en) | Communication systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080604 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |