KR20010045565A - 정전압 방지 회로를 갖는 반도체장치 - Google Patents

Abstract

본 발명은 정전압 방지 회로를 갖는 반도체 장치에 관한 것으로, 내부 회로를 구비하는 반도체 장치에 있어서, 외부 신호가 인가되는 신호 입력 패드, 상기 반도체 장치의 전원 전압을 전송하는 전원전압 라인, 상기 반도체 장치의 접지 전압을 전송하는 접지전압 라인, 및 상기 신호 입력 패드와 상기 접지전압 라인 사이에 연결되어 외부로부터 입력되는 음의 정전압을 방전시켜서 상기 반도체 장치가 상기 정전압에 의해 손상받는 것을 방지하는 제1 쇼트키 다이오드를 구비함으로써 넓은 범위의 정전압으로부터 보호된다.

Description

정전압 방지 회로를 갖는 반도체 장치{Semiconductor device having ESD protection circuit}

본 발명은 반도체 장치에 관한 것으로서, 특히 정전압 방지 회로를 구비하는 반도체 장치에 관한 것이다.

반도체 장치, 특히 디램(DRAM; Dynamic Random Access Memory)을 갖는 디램 반도체 장치는 외부로부터 입력되는 정전기에 의한 정전압(ESD; Electrostatic Discharge)이 내부 회로로 유입되는 것을 방지하기 위한 정전압 방지 회로를 갖는다. 정전압에는 크게 두가지가 있다. 첫째는 패키지(package)로 어셈블리(assembly)된 후에 제품 출하 테스트시에 핸들러 래인(Handler Lane)을 디램 반도체 장치가 통과할 때 발생하는 정전기 형태로 전압은 약 250볼트로 낮으나 임피던스(impedance)가 작아서 전하량은 상대적으로 많으며 머신 모드(Machine Mode)라 불리운다. 둘째는 디램 반도체 장치에 사용자의 손이 닿을 때 인체에 유기되어있던 정전기가 방전되는 형태로 약 2000볼트의 고전압이나 큰 임피던스를 통해서 방전되며 휴먼 바디 모드(Human Body Mode)라 부른다. 이와 같은 정전압이 반도체 장치로 유입되면 상기 정전압은 정전압 방지 회로에 의해 흡수되므로 반도체 장치의 내부 회로는 보호된다.

도 1은 종래 기술에 따른 반도체 장치의 개략적인 회로도이다. 도 1을 참조하면, 반도체 장치(101)는 신호 입력 패드(111), 전원전압 라인(121), 접지전압 라인(131), 정전압 방지 회로(141) 및 내부 회로(151)를 구비한다. 정전압 방지 회로(141)는 제1 및 제2 다이오드들(143, 145)을 구비한다. 반도체 장치(101)의 외부에서 양의 정전압이 신호 입력 패드(111)에 인가되면 상기 양의 정전압은 제1 다이오드(143)를 통해서 전원전압 라인(121)으로 전달되어 전원전압 라인(121)에서 방전되고, 음의 정전압이 신호 입력 패드(111)에 인가되면 상기 음의 정전압은 제2 다이오드(145)를 통해서 접지전압 라인(131)으로 전달되어 접지전압 라인(131)에 의해서 방전된다. 따라서, 내부 회로(151)는 상기 정전압에 의해 손상을 받지 않게 된다.

도 2는 상기 도 1에 도시된 제1 다이오드(143)와 신호 입력 패드(111)와 전원전압 라인(121) 및 접지전압 라인(131)의 래이아웃도이고, 도 3은 상기 도 2에 도시된 반도체 장치(101)를 3-3'로 절단해 본 단면도이다. 도 1에 도시된 제1 및 제2 다이오드들(143, 145)은 도 3에 도시된 바와 같은 PN 접합 다이오드로 구성된다. 제1 및 제2 다이오드들(143,145)의 턴온(turn-on) 전압은 일반적으로 0.7볼트이다. 따라서, 상기 정전압이 반도체 장치(101)의 전원전압(Vcc)보다 0.7볼트 이상 높거나 또는 반도체 장치(101)의 접지전압(Vss)보다 0.7볼트 이상 낮을 경우 상기 정전압은 전원전압 라인(121) 또는 접지전압 라인(131)에 의해 방전된다. 그러나, 상기 정전압이 반도체 장치(101)의 전원전압(Vcc)보다 높되 0.6볼트 이하로 낮거나 또는 접지전압(Vss)보다 낮되 0.6볼트 이하로 낮을 경우에는 상기 제1 및 제2 다이오드들(143, 145)은 턴온되지 않게 되어 내부 회로(151)는 상기 정전압에 의해 손상을 받게 된다.

상술한 바와 같이 종래의 반도체 장치(101)에서는 외부로부터 반도체 장치(101)로 입력되는 정전압이 전원전압(Vcc)보다 높되 0.6볼트 이하로 높거나 또는 접지전압(Vss)보다 낮되 0.6볼트 이하로 낮을 경우에는 내부 회로(151)에 손상을 줄 수가 있다. 즉, 반도체 장치(101)는 좁은 범위의 정전압으로부터만 보호를 받게 된다. 때문에 넓은 범위의 정전압으로부터 보호받을 수 있는 반도체 장치가 요구되고 있다.

본 발명이 이루고자하는 기술적 과제는 넓은 범위의 정전압으로부터 보호받을 수 있는 반도체 장치를 제공하는 것이다.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.

도 1은 종래 기술에 따른 반도체 장치의 개략적인 회로도.

도 2는 상기 도 1에 도시된 제1 다이오드와 신호 입력 패드와 전원전압 라인 및 접지전압 라인의 래이아웃(layout)도.

도 3은 상기 도 2에 도시된 반도체 장치를 3-3'로 절단해 본 단면도.

도 4는 본 발명에 따른 반도체 장치의 개략적인 단면도.

도 5는 상기 도 4에 도시된 제1 쇼트키 다이오드와 신호 입력 패드와 전원전압 라인 및 접지전압 라인의 래이아웃도.

도 6은 상기 도 5에 도시된 반도체 장치를 6-6'로 절단해 본 단면도.

상기 기술적 과제를 이루기 위하여 본 발명은,

내부 회로를 구비하는 반도체 장치에 있어서, 외부 신호가 인가되는 신호 입력 패드, 상기 반도체 장치의 전원 전압을 전송하는 전원전압 라인, 상기 반도체 장치의 접지 전압을 전송하는 접지전압 라인, 및 상기 신호 입력 패드와 상기 접지전압 라인 사이에 연결되어 외부로부터 입력되는 음의 정전압을 방전시켜서 상기 반도체 장치가 상기 정전압에 의해 손상받는 것을 방지하는 제1 쇼트키 다이오드를 구비하는 것을 특징으로 하는 반도체 장치를 제공한다.

바람직하기는, 상기 반도체 장치는 상기 전원전압 라인과 상기 신호 입력 패드 사이에 연결된 제2 쇼트키 다이오드를 더 구비하고 상기 제2 쇼트키 다이오드를 통해서 넓은 범위의 양의 정전압으로부터 상기 반도체 장치를 보호한다.

바람직하기는 또한, 상기 반도체 장치는 상기 신호 입력 패드와 상기 제1 및 제2 쇼트키 다이오드를 다수개 구비한다.

상기 본 발명에 의하여 반도체 장치는 넓은 범위의 정전압으로부터 보호된다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 4는 본 발명에 따른 반도체 장치의 개략적인 단면도이다. 도 4를 참조하면, 반도체 장치(201)는 신호 입력 패드(111), 전원전압 라인(121), 접지전압 라인(131), 정전압 방지 회로(241) 및 내부 회로(151)를 구비한다. 정전압 방지 회로(241)는 제1 및 제2 쇼트키 다이오드(Schottky Diode)들(243, 245)을 구비한다.

제1 쇼트키 다이오드(243)는 애노드(Anode)가 신호 입력 패드(111)에 연결되고, 캐쏘드(Cathode)는 전원전압 라인(121)에 연결된다. 따라서, 양의 정전압이 신호 입력 패드(111)에 인가되면 제1 쇼트키 다이오드(243)가 턴온되고 상기 양의 정전압은 턴온된 제1 쇼트키 다이오드(243)를 통해서 전원전압 라인(121)으로 전달되어 전원전압 라인(121)에서 방전된다.

제2 쇼트키 다이오드(245)는 애노드가 접지전압 라인(131)에 연결되고 캐쏘드는 신호 입력 패드(111)에 연결된다. 따라서, 음의 정전압이 신호 입력 패드(111)에 인가되면 제2 쇼트키 다이오드(245)가 턴온되고 상기 음의 정전압은 턴온된 제2 쇼트키 다이오드(245)를 통해서 접지전압 라인(131)으로 전달되어 접지전압 라인(131)에서 방전된다.

제1 및 제2 쇼트키 다이오드들(243, 245)은 PN 접합 다이오드보다 턴온 전압이 낮다. 즉, PN 접합 다이오드는 턴온 전압이 0.7볼트 정도인데 반해 제1 및 제2 쇼트키 다이오드들(243, 245)은 턴온 전압이 0.4볼트 정도이다. 따라서, 본 발명에 따른 정전압 방지 회로(241)를 사용할 경우 종래의 정전압 방지 회로(도 1의 141)보다 더 넓은 범위의 정전압이 반도체 장치(201)의 내부 회로(151)로 유입되는 것이 방지된다.

도 5는 상기 도 4에 도시된 제1 쇼트키 다이오드(243)와 신호 입력 패드(111)와 전원전압 라인(121) 및 접지전압 라인(131)의 래이아웃도이고, 도 6은 상기 도 5에 도시된 반도체 장치(201)를 6-6'로 절단해 본 단면도이다. 도 6에 도시된 바와 같이, 신호 입력 패드(111)의 메탈(metal)과 반도체 장치(201)의 N-형 실리콘을 접합시켜서 제1 쇼트키 다이오드(243)를 형성한다. 메탈과 N-형 실리콘을 접합시키는 방법에는 오믹(ohmic) 접합과 렉티파잉(rectifying) 접합이 있으나 제1 쇼트키 다이오드(243)는 렉티파잉 접합을 이용하여 형성한다. 이 때, 신호 입력 패드(111)의 메탈은 P형 불순물로써 행동한다. 제1 쇼트키 다이오드(243)의 턴온 전압은 배리어(barrier) 메탈의 특성에 따라 결정되며 리버스(reverse) 전압은 에피택셜층(Epitaxial layer)의 두께 및 농도에 따라 결정된다. P형 가드링(guardring)은 누설 전류 방지용이다.

제2 쇼트키 다이오드(245)는 제1 쇼트키 다이오드(243)와 동일한 방법으로 형성한다. 제1 및 제2 쇼트키 다이오드들(243, 245)은 접합 다이오드에 비해 전력 손실이 적고 스위칭(switching) 기능이 양호하다.

반도체 장치(201)는 신호 입력 패드(111)와 정전압 방지 회로(241)를 다수개 구비한다.

도 6에서 참조 번호 271은 소자들을 전기적으로 분리시키는 소자 분리층이고, 281은 매몰층(barried layer)이다.

도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

상술한 바와 같이 본 발명의 반도체 장치(201)는 종래의 반도체 장치(101)에 비해 넓은 범위의 정전압으로부터 보호된다.

Claims (3)

1. 내부 회로를 구비하는 반도체 장치에 있어서,

   외부 신호가 인가되는 신호 입력 패드;

   상기 반도체 장치의 전원 전압을 전송하는 전원전압 라인;

   상기 반도체 장치의 접지 전압을 전송하는 접지전압 라인; 및

   상기 신호 입력 패드와 상기 접지전압 라인 사이에 연결되어 외부로부터 입력되는 음의 정전압을 방전시켜서 상기 반도체 장치가 상기 정전압에 의해 손상받는 것을 방지하는 제1 쇼트키 다이오드를 구비하는 것을 특징으로 하는 반도체 장치.
2. 제1항에 있어서, 상기 반도체 장치는 상기 전원전압 라인과 상기 신호 입력 패드 사이에 연결된 제2 쇼트키 다이오드를 더 구비하고 상기 제2 쇼트키 다이오드를 통해서 넓은 범위의 양의 정전압으로부터 상기 반도체 장치를 보호하는 것을 특징으로 하는 반도체 장치.
3. 제2항에 있어서, 상기 반도체 장치는 상기 신호 입력 패드와 상기 제1 및 제2 쇼트키 다이오드를 다수개 구비하는 것을 특징으로 하는 반도체 장치.