KR20010041442A - 링 구조의 동적 동기 전송 모드를 동기화하기 위한 장치및 방법 - Google Patents

링 구조의 동적 동기 전송 모드를 동기화하기 위한 장치및 방법 Download PDF

Info

Publication number
KR20010041442A
KR20010041442A KR1020007009589A KR20007009589A KR20010041442A KR 20010041442 A KR20010041442 A KR 20010041442A KR 1020007009589 A KR1020007009589 A KR 1020007009589A KR 20007009589 A KR20007009589 A KR 20007009589A KR 20010041442 A KR20010041442 A KR 20010041442A
Authority
KR
South Korea
Prior art keywords
frame
node
ring structure
time
slot
Prior art date
Application number
KR1020007009589A
Other languages
English (en)
Inventor
라스하칸 람펠트
라스마커스 하이델
Original Assignee
다이나크 인코포레이티드 디비에이 다이나믹 네트워크 알키텍쳐 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이나크 인코포레이티드 디비에이 다이나믹 네트워크 알키텍쳐 인코포레이티드 filed Critical 다이나크 인코포레이티드 디비에이 다이나믹 네트워크 알키텍쳐 인코포레이티드
Publication of KR20010041442A publication Critical patent/KR20010041442A/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/2852Metropolitan area networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • H04L12/422Synchronisation for ring networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/64Hybrid switching systems
    • H04L12/6418Hybrid transport
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478Provisions for broadband connections
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J2203/00Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0028Local loop
    • H04J2203/0039Topology
    • H04J2203/0044Bus, e.g. DQDB
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J2203/00Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0046User Network Interface
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/07Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/64Hybrid switching systems
    • H04L12/6418Hybrid transport
    • H04L2012/6432Topology
    • H04L2012/6435Bus
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/64Hybrid switching systems
    • H04L12/6418Hybrid transport
    • H04L2012/6445Admission control
    • H04L2012/6448Medium Access Control [MAC]
    • H04L2012/6451Deterministic, e.g. Token, DQDB
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/64Hybrid switching systems
    • H04L12/6418Hybrid transport
    • H04L2012/6445Admission control
    • H04L2012/6456Channel and bandwidth allocation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/64Hybrid switching systems
    • H04L12/6418Hybrid transport
    • H04L2012/6445Admission control
    • H04L2012/6459Multiplexing, e.g. TDMA, CDMA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)

Abstract

제 1 아이들 메시지가 전체 링(10)을 통과한 후에 확장 노드(12)에 도달할 때까지 아이들 메시지가 확장 노드(12)에 의해 링 구조(10)로 전송된다. 프레임은 매 사이클 시간에서 확장 노드(12)에 의해 전송될 수 있다. 확장 노드(12)는 유입 프레임을 수신할 수 있는 확장 버퍼(34)를 가지고, 다음 사이클 시간까지 프레임을 저장한다. 버퍼(34)에 저장된 프레임은 확장 노드(12)의 전송측으로 전송될 수 있고, 링 구조(10)로 전송될 수 있다. 새 사이클 시간의 시작에서 버퍼(334)에 저장된 프레임이 없을 경우, 확장 노드(12)는 새 프레임을 생성할 수 있고, 새 프레임을 링 구조(10)로 전송할 수 있다.

Description

링 구조의 동적 동기 전송 모드를 동기화하기 위한 장치 및 방법{METHOD AND DEVICE FOR SYNCHRONIZING DYNAMIC SYNCHRONOUS TRANSFER MODE IN A RING TOPOLOGY}
음성 및 영상을 포함한 실시간 요청을 가지는 지연-민감 응용 프로그램으로 팩스, 메일, 그리고 파일 전송을 포함하는 지연-민감 비동기 응용 프로그램과 같은 서비스를 네트워크의 다음 생성이 일체화시킬 수 있다. 이 응용 프로그램들은 다른 네트워크 기술에 의해 전통적으로 지원되고, 다른 네트워크 사이의 일체화는 제한되고 아주 귀찮은 일이다. 과거에, 인터넷과 같이 패킷-스위칭되면서 저장-송출 기술을 사용하는 컴퓨터 네트워크에 의해 비동기 통신이 제공되었다. 다른 한편으로, 회로 스위칭, 시간 분할 멀티플렉스 전화 네트워크에 의해 실시간 동기 통신이 제공되었다.
회로 스위칭 네트워크는 여러 매력적인 특징을 가진다. 가령, 한 회로의 트래픽(호출량)이 다른 회로에서의 활동에 영향을 미치지 않는다는 점에서 회로는 서로 독립적이다. 이는 타이밍 요청과 함께 응용 프로그램에 적합한 일정 지연으로 보장된 전송 품질을 제공할 수 있게 한다. 더욱이, 데이터 및 제어에 관련된 정보는 회로 스위칭 네트워크에서 분리된다. 데이터 스트림을 처리하고 어떤 혼동을 제어할 필요없이 실제 데이터 전송이 실행될 수 있을 때만, 그리고 회로가 생성되거나 제거될 때만 제어 정보의 처리가 일어난다. 이는 대량의 데이터를 효율적으로 전송하게 한다.
일반적인 회로 스위칭 네트워크의 정적 특성은 어떤 종류의 정보 흐름에 대해 부적절한 경향이 있다. 통상적으로, 회로는 고정된 용량, 긴 설정 지연, 그리고 다중 세트에 대한 낮은 지원을 가진다. 이 단점은 회로 스위칭 네트워크에서의 컴퓨터 통신과 같은 것을 효율적으로 지원하는 것을 어렵게 한다. 이는 대안의 해법을 요구하게 되었고, 통신 네트워크의 다음 생성이 비동기 전송 모드(ATM)를 바탕으로 셀 스위칭되어야 한다는 것이 주된 견해이다. 셀이 작은 고정 크기 패킷이어서, ATM이 패킷 스위칭과 유사하다. 이는 셀 스위칭 네트워크에, 특히 보장된 품질의 서비스를 제공하는 측면에서 여러 패킷 스위칭의 결점이 존재한다는 것을 의미한다. 그러므로, 다른 종류의 정보 흐름 지원을 일체화하기 위해, 허가 제어, 트래픽 조절, 링크 상의 패킷 설정, 그리고 수신기에서의 재동기화와 같은 추가적 메카니즘이 사용된다. 패킷 및 셀 스위칭 네트워크, 특히 ATM에 관련된 주된 사항 중 하나는 이 메카니즘들을 저렴한 방식으로 이용할 수 있느냐 하는 점이다.
CSMA/CD, 토큰 링, 그리고 FDDI와 같은 공유 매체 근거리 통신망(LAN)은 루터나 브리지에 의해 연결되는 빌딩 블록으로 인터넷에서 사용된다. 팽창이 용이하고 점차적 노드 비용이 낮으며, 결함 노드에의 공차가 큰 조합은 간단하면서도 탄력적인, 그리고 견고한 네트워크를 이끈다. 또한, 공유 매체는 IP 멀티-캐스트와 같은 새로운 멀티-캐스트 프로토콜의 효율적 응용을 용이하게 한다.
오늘날 사용되는 공유 매체의 결함은 언제나 단일 단자로만 전송을 시키고, 그래서 모든 네트워크 세그먼트를 효율적으로 사용하지 못하는 점에 있다. 매체의 용량을 다시 사용하게 하는 설계가 고안될 수 있지만, 이는 고속 접근 제어 하드웨어에서 복잡도를 증가시키는 결과를 낳는다. 공유 매체용 접근 제어 메카니즘은 네트워크 크기에 따라 또한 변하고, 근거리 환경에서만 효율적이다.
앞서 언급한 바와 같이, 일반적으로 사용되는 두 종류의 네트워크는 인터넷 등과 같이 컴퓨터를 위해 사용되는 연결없이 전화와 패킷 스위칭 네트워크용으로 사용되는 연결 지향 회로 스위칭 네트워크이다. 회로 스위칭 네트워크가 데이터 통신을 위해 사용될 때, 회로는 네트워크 용량의 불충분한 사용이 되는 정보 버스트 사이에서 개방 상태를 유지하여야 한다. 사용자 요청에서 동적 변화에 비교할 때 회로 관리 연산이 너무 느리기 때문에 이러한 문제가 발생한다. 종래 회로 스위칭 네트워크에 존재하는 또다른 소스는 정보 흐름이 단방성일 경우 100% 오버헤드를 네트워크에 추가하는 대칭 이중 채널을 필요로 하는 제한에 있다. 이 제약은 멀티-캐스트 회로를 구현하기 어렵게하고 불충분하게 한다. 다른 한편, 패킷 스위칭 네트워크는 리소스 공간이 부족하고, 전송이 이루어지기 전에 각각의 메시지에 헤더 정보를 추가하여야 한다. 더욱이, 패킷 스위칭 네트워크의 어떤 호출도 정확하게 예측될 수 없고, 버퍼 오버플로나 붕괴 헤더로 인해 패킷을 잃을 수도 있다. 후자의 두 인자는 패킷 스위칭 네트워크에서의 실시간 서비스 지원을 어렵게 한다. 혼잡 회피 메카니즘은 다른 사용자의 정보 스트림을 고립시킬 수 있다. 그러나 이 설계는 라운드-트립 패킷 지연에 비교할 수 있는 시간 스케일 연산으로 제한된다.
DTM은 회로 스위칭 및 패킷 스위칭의 여러 장점을 조합한 광대역 네트워크 구조이다. 즉, DTM은 동적 리소스 재할당, 멀티-캐스트 채널에 대한 양호한 지원으로 증가된 고속 회로 스위칭을 바탕으로 한다. DTM은 단 접근 지연(short access delay)을 제공하는 수단을 가진다. DTM 구조는 수신기 논리 포트의 루팅 및 어드레싱까지 동기화 기법을 포함하여 매체 접근으로부터 시작된다. DTM은 여러 종류의 정보 흐름을 지원할 수 있도록 설계되고, 응용 프로그램간 통신용으로 직접, 또는 ATM이나 IP(인터넷 프로토콜)와 같은 다른 프로토콜에 대한 캐리어 네트워크로 사용될 수 있다.
통신 채널의 생성과 종료와 관련된 신호 지연이 고속 회로 스위칭의 효율을 결정한다는 것이 알려져 있다. DTM은 수백 마이크로초 내에서 채널을 고속으로 생성하도록 설계된다. DTM은 버스트 스위칭과 다르다. 즉, 제어 및 데이터에 관련된 정보가 분리되고, DTM은 여러 다른 종류의 정보 흐름을 지원하기 위해 멀티-캐스트, 멀티-레이트, 고용량 채널을 사용한다. 가령, 사용자의 특정 요청에 따라 기존 채널의 할당 리소스를 증가시키거나 감소시킬 수 있다. DTM 네트워크가 매 메시지에 대해 채널을 생성할 수 있는 능력을 가질 수 있지만, 이 접근법은 모든 정보 흐름에 대해서는 적합하지 않을 수 있다. 차라리, 정보 버스트 당 채널을 구축할 지 또는 아이들 구간에서조차 채널을 구축할 지를 결정하는 것이 사용자에게 달려있다.
DTM 개념은 통신 요약으로 채널을 사용한다. DTM 채널은 전화 회로와 여러면에서 다르다. 먼저, 구축 지연이 매우 짧아서, 사용자 요청이 변하는 속도만큼 리소스가 동적으로 할당/할당해제될 수 있다. 두 번째로, 통신이 단방향일 경우 DTM 채널이 단순하여 오버헤드를 최소화시킨다. 세 번째로, 사용자 용량 요청의 큰 변화를 지원하기 위해 DTM 채널은 다중 비트 레이트를 제공한다. 마지막으로, DTM 채널은 수많은 종착지에 도달하기 위해 멀티-캐스트 형이다.
DTM 채널은 채널이 구축된 후에 제어 정보의 전송을 필요로 하지 않아, 대형 데이터 전송을 위한 네트워크 리소스의 최적 사용을 이끈다. 어떤 실시간 정보 흐름 지원도 효과적이고, 네트워크 내의 폴리싱(policing), 혼잡 제어, 또는 흐름 제어와 관련된 어떤 문제도 없다. 앞서 언급한 바와 같이, 멀티-캐스트를 덜 복잡하게 하는 데이터 정보로부터 제어 정보가 분리된다. 전송 지연은 무시할만하고(125 마이크로초 이하), ATM에서와 같은 버퍼 오버플로에 의해 유발되는 데이터 손실에 대한 어떤 위험도 존재하지 않는다. 비트-에러 레이트는 아래의 링크 기술에 따라 변하고, 스위치는 채널 설정에서의 리소스 예약으로 인해 간단하고 고속이다.
DTM 형태는 링 구조일 수 있고, 상기 링 구조는 이중 버스 구조에 비해 50%로 하드웨어 사양을 감소시키는 장점을 가진다. 모든 노드를 서로 통신시키기 위해 반대 방향으로 두 개 이상의 광섬유를 항상 필요로하는 버스 구조에 비해 한 개의 광섬유만을 사용함으로서 링 구조 상에서 모든 노드가 통신할 수 있다. 추가적으로, 버스 구조에서 각각의 노드의 부하는 불균형적으로 분포될 수 있다.
본 출원은 1996년 11월 27일자 미국 특허 출원 제 08/757,347 호의 연속분할출원이다.
본 발명은 링 위상을 가지는 회로 스위칭 네트워크에서 동적 동기 전송 모드(DTM) 구조의 동기화에 관한 것이다.
도 1은 본 발명의 DTM 링 구조 도면.
도 2는 본 발명의 노드 상세도.
도 3은 제어 시간 슬롯으로부터 분리된 데이터 시간 슬롯을 가지는 본 발명의 DTM 사이클의 도면.
도 4는 프레임 및 갭 슬롯을 포함하는 DTM 사이클의 도면.
도 5는 확장 노드에서 프레임 유입/유출 도면.
도 6은 세 개의 분리 채널을 도시하는 링 구조의 도면.
도 7은 다른 세그먼트의 슬롯 재사용을 도시하는 본 발명의 DTM 링 구조도면.
특히, 본 발명은 FIFO 큐를 포함하는 한 개 이상의 확장 노드를 가지는 단일 DTM 링 구조이다. 본 발명은 전체 링을 통과한 후에 제 1 아이들 메시지가 확장 노드에 도달할 때까지 링 구조로 아이들 메시지를 전송하는 단계를 포함하는 방법이다. 그 다음에, 사이클 시간에 상응하는 주파수로 확장 노드에 의해 프레임이 전송된다. 확장 노드는 확장 버퍼를 가지며, 상기 확장 버퍼는 유입 프레임을 수신하고 다음 사이클 개시 시간까지 프레임을 저장한다. 버퍼에 저장된 프레임은 이때 링 구조로 전송된다. 새 사이클 시간의 개시점에서 버퍼에 저장된 프레임이 없을 경우, 확장 노드는 새 프레임을 생성하고, 새 프레임을 링 구조로 전송할 것이다.
도 1-7에서, 본 발명은 125 마이크로초 길이 사이클의 정수배(선호됨)인 효과적 길이를 가지는 동적 동기 전송 모드(DTM) 링 구조(10)이다. 이때, 링 구조(10)의 물리적 길이가 사이클 시간의 정수배가 아님에도 불구하고, 링 구조(10)의 효과적 길이를 정확하게 조절하는 데 사용될 수 있는 확장 노드(12)가 링 구조에 포함된다. 링 구조(10)의 전체 용량은 64비트 슬롯으로 분할가능한 125 마이크로초의 사이클로 분할될 수 있다.
본 발명의 DTM 링 구조(10)의 중요한 특징은 사이클 시간과 슬롯 길이가 DTM 링 구조(10) 전체에서 일정하다(선호됨)는 것이다. DTM 링 구조(10)는 모든 연결 노드에 의해 공유되는 용량을 가지는 광섬유 매체(11)와 같이 다중 접속으로 단방향 매체로 설계된다. 확장 노드(12)는 시간 슬롯으로 이루어지는 프레임을 저장하기 위한 FIFO 큐(13)와 같은 확장가능한 버퍼 세그먼트를 포함할 수 있다. 큐(13)는 새 사이클의 전송 시간에서 FIFO 큐(13)의 유입 사이클 유용성에 독립적으로 사이클을 확장 노드(12)로 하여금 주기적으로(매 125 마이크로초마다) 링 구조에 생성시킴으로서 확장 노드(12)의 사용을 최적화시키기 위해 적절한 시간만큼 링 구조(10)의 시간 팽창으로 하여금 큐(13)의 프레임을 저장하게 한다. FIFO 큐(13)는 1개의 125 마이크로초 사이클에 상응하는 어떤 정보도 유지할 수 없도록 적응된다. 이러한 방식으로, 큐(13)에 저장되는 프레임의 시간 슬롯이 확장 노드의 전송측으로 넘어가기 전에, 확장 노드(12)에 의해 전송되는 사이클(또는 프레임)을 종료시킬 수 있다.
링 구조(10)의 모든 사이클과 시간 슬롯의 정확한 동기화를 유지하기 위해 FIFO 큐(13)의 기능이 매우 중요하다. 가령, 사이클은 125 마이크로초 길이일 수 있고, 링 구조(10)의 길이 및 속도는 전체 링 구조(10) 통과에 150 마이크로초가 소요되는 정도일 수 있다.
도 5에 최적으로 도시되는 바와 같이, 확장 노드(12)의 한 태양이 도시된다. 이때 유입 프레임을 수신하기 위한 유입측(40)과 프레임 전송을 위한 유출측(42)을 가지는 것으로 도시된다. 시간 t1은 확장 노드(12)에 의해 제 1 프레임(30)의 제 1 슬롯이 생성되는 시간을 나타낸다. 시간 t2는 전체 링 구조(10) 통과에 소요되는 시간(150 마이크로초)을 나타내며, 시간 t3는 제 3 프레임(36)의 제 1 슬롯이 확장 노드에 의해 전송되는 시간을 나타낸다. 제 1 프레임(30)은 약 125 마이크로초이다. FIFO 큐(13)는 링 구조(10)의 동기화를 유지하기 위해 FIFO 큐(13)에서 유입 프레임(34)을 지연시키기 위해 사용될 수 있다. 앞서의 예에서, FIFO 큐(13)는 t3(250 마이크로초)와 t2(150 마이크로초)의 차인 기대 지연(44)으로 나타나는 바와 같이, 100 마이크로초만큼 저장 프레임을 지연시킬 수 있다. 이러한 방식으로, 기대 지연 시간을 포함한 링 구조(10) 주변의 전체 시간은 250 마이크로초이고, 이는 사이클 시간 125 마이크로초의 정수배(2배)이다. 이 방식으로, FIFO 큐(13)는 프레임의 제 1 슬롯의 도착과 확장 노드(12)에 의해 전송될 저장된 프레임(32)의 제 1 슬롯의 시간 차를 지연시키는 데 사용될 수 있다.
링 구조(10)의 물리적 길이는 어떤 길이도 가능하고, 지연 시간을 포함하는 총 시간이 사이클 시간의 정수배로 동기화되는 것을 FIFO 큐가 보장한다. FIFO 큐(13)는 온도 변화로 인해 발생할 수 있는 링 구조(10) 주위의 길이 변화에 대해 조절가능하도록 사용될 수 있다. FIFO 큐(13)의 지연 시간은 125 마이크로초의 사이클 시간보다 짧은 것이 선호된다.
링 구조의 길이는 어떤 길이도 가능하고, 125 마이크로초 사이클 길이는 통신 산업상 표준이므로 선택되었다. 가령, SDH/Sonet 및 QPSX는 125 마이크로초 길이의 사이클을 기반으로 한다. 그러나, 노드에 의해 생성되는 매 사이클에 시간 슬롯이 동기화되도록 사이클 시간이 일정한 한, 어떤 적절한 사이클 시간도 사용될 수 있다.
링 구조(10)는 다수의 정규 노드(14)를 가지는 것이 선호되고, 한 개 이상의 노드가 확장 노드(12)로 선택된다. 확장 노드(12)를 선택하는 방법은 최고/최저 기정 식별 번호를 가지는 노드를 선택하는 것과 같이 적절한 선택 방법에 따라 실행될 수 있다. 링 구조(10)는 필요할 경우 다수의 확장 노드(12)를 가질 수 있다.
도 2는 유입 사이클 수신을 위한 단부(62)와 사이클 전송을 위한 반대편 단부(64)를 가지는 노드(60)의 상세도이다. 확장 노드와 정규 노드를 포함하는 모든 노드는 두 개의 모듈, 즉 확장 모듈(66)과 슬롯 실렉터(68)를 포함한다. 두 모듈은 직렬로 연결된다. 노드(60)가 링 구조를 위한 확장 노드로 선택될 경우, 노드(60)는 FIFO 큐(70)로의 유입 슬롯을 기록하는 것이 선호된다. 노드(60)가 확장 노드가 아니라면, FIFO 큐(70)를 통해 슬롯을 통과하지 않으면서 슬롯 실렉터(68)에 즉시 모든 슬롯(프레임 슬롯과 갭 슬롯을 포함)을 보낼 것이다(선호됨). 슬롯 실렉터(68)는 노드(60)에 연결된 사용자(72)에게 슬롯을 복사할 수 있다. 슬롯 실렉터(68)는 사용자(72)에 의해 제공되는 정보로 확장 모듈(66)에 관계없이 프레임 슬롯을 대치할 수 있다.
일반적으로, 본 발명의 DTM 링 구조(10)에 의해 제공되는 서비스는 채널을 바탕으로 이루어지는 것이 선호된다. 채널은 송신기와 임의 수의 수신기를 가지는 한 세트의 시간 슬롯으로 규정된다. 그 결과는 채널 용량에 의해 주어지는 속도로 수신기에 데이터가 도달하는 것을 보장된다는 점이다. 물리적으로 공유된 매체 상의 채널은 시간 분할 멀티플렉싱(TDM) 기법으로 표현할 수 있다(도 2). 앞서 지적한 바와 같이, 광섬유 매체의 전체 용량은 125 마이크로초의 길이를 가지는 사이클(16)로 분할 될 수 있고, 64 비트 슬롯(18)으로 추가 분할된다. 다른 사이클과 슬롯 크기가 사용될 수도 있다. 광섬유에 추가하여 전송 매질은 동축 케이블이거나 고용량의 타매체일 수 있다. 본 내용에서, 전송 매체는 광섬유로 나타날 것이다.
도 3에 최적으로 도시되는 바와 같이, 능동 시간 슬롯(한 세트의 갭 슬롯(19) 제외)은 데이터 슬롯(20)과 제어 슬롯(22)으로 분리되는 것이 선호된다. 아래에서 기술되는 바와 같이, 각각의 노드(14)는 네트워크에서 다른 노드에 제어 정보를 전송하기 위해 사용될 수 있는 한 개 이상의 제어 슬롯(22)에 접속한다. 가령, 제어 메시지는 사용자로부터의 요청에 따라, 그리고 다른 노드로부터의 제어 메시지에 따라 또는 관리용도로 동시에 전송된다. 제어 슬롯(22)은 전체 용량의 작은 부분을 구성할 수 있고, 슬롯의 대부분은 페이로드(payload)를 운반하는 데이터 슬롯(20)이다.
도 4는 약 125 마이크로초에 상응하는 시간 슬롯의 정수 숫자로 규정될 수 있는 완전한 시간 사이클(50)의 상세도이다. 사이클(50)은 프레임(52) 및 갭 슬롯(54)으로 분할될 수 있다. 페이로드 운반용 데이터 슬롯과 제어 및 관리 메시지 운반용 제어 슬롯을 포함하는 데 프레임(52)이 사용된다. 링 구조(10)의 각각의 노드가 125 마이크로초로 완전히 동기화되지 않을 수 있고 노드간 변화를 수용하기 위해 갭 슬롯(44)이 사용될 수 있기 때문에, 각각의 사이클(50)에 갭 슬롯(54)을 포함한느 것이 필요하다. 갭 슬롯(54)은 페이로드 운반을 위해 절대로 사용되지 않지만, 조절 메카니즘으로만 사용된다. 갭 슬롯(54)의 수는 몇몇 슬롯으로까지 조절될 수 있어서, 평균 사이클 시간이 125 마이크로초에 가깝다.
선호되는 실시예에서, 프레임(52)은 새 사이클 시작을 규정하기 위해 프레임(52) 시작에 배치되는 시작 슬롯(56)을 포함할 수 있다. 이러한 방식으로, 프레임(52)은 사이클(50)의 슬롯 총수보다 약간 적은 고정된 숫자의 슬롯이 된다.
프레임을 포함하는 어떤 새로운 사이클이 확장 노드(12)에 의해 생성되기 전에, 확장 노드(12)는 링 구조(10)로 아이들 메시지(24)의 스트림을 먼저 전송하게 된다. 아이들 메시지(24)는 여러 기능을 가질 수 있다. 가령, 제 1 아이들 메시지(26)가 확장 노드(12)로 돌아온 것이 확인될 때까지 대기함으로서 어떤 프레임도 전송되기 전에, 불요하며 의미없는 정보를 포함하는 어떤 임의 사이클도 링 구조(10)에 존재하지 않는다는 것을 보장하기 위해 아이들 메시지(24)가 사용될 수 있다. 제 1 아이들 메시지(26)가 돌아오면, 확장 노드(12)는 링 구조(10)가 어떤 임의 사이클로부터도 자유롭다는 것을 알게된다. 링 구조(10)용 확장 노드로 노드(14)가 선택되지 않았음을, 그리고 확장 노드가 될 노드 선택 공정이 종료됨을 링 구조(10)의 노드(14)에 알리기 위해 아이들 메시지(24)가 사용될 수도 있다.
아이들 메시지(24)는 다른 메시지나 모든 시간 슬롯에 0만을 포함할 수 있어서, 전체 링 구조(10)의 모든 노드(14)를 통과하기 전에 제 1 아이들 메시지가 확장 노드(12)로 돌아올 때, 확장 노드(12)는 아이들 이미지로 유입 시간 슬롯의 내용을 구별할 수 있다. 확장 노드(12)가 유입 메시지를 아이들 메시지(24)로 구별할 수 있는 한, 아이들 메시지(24)는 어떤 종류의 정보도 포함할 수 있다. 의미있는 페이로드 정보로부터 아이들 메시지를 링 구조(10)의 확장 노드(12)와 잔여 노드(14)가 구별할 수 있다는 것이 중요하다.
앞서 지적한 바와 같이, 확장 노드(12)로 제 1 아이들 메시지(26)의 수신이 확인될 때까지 확장 노드(12)는 제 1 프레임(30)을 생성하거나 전송하지 않는다(선호됨). 다시 말해서, 확장 노드(12)는 아이들 메시지(24)를 계속 생성하고, 제 1 프레임(30)이 생성되기 전에 전체 링 구조(10)를 제 1 아이들 메시지(26)가 통과할때까지 대기한다. 그러나, 아이들 메지시가 확장 노드(12)로 돌아오는 한, 제 1 프레임(30)이 링 구조(10)로 전송되기 전에 전체 링 구조(10)의 모든 시간 슬롯이 아이들 메시지(24)로 채워지도록 제 1 아이들 메시지(26)가 확장 노드(12)에 도달할 때까지 아이들 메시지(24) 생성 및 전송을 계속한다. 그러나, 제 1 아이들 메시지(26)가 확장 노드(12)에 도달했다는 이유만으로 확장 노드(12)가 프레임을 생성할 필요는 없다. 프레임을 생성할 시간이 될 때까지 확장 노드(12)는 아이들 메시지(24)를 계속 생성할 수 있다.
확장 노드(12)와 노드(14)에 의해 사용되는 사이클 시간과는 다른 사이클 시간을 임의 사이클이 가지기 쉽기 때문에 제 1 프레임(30)이 전송되기 전에 아이들 메시지(24)로 네트워크 내의 모든 임의 사이클을 제거하는 것이 바람직하다. 그러므로 임의 사이클이 전체 링 구조(10)의 동기화에 악영향을 미치는 것을 방지할 수 있다.
확장 노드(12)에 복귀되는 어떤 임의 사이클도 FIFO 큐(13)에 일시적으로 저장될 수 있고, 이후 확장 노드(12)로부터 제거될 수 있다. 그러나, 임의 사이클이 링 구조(10)로부터 영구히 제거되기 전에는, 어떤 임의 사이클도 FIFO 큐(13)에 먼저 저장될 필요가 없다.
선호되는 실시예에서, 아이들 메시지(24)가 아닌 FIFO 큐(13)로의 어떤 유입 정보만을 기록하도록 확장 노드(12)가 설정될 수 있다. 이러한 방식으로, 아이들 메시지(24)는 FIFO 큐(13)에 절대 유입되지 않으며, 아이들 메시지(24)가 확장 노드(12)로 도달함에 따라 확장 노드(12)로부터 제거된다. 이는 FIFO 큐(13)가 프레임을 포함하는 페이로드만을 종국에 포함하는 것을 보장한다.
확장 노드(12)가 제 1 프레임(30)을 링 구조(10)로 생성할 때, FIFO 큐(13)는 비어있게 되고, 링 구조(10) 주위에서 움직이는 아이들 메시지(24)가 여전히 존재한다. 제 1 프레임(30)이 확장 노드(12)에 도달하면, 확장 노드(12)가 다음 프레임으로 보내질 준비가 될 때 새로운 사이클의 시작 시간에 제 1 프레임이 정확하게 도착하지 않을 경우, 제 1 프레임(30)은 FIFO 큐(13)에 들어간다. 제 1 프레임(30)이 새로운 사이클 시작 시간과는 다른 시간에 확장 노드(12)에 도달한다고 가정할 때, 제 1 프레밍(30)이 FIFO 큐(13)에 저장되고, FIFO 큐(13)의 제 1 사이클이 된다. 새로운 사이클이 시작되고 확장 노드(12)가 링 구조(10)로 새 프레임을 전송할 준비가 될 때까지 제 1 프레임(30)이 FIFO 큐(13)에서 유지된다(선호됨).
확장 노드(12)가 제 2 프레임(32)을 링 구조(10)로 전송할 준비가 되었을 때(즉, 제 1 사이클 시간 이후 125마이크로초인 다음 사이클 시간의 시작시), 국부 노드(즉, 확장 노드)에 전달되어야 할 정보가 FIFO 큐(13)에 저장되어 있는 지를 확장 노드(12)가 먼저 결정할 수 있다. 국부 노드에 전달되어야할 정보를 포함하고 있는 시간 슬롯을 FIFO 큐에 저장된 프레임이 포함할 경우, 프레임이 노드의 전소측으로 넘겨지기 전에 이 시간 슬롯들이 판독될 수 있다. 추가적으로, 확장 FIFO로부터 확장 노드의 전송측까지 시간 슬롯이 넘겨짐에 따라 확장 노드는 시간 슬롯을 새 정보로 채울 수 있다.
새 사이클의 시작에서 가용한 저장 프레임(34)이 존재할 경우, FIFO 큐(13)의 저장 프레임의 모든 시간 슬롯과 그 각각을 통과함으로서 확장 노드(12)는 저장 프레임(34)을 판독한다. 가령, 확장 노드(12)는 저장 프레임(34)의 슬롯(1)을 판독함으로서 판독 과정을 시작할 수 있고, 확장 노드(12)가 저장 프레임(34)의 최종 슬롯을 판독할 때까지 슬롯(2, 3, 등)으로 이동할 수 있다. 사이클 시간과 슬롯 길이가 일정하고 확장 노드(12)는 각각의 메시지나 사이클의 최종 슬롯이 판독되는 시기를 알기 때문에, 각각의 프레임 말미 최종 슬롯을 표시할 필요가 없다.
제 2 프레임(32) 등의 특정 시간 슬롯에 추가할 새로운 정보를 확장 노드(12)가 가지지 않을 경우, 저장 프레임(34)의 특정 슬롯에 포함되는 정보가 넘겨질 것이다. 다시 말해서, 특정 슬롯이 새 정보를 포함하는 것을 확장 노드(12)에 부착된 국부 사용자가 원하지 않을 경우, 저장 프레임(34)의 정보가 미래의 프레임에 사용되도록 기준값이 정해진다.
제 1 프레임이 전체 링 구조(10)를 통과한 후에 확장 노드(12)로 다시 올 경우 확장 노드(12)가 가령 제 2 프레임(32)을 전송하는 과정 중에 있다면, 제 1 프레밍(30)은 FIFO 큐(13)에 유입되는 것이 선호되고, 제 2 프레임(32)의 모든 슬롯을 확장 노드(12)가 판독하고 전송할 때까지 큐에 대기하여야 한다. 링 구조(10)의 모든 프레임 동기화를 유지하기 위해 제 1 프레임(30)의 시작 슬롯(1)이 확장 노드(12)에 의해 생성된 후 125 마이크로초의 정수값으로 제 2 프레임(32)의 시작 슬롯(1)이 생성된다(선호됨).
제 2 프레임(32)이 전송되었을 때, 확장 노드(12)는 저장 프레임(34)의 제 1 슬롯을 판독하기 시작할 수 있다. 앞서 언급한 바와 같이 확장 노드(12)에 의해 저장 프레임(34)의 각각의 슬롯이 판독될 때, DTM 프로토콜에 따르는 다른 노드와 마찬가지로 확장 노드는 다음의 두가지 옵션을 가진다. 즉, 저장 프레임(34)의 특정 슬롯에 저장되는 동일 정보를 사용하거나, 링 구조(10)로 새 프레임이 전송되기 전에 특정 슬롯의 정보를 변화시킨다.
DTM 프로토콜에 따라, 링 구조(10)의 노드(14)와 확장 노드(12) 각각이 확장 노드(12)를 포함하는 앞서의 노드에 의해/로부터 송신되는/수신되는 프레임의 슬롯을 판독할 때, 노드는 슬롯 정보를 복사할 수도 있고, 특정 노드의 국부 사용자에게 정보를 전송할 수 있으며, 동일한 정보를 링 구조(10)의 다음 노드에 전송할 수 있다. 슬롯 재사용이 이용될 경우, 노드(14)는 슬롯 정보를 판독하거나 복사할 수 있고, 복사된 정보를 국부 사용자에게 넘길 수 있으며, 프레임이 다음 노드로 넘겨질 때 정보를 변화시키거나 새 정보를 슬롯에 기록할 수 있다.
물론, 노드는 특정 노드 정보를 판독하거나 복사할 수 없다. 저장 프레임(32)이 FIFO 큐(13)에 있을 때 슬롯의 정보에 어떤 변화도 가해질 수 없다. 특정 슬롯 세트에 포함된 정보가 확장 노드(12)에 의해 변경되지 않을 경우, 링의 확장 노드(12) 앞에 위치하는 노드가 링 구조(10)의 확장 노드(12) 뒤에 위치하는 노드에 정보를 전송할 수 있다. 그러므로, 확장 노드(12)의 기능은 다른 노드(14) 중 하나의 기능과 유사하지만, 정확한 동기화를 보장하기 위해 확장 노드(12)가 유입 사이클을 지연시킬 수 있는 점에 차이가 있다.
확장 노드(12)에 의해 전송되는 각각의 프레임 사이에서, 서로 프레임을 분리시키기 위해 확장 노드(12)에 의해 아이들 메시지 쌍(도 3의 갭 슬롯(54))이 전송될 수 있다.
앞서 언급한 보아 같이, 본 발명의 한가지 중요한 특징은 전체 링 구조(10)의 동기화를 유지하기 위해 각각의 프레임의 사이클 시간이 일정하다(선호됨)는 점이다. 추가적으로, 매 사이클의 각각의 슬롯이 어떤 정보를 포함할 수도 있고 포함하지 않을 수도 있지만, 각각의 프레임은 일정한 수의 슬롯을 가진다. 네트워크에서 링 구조(10)의 동기화를 상실하지 않으면서 광섬유(11)의 용량을 증가시키고 사이클 당 슬롯의 수를 증가시킬 수 있다는 점이 또한 중요하다. 다른 속도로 작동할 때에도 두 DTM 링 네트워크를 함께 연결하는 것이 가능하고, 사이클 시간과 슬롯 길이가 일정할 경우 동기화가 유지될 수 있다.
앞서 언급한 바와 같이, 각각의 노드에 채널을 위한 한 세트의 데이터 슬롯을 할당함으로서, 그리고 채널 구축 제어 메시지를 전송함으로서, 링 구조(10)의 확장 노드(12)나 다른 노드(14)가 채널을 생성할 수 있다. 제어 메시지는 단일 노드나 멀티-캐스트 그룹으로 어드레싱 가능하고, 채널이 생성되고 어떤 슬롯이 사용되는 지를 알린다.
기존의 회로는 송수신기간 점-점 연결이었다. 링 구조의 여러 노드에 의해 슬롯이 판독될 수 있기 때문에 내재적으로 멀티-캐스트를 지원하는 공유 매체를 DTM이 사용한다.
접속 지연은 요청이 노드에 도달하는 시간으로부터 데이터 전송이 시작될 때까지의 평균 시간이다. 이는 채널 구축시 오버헤드값이고, 슬롯 할당, 수신기로의 채널 구축 메시지 전송, 그리고 데이터의 제 1 슬롯 전송에 소요되는 시간을 포함한다. 멀티-홉의 경우에, 데이터 전송을 시작하기 전에 링 구조에 채널이 구축되었다는 확인을 전송기가 수신기로부터 기다린다. 단일-홉 경우에, 전송기는 수신기에 채널을 생성할 수 있고, 그러므로 슬롯이 할당되자마자 데이터 전송을 시작할 수 있다.
낮은 로드 조건에서, 접속 지연은 전송 요청을 노드가 처리하는 데 소요되는 시간으로 주로 이루어진다. 즉, (채널 구축 메시지에 대한) 제 1 가용 제어 슬롯 그리고 제 1 데이터 슬롯의 대기 시간으로 주로 이루어진다. 로드가 증가하면, 노드는 다른 노드로부터 슬롯을 요청하여야 하고, 더 큰 지연이 발생한다.
각각의 네트워크 노드에는, 네트워크 개시 및 에러 복구와 같은 네트워크 관리 작용을 실행하면서 데이터 슬롯으로의 접속을 제어하기 위해 DTM 제어 프로토콜을 실행하는 프로세스/프로세서인 노드 콘트롤러가 존재한다. 노드 콘트롤러의 작업 중 일부는 DTM 제어프로토콜과 연관되어 있다. 즉, 사용자로부터의 요청에 따라 채널을 생성하거나 종료시키고, 사용자 요청에 따라 그리고 배경에서 네트워크 리소스를 관리한다. 이러한 방식으로, 노드 콘트롤러는 부트 시퀀스를 실행할 수 있고, 제어 슬롯에서 메시지를 교환할 수 있다.
노드 콘트롤러간 메시지에 대해 배타적으로 제어 슬롯이 사용된다. 앞서 언급한 바와 같이, 각각의 노드 콘트롤러는 각각의 사이클에서 한 개 이상의 제어 슬롯에 기록 접속을 가진다. 이는 제어 메시지를 하향 노드로 방송하도록 사용한다. 제어 슬롯으로의 기록 접속이 배타적이기 때문에, 노드 콘트롤러는 다른 노드나 네트워크 로드에 상관없이 항상 제어 슬롯으로의 접속을 가진다. 한 개의 노드가 사용하는 제어 슬롯의 수는 네트워크 작동 중 동적으로 변화할 수 있다.
한 사이클에서 슬롯의 다수는 데이터 슬롯이다. 데이터 슬롯으로의 접속은 트래픽 요청에 따라 시간에 대해 변화한다. 데이터 슬롯으로의 기록 접속은 슬롯 토큰에 의해 제어될 수 있다. 노드 콘트롤러는 상응하는 토큰을 소유하는 경우에만 슬롯에 데이터를 기록할 수 있다. 토큰 프로토콜은 슬롯 접속을 충돌없도록 보장하고, 이는 기껏해야 한 개의 노드가 동일 슬롯에 데이터를 기록함을 의미한다.
채널 구축 및 대역폭 재할당에 대한 제어 메시지는 패러미터로 토큰 세트를 운반할 수 있다. 그러나, 제어 메시지로는 64 비트가 선호되고, 그러므로 소수의 패러미터만을 가질 수 있다. 이는 사용자가 큰 대역폭 전송을 요청할 경우 채널 생성을 위해 여러 제어 메시지를 전송할 필요가 있다는 것을 의미한다. 이는 추가 접속 지연을 일으킬 수 있고, 신호 용량을 소모한다. 채널 생성과 토큰 재할당 중 전송될 필요가 있는 정보량을 감소시키기 위해 여러 메카니즘이 고려되었다. 블록 토큰을 삽입하는 것이 토큰 관리의 첫 번째 최적화이다. 블록 토큰은 단일 제어 메시지로 전송될 수 있고, 한 그룹의 토큰을 나타내지만, 특정 토큰 조합으로만 사용될 수도 있다. 가령, 블록 토큰은 그룹의 인접 슬롯 수를 제시하는 오프셋과 슬롯 번호에 의해 표시될 수 있다. 블록 토큰 최적화는 토큰 풀이 작은 조각으로 나뉘어지지 않는다고 가정한다. 자유로운 풀의 작은 토큰 블록양은 문제를 일으킬 수 있고, 조각화로 명명된다.
링 구조에서 두 노드에 의해 동시에 데이터 슬롯이 사용될 수 없다는 것을 토큰 프로토콜이 보장한다. 가끔씩 이 프로토콜은 너무나 보수적이다. 도 6은 세 개의 토큰(A, B, C)이 세 채널에 대해 예약되는 예를 도시한다. 노드는 세그먼트에 의해 연결되고, 채널은 링 구조에서 세그먼트 일부(회색)를 사용하며, 나머지(백색)는 예약되지만 비사용 상태로 남겨져, 공유 리소스를 소모한다. 더 양호한 대안은 도 7에 도시되는 바와 같이 송신기와 수신기 사이 세그먼트의 용량을 채널이 예약하게 하는 것이다. 이 경우에 단일 슬롯이 링 구조에서 여러회 사용될 수 있다. 채널 D는 채널 E와 동일한 슬롯을 사용하지만 다른 세그먼트에 놓인다. 마찬가지로, 채널 F와 채널 G는 동일 슬롯을 사용하고 다른 세그먼트에 놓인다. 이를 슬롯 재사용이라 한다. 슬롯 재사용은 링 구조의 해체 세그먼트에서 동일 슬롯으로 동시 전송을 가능하게 한다. 링 구조가 둥글기 때문에, 세그먼트(16)로부터 세그먼트(2)까지와 같이 종료 세그먼트로부터 시작 세그먼트까지 슬롯을 예약하는 것이 가능하다. 이는 단일/이중 직선 버스 구조에서 가용하지 않은 링 구조의 추가 특성이다.
슬롯 재사용은 링 및 버스 네트워크에서 공유 링크를 더욱 양호하게 사용하기 위한 일반적 방법이다. DQDB, 심플, 그리고 CRMA에서의 슬롯 재사용 방법은 슬롯의 제어 정보에 따라 좌우된다. 메타-링(meta-ring)에서와 같은 종착지 릴리스와 조합될 때 버퍼 삽입 네트워크는 개별 링크의 용량을 재사용할 수 있고, 탄성 버퍼를 통해 유입 패킷 스트림을 지연시킴으로서 최종 결과를 보여준다.
슬롯 재사용으로, DQDB, 심플, 그리고 CRMA와 같은 하드웨어에서나 DTM과 같은 소프트웨어에서 행해지는 바에 상관없이 접속 기법 복잡도가 증가될 수 있다. 슬롯 재사용 원칙이 DTM과는 다른 시스템으로 구현될 때, 슬롯 재사용은 노드를 통한 임계 고속 경로에 복합 하드웨어를 추가하고, 그러므로 노드 지연을 증가시킬 수 있다.
DTM에서 슬롯 재사용을 허용하기 위해, 블록 토큰 포맷은 포맷이 나타내는 세그먼트를 기술하는 패러미터를 포함하도록 확장되어야 한다. 토큰 관리 프로토콜은 슬롯 번호 치수와 세그먼트 치수에서의 충돌을 피하기 위해 변경될 수도 있다. 가장 중요한 가정은 원 프로토타입 구현에 대한 어떤 하드웨어 변화도 요구될 수 없다는 것이다.
DTM에서의 사용에 영향을 미치는 주인자로는 두 개가 있다. 먼저, 각각의 노드는 제어 슬롯의 형태로 신호 용량에 할당된다. 이는 주어진 고정 링크 용량에서, 여러 노드와 함께 링에서의 데이터 전송을 위해 가용한 술롯이 거의 없음을 의미한다. 둘째로, 슬롯 토큰이 노드 사이에서 재할당될 때 상응하는 슬롯이 데이터 전송을 위해 사용될 수 없기 때문에, 토큰 재할당은 오버헤드를 초래한다.
본 발명이 선호되는 실시예를 참고하여 기술되었지만, 발명의 사상과 범위를 벗어나지 않으면서 일부 수정이나 변경이 가능할 것이다. 이 사상과 범위는 청구 범위에서 제시될 것이다.

Claims (13)

  1. 사이클릭 메시지를 동기화하는 방법으로서, 상기 방법은:
    작동상 연결되는 노드를 가지는 링 구조를 제공하고, 이때 상기 링 구조는 다수의 시간 슬롯으로 분할되는 용량을 가지며,
    링 구조와 작동상 연결되는 확장 노드를 제공하고, 이때 확장 노드는 링 구조로 프레임을 전송하는 구조를 가지며, 확장 노드는 작동상 연결되는 확장 버퍼를 가지며,
    이때 확장 노드는 제 1 사이클 시간에서 링 구조로 제 1 프레임을 전송하고, 제 1 프레임은 시간 슬롯으로 이루어지며,
    이때 확장 버퍼는 도착 시간에서 제 1 프레임을 수신하고, 도착 시간은 제 1 사이클 시간 이후이며,
    확장 버퍼에 제 1 프레임을 저장하고,
    제 1 프레임의 도착 시간이 제 1 사이클 시간의 정수배일 때, 확장 노드는 제 1 프레임의 시간 슬롯을 리뷰하고, 그리고
    도착 시간이 제 1 사이클 시간의 정수배가 아닐 때, 지연 시간에 더해 도착 시간의 총시간이 제 1 사이클 시간의 정수배가 될 때까지의 지연시간만큼 제 1 프레임을 지연시키고, 이때 확장 노드는 제 1 프레임의 시간 슬롯을 리뷰하는, 이상의 단계로 이루어지는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 상기 방법은 확장 버퍼로부터 확장 노드의 전송측까지 제 1 프레임을 전송하고 제 1 프레임을 링 구조로 전송하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  3. 제 2 항에 있어서, 제 1 프레임 전송 이전에 제 1 프레밍을 수정하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  4. 제 1 항에 있어서, 상기 방법은 제 1 사이클 시간 이전에 제 1 전송 시간에서 제 1 아이들 메시지를 전송하는 단계를 추가로 포함하고, 이때 제 1 사이클 시간은 제 1 아이들 메시지의 전송 시간보다 이후의 정수배인 것을 특징으로 하는 방법.
  5. 제 4 항에 있어서, 상기 방법은 제 1 사이클 이전에 제 2 전송 시간에서 제 2 아이들 메시지를 전송하는 단계를 추가로 포함하고, 이때 제 1 전송 시간은 제 2 전송 시간 이후의 정수배인 것을 특징으로 하는 방법.
  6. 제 4 항에 있어서, 상기 방법은 링 구조를 통해 제 1 아이들 메시지를 전송하는 단계를 추가로 포함하고, 상기 확장 노드는 제 1 아이들 메시지를 수신하여 링 구조로부터 제 1 아이들 메시지를 제거하는 것을 특징으로 하는 방법.
  7. 제 6 항에 있어서, 상기 방법은 제 1 프레임으로부터 제 1 아이들 메시지를 구분하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  8. 제 1 항에 있어서, 확장 버퍼에 프레임만을 저장하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  9. 제 1 항에 있어서, 제 1 프레임을 링 구조로 전송하기 이전에 제 1 프레임의 시간 슬롯을 판독하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  10. 제 1 항에 있어서, 제 1 프레임 전송 단계 이후에 아이들 메시지를 전송하고 제 2 프레임을 전송하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  11. 일정한 사이클 시간으로 분할가능한 용량을 가지는 회로 스위칭 네트워크에서 사이클릭 프레임을 동기화하는 방법으로서, 상기 방법은:
    한 개의 확장 노드와 두 개 이상의 노드(링 구조와 연결)를 포함하는 링 구조를 제공하고, 이때 확장 노드는 버퍼 섹션을 가지며,
    다수의 아이들 메시지를 제공하고,
    다수의 프레임을 제공하며, 이때 프레임은 데이터 슬롯과 일정한 수의 제어 슬롯을 포함하고,
    다수의 아이들 메시지를 링 구조로 전송하고, 이때 각각의 아이들 메시지는 한 개 이상의 사이클 시간만큼 분리되며, 그리고
    버퍼 섹션을 제어하고, 버퍼 섹션이 아이들 메시지를 포함할 경우 프레임을 링 구조로 전송하고, 버퍼 섹션이 어떤 정보도 포함하지 않을 경우 아이들 메시지를 링 구조로 계속 전송하는, 이상의 단계로 이루어지는 것을 특징으로 하는 방법.
  12. 동적 동기 전송 모드 네트워크로서, 상기 네트워크는:
    제어 슬롯과 데이터 슬롯으로 분할가능한 용량을 가지는 동적 동기 전송 모드 링 구조,
    링 구조와 연결되는 확장 노드, 이때 상기 확장 노드는 FIFO 확장 큐와 FIFO 확장 큐에 직렬로 연결되는 슬롯 실렉터를 포함하고, 상기 슬롯 실렉터는 확장 버퍼의 전송측과 사용자 접속 모듈에 연결되며, 그리고
    링 구조와 연결되는 두 개 이상의 노드로 구성되는 것을 특징으로 하는 네트워크.
  13. 회로 스위칭 네트워크로서, 상기 네트워크는:
    제 1 노드와 제 2 노드를 가지는 링 구조,
    링 구조로 아이들 메시지와 프레임을 전송하기 위해 링 구조와 연결되는 확장 노드, 이때 프레임은 제 1 프레임과 제 2 프레임으로 이루어지고, 제 1 프레임은 다수의 데이터 슬롯, 제 1 노드와 연관된 제 1 제어 슬롯, 그리고 제 2 노드와 연관된 제 2 제어 슬롯을 포함하며, 제 2 프레임은 다수의 데이터 슬롯, 제 1 노드와 연관된 제 1 제어 슬롯, 그리고 제 2 노드와 연관된 제 2 제어 슬롯을 가지며,
    확장 노드에 의해 전송되는 프레임을 수신하고 저장하기 위해, 그리고 링 구조로부터 아이들 메시지를 제거하기 위해 확장 노드와 연결된 버퍼 세그먼트로 이루어지는 것을 특징으로 하는 회로 스위칭 네트워크.
KR1020007009589A 1998-04-10 1998-07-24 링 구조의 동적 동기 전송 모드를 동기화하기 위한 장치및 방법 KR20010041442A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US9/058,720 1998-04-10
US09/058,720 US5946315A (en) 1995-12-28 1998-04-10 Method and device for synchronizing dynamic synchronous transfer mode in a ring topology
PCT/US1998/015440 WO1999053651A1 (en) 1998-04-10 1998-07-24 Method and device for synchronizing dynamic synchronous transfer mode in a ring topology

Publications (1)

Publication Number Publication Date
KR20010041442A true KR20010041442A (ko) 2001-05-25

Family

ID=22018514

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007009589A KR20010041442A (ko) 1998-04-10 1998-07-24 링 구조의 동적 동기 전송 모드를 동기화하기 위한 장치및 방법

Country Status (8)

Country Link
US (1) US5946315A (ko)
EP (1) EP1068699A1 (ko)
JP (1) JP2002511704A (ko)
KR (1) KR20010041442A (ko)
CN (1) CN1285103A (ko)
AU (1) AU742719B2 (ko)
CA (1) CA2319485A1 (ko)
WO (1) WO1999053651A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160149320A (ko) * 2014-05-22 2016-12-27 미쓰비시덴키 가부시키가이샤 중계 장치

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69832691D1 (de) * 1997-02-17 2006-01-12 Comm & Control Electronics Ltd Lokales kommunikationssystem
GB2335580B (en) * 1998-03-20 2003-03-12 Ericsson Telefon Ab L M Fair channel allocation protocol for dtm networks
US6973084B1 (en) 2000-02-23 2005-12-06 Cypress Semiconductor Corp. Hybrid data transport scheme over optical networks
US6999479B1 (en) 2000-02-23 2006-02-14 Cypress Semiconductor Corp. Hybrid data transport scheme over optical networks
US7006525B1 (en) * 2000-02-23 2006-02-28 Cypress Semiconductor Corp. Hybrid data transport scheme over optical networks
US6847644B1 (en) 2000-02-23 2005-01-25 Cypress Semiconductor Corp. Hybrid data transport scheme over optical networks
US6771663B1 (en) * 2000-02-23 2004-08-03 Cypress Semiconductor Corp. Hybrid data transport scheme over optical networks
US6778561B1 (en) * 2000-02-23 2004-08-17 Cypress Semiconductor Corp. Hybrid data transport scheme over optical networks
DE10063126A1 (de) * 2000-12-18 2002-07-11 Harman Becker Automotive Sys Verfahren zur Datenübertragung
US20020194363A1 (en) * 2001-06-14 2002-12-19 Cypress Semiconductor Corp. Programmable protocol processing engine for network packet devices
US20020191621A1 (en) * 2001-06-14 2002-12-19 Cypress Semiconductor Corp. Programmable protocol processing engine for network packet devices
US7885279B2 (en) * 2001-12-18 2011-02-08 Becker Gmbh Assigning a data channel to multiple data links for simultaneous data transmission via a single data channel
JP4455091B2 (ja) * 2004-02-20 2010-04-21 スター精密株式会社 用紙カッター
EP1841137B1 (en) 2006-03-29 2011-12-14 Yamaha Corporation Audio network system
JP4187028B2 (ja) * 2006-09-13 2008-11-26 ヤマハ株式会社 ネットワークシステム及び音響信号処理装置
EP2747447A1 (en) * 2012-12-19 2014-06-25 Alcatel Lucent Transmission of data bursts in an optical burst switching network
CN104702397B (zh) 2013-12-05 2019-07-12 中兴通讯股份有限公司 一种obtn时隙长度调整方法、装置及节点

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02137541A (ja) * 1988-11-18 1990-05-25 Fujitsu Ltd トークン制御機能付きノード装置
KR960015601A (ko) * 1994-10-05 1996-05-22 삐에르 쇼미죠 열 밸브로 열류를 제어하는 장치
JPH11145996A (ja) * 1997-11-12 1999-05-28 Canon Inc 通信ネットワーク及びそこで用いる伝送制御方法
KR20000020436A (ko) * 1998-09-21 2000-04-15 윤종용 선입선출 메모리를 이용하는 통신노드의 클럭관리 방법 및장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8300033A (nl) * 1983-01-06 1984-08-01 Philips Nv Werkwijze voor het overdragen van digitale informatie over een transmissiering.
GB8525591D0 (en) * 1985-10-17 1985-11-20 British Telecomm Communications network
JPH0754933B2 (ja) * 1986-08-14 1995-06-07 日本電気株式会社 パケツトネツトワ−クにおける回線交換方法及び装置
US4926418A (en) * 1989-04-11 1990-05-15 International Business Machines Corporation Fairness algorithm for full-duplex buffer insertion ring
EP0451426B1 (en) * 1990-04-11 1994-11-02 International Business Machines Corporation Multiple-access control for a communication system with order pad passing
DE69124596T2 (de) * 1991-04-22 1997-08-21 Ibm Kollisionsfreies Einfügen und Entfernen von durchschaltevermittelten Kanälen in einer paketvermittelnden Übertragungsstruktur
JPH04369942A (ja) * 1991-06-19 1992-12-22 Hitachi Ltd データ通信システム
SE501373C2 (sv) * 1992-12-17 1995-01-30 Televerket Anordning vid kommunikationsnät
US5502817A (en) * 1993-04-02 1996-03-26 University Research Foundation, Inc. Ultra high speed data collection, processing and distribution ring with parallel data paths between nodes
KR960015601B1 (ko) * 1994-02-08 1996-11-18 조백제 버퍼를 갖는 링 통신망 노드 장치 및 그 제어 방법
US5544163A (en) * 1994-03-08 1996-08-06 Excel, Inc. Expandable telecommunications system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02137541A (ja) * 1988-11-18 1990-05-25 Fujitsu Ltd トークン制御機能付きノード装置
KR960015601A (ko) * 1994-10-05 1996-05-22 삐에르 쇼미죠 열 밸브로 열류를 제어하는 장치
JPH11145996A (ja) * 1997-11-12 1999-05-28 Canon Inc 通信ネットワーク及びそこで用いる伝送制御方法
KR20000020436A (ko) * 1998-09-21 2000-04-15 윤종용 선입선출 메모리를 이용하는 통신노드의 클럭관리 방법 및장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160149320A (ko) * 2014-05-22 2016-12-27 미쓰비시덴키 가부시키가이샤 중계 장치

Also Published As

Publication number Publication date
WO1999053651A1 (en) 1999-10-21
AU742719B2 (en) 2002-01-10
EP1068699A1 (en) 2001-01-17
US5946315A (en) 1999-08-31
AU8513298A (en) 1999-11-01
CA2319485A1 (en) 1999-10-21
JP2002511704A (ja) 2002-04-16
CN1285103A (zh) 2001-02-21

Similar Documents

Publication Publication Date Title
US6108338A (en) Method and device for dynamic synchronous transfer mode in a dual ring topology
CA2060981C (en) Collision-free insertion and removal of circuit-switched channels in a packet-switched transmission structure
US5946315A (en) Method and device for synchronizing dynamic synchronous transfer mode in a ring topology
EP2127167B1 (en) Multiplexed data stream circuit architecture
US7239642B1 (en) Multi-protocol network interface card
US5982747A (en) Method for managing failures on dynamic synchronous transfer mode dual ring topologies
US9106439B2 (en) System for TDM data transport over Ethernet interfaces
US6510141B1 (en) Link auto-configuration protocol specification topology
EP0873629A1 (en) Method and arrangement for network resource administration
EP2127216B1 (en) Bandwidth reuse in multiplexed data stream
EP0873627A1 (en) Method and arrangement for slot reuse in a dynamic synchronous transfer mode network
US20030219019A1 (en) Method of inverse multiplexing/demultiplexing dynamically fluctuating ATM cell streams
EP1217862A2 (en) Method and apparatus for synchronized slotted optical burst switching
US6980545B1 (en) Apparatus for routing asynchronous traffic in a circuit switched network
Lindgren et al. Fast Connection Establishment in the DTM Gigabit Network.
Popescu et al. NEMESIS: a multigigabit optical local area network

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application