KR20010039023A - Driving Circuit of the Field Emission Display - Google Patents

Driving Circuit of the Field Emission Display Download PDF

Info

Publication number
KR20010039023A
KR20010039023A KR1019990047234A KR19990047234A KR20010039023A KR 20010039023 A KR20010039023 A KR 20010039023A KR 1019990047234 A KR1019990047234 A KR 1019990047234A KR 19990047234 A KR19990047234 A KR 19990047234A KR 20010039023 A KR20010039023 A KR 20010039023A
Authority
KR
South Korea
Prior art keywords
cathode
driving circuit
gate
field emission
data
Prior art date
Application number
KR1019990047234A
Other languages
Korean (ko)
Inventor
신홍재
Original Assignee
김영남
오리온전기 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영남, 오리온전기 주식회사 filed Critical 김영남
Priority to KR1019990047234A priority Critical patent/KR20010039023A/en
Publication of KR20010039023A publication Critical patent/KR20010039023A/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

PURPOSE: A driving circuit of a field emission display (FED) is provided to decrease power consumption and enable high speed action by installing a switch equipped with NMOS transistor at the lower part of a cathode so that the cathode is separated from a cathode line, thereby being connected only to picture elements to which data is applied. CONSTITUTION: In a driving circuit of a field emission display, the driving circuit of a field emission display (FED) comprises a gate scan driving circuit part (470) sequentially applying a certain voltage pulse width to the gate line by being connected to a gate line and a gate electrode respectively; a cathode data driving circuit (430) part outputting data signals; a plurality of switching elements equipped at the lower part of the cathode of each FED picture elements by being drawn out from the cathode line; a buffer (473) connected to the switching element of each FED picture elements; and a controller (410) applying image signals applied from the outside to the gate scan driving circuit part (470) and the cathode data driving circuit part (430) as a certain voltage signal.

Description

전계방출표시소자(ＦＥＤ)의 구동회로{Driving Circuit of the Field Emission Display}Driving circuit of field emission display device (FED) {Driving Circuit of the Field Emission Display}

본 발명은 전계 방출 표시소자(FED : Field Emission Display)에 관한 것으로, 보다 구체적으로 말하자면, 각 캐소드와 캐소드 라인사이에 NMOS트랜지스터를 연결하여 스위칭하도록 캐소드와 캐소드 라인사이에 연결된 캐패시턴스를 낮추어 고속 동작이 가능하고 전력소모를 줄이는 전계방출표시소자의 구동회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field emission display (FED), and more specifically, to high-speed operation by lowering the capacitance connected between the cathode and the cathode line to switch by connecting an NMOS transistor between each cathode and the cathode line. The present invention relates to a driving circuit of a field emission display device capable of reducing power consumption.

일반적으로, FED의 구동방법은 각각의 화소를 제어하기 위해서 게이트 라인과 캐소드 라인을 직교하도록 배치하여 각 라인에 적정한 신호를 인가함으로써 교차하는 위치에 있는 화소를 개별적으로 선택하여 제어할 수 있는 방식인 매트릭스 방식을 사용한다. 이와 같이 매트릭스 방식은 스캔 구동회로와 데이터 구동회로가 필요하게 된다.In general, the driving method of the FED is a method in which gate lines and cathode lines are orthogonal to control each pixel, and an appropriate signal is applied to each line to individually select and control pixels at crossing positions. Use the matrix method. As such, the matrix method requires a scan driving circuit and a data driving circuit.

도 1은 기생 캐패시턴스 성분을 도시한 FED 팁의 단면도를 나타낸다. 여기서 가장 큰 캐패시턴스는 게이트와 캐소드간의 캐패시턴스인 Cgc이고 수천개의 팁이 모여서 한 개의 화소를 이룬다. 이때 화소당 캐패시턴스(Cgc)는 1pF 정도가 된다.1 shows a cross-sectional view of a FED tip showing parasitic capacitance components. The largest capacitance here is Cgc, the capacitance between the gate and the cathode, and thousands of tips form one pixel. At this time, the capacitance Cgc per pixel is about 1pF.

도 1을 참조하면, 구조상 n X m 행렬 배열된 게이트와 캐소드간에 큰 값의 캐패시턴스가 존재하고, 모든 게이트라인(Row1, Row2, ..Rown)과 캐소드 라인(Col1, col2, col3,...Coln)에 연결된 전계방출 소자의 게이트와 캐소드 간의 캐패시턴스(Cgc)는 병렬로 연결되어 있다.Referring to FIG. 1, there is a large capacitance between the gates and the cathodes arranged in an n X m matrix, and all gate lines Row1, Row2, ..Rown and cathode lines Col1, col2, col3, ... The capacitance Cgc between the gate and the cathode of the field emission device connected to Coln is connected in parallel.

예로 들어 도 2의 FED 구동회로를 가진 전계방출표시소자가 적용되는 경우를 나타내면 다음과 같다. 도 2는 일반적인 전압구동 방식을 설명하기 위한 전체 구동회로의 등가 회로를 나타내고 있다. FED 패널과 캐소드를 구동하는 펄스폿 변조방식(PWM 방식)의 데이터 구동회로(230)와 게이트 구동회로인 스캔구동회로(270)와, 이들 구동회로에 필요한 제어신호와 데이터를 보내고 외부의 비디오 및 PC장치(215)에 연결된 FED 제어기(210)로 구성되어 있다.For example, the case where the field emission display device having the FED driving circuit of FIG. 2 is applied is as follows. 2 shows an equivalent circuit of the entire driving circuit for explaining a general voltage driving method. Pulse drive modulation (PWM) data driving circuit 230 for driving the FED panel and cathode and scan driving circuit 270 as the gate driving circuit, and control signals and data required for these driving circuits, and external video and The FED controller 210 is connected to the PC device 215.

도 2에 있어서, 전계방출소자의 구조상 각 화소마다의 게이트와 캐소드간에는 최소한 화소수 만큼의 캐패시턴스가 존재한다. 즉, 게이트라인(Row1, Row2, ..Rown)과 캐소드 라인(Col1, col2, col3,...Coln)에 연결된 전계방출표시소자 혹은 전계방출소자의 게이트와 캐소드 간의 캐패시턴스(Cgc)는 병렬로 연결되어 있어 일정한 캐패시턴스를 갖게 된다. 다시말해, FED를 구동할 때 캐소드에 데이터를 인가하는 경우에 캐소드 데이터 구동회로(230)는 병렬로 연결된 모든 캐패시턴스를 충전-방전하면서 캐소드 라인(Col1, col2, col3,...Coln)에 전압을 인가한다. 이와 같이 다수의 화소에 인가되는 캐패시턴스는 그 화소수에 비례하여 해당하는 화소수 만큼 매우 큰 값이 되며, 충전-방전시 큰 값의 전류가 필요하므로 소비전력이 크게 되며 구동회로의 동작속도가 저하되게 된다.In Fig. 2, due to the structure of the field emission device, at least as many capacitances as pixels exist between the gate and the cathode for each pixel. That is, the capacitance Cgc between the gate and the cathode of the field emission display device or the field emission device connected to the gate lines Row1, Row2, ..Rown and the cathode lines Col1, col2, col3, ... Coln is in parallel. Connected, they have a constant capacitance. In other words, in the case of applying data to the cathode when driving the FED, the cathode data driving circuit 230 charges and discharges all the capacitances connected in parallel and supplies voltage to the cathode lines Col1, col2, col3, ... Coln. Is applied. In this way, the capacitance applied to the plurality of pixels is very large as the number of pixels in proportion to the number of pixels.As a large value of current is required during charge and discharge, the power consumption is increased and the operation speed of the driving circuit is reduced. Will be.

이 캐패시턴스를 충전-방전하는데 필요한 전력소모량의 산출식은 다음과 같다.The formula for calculating the power consumption required for charging and discharging this capacitance is as follows.

Pd= N·Cgc·V2 HVDD·fclk.....(1)P d = N Cgc V 2 HVDDf clk ..... (1)

여기서 N은 게이트 라인의 수이고, Cgc는 게이트와 캐소드 간의 캐패시턴스이고, VHVDD는 캐소드에 인가되는 고전압이며, fclk는 데이터 구동회로의 동작 주파수를 나타낸다. 상기한 전력 소모량의 산출식(1)에 의하면, 하나의 화소에 대한 일반적인 캐패시턴스(Cgc)값은 1pF 정도가 된다.Where N is the number of gate lines, Cgc is the capacitance between the gate and the cathode, V HVDD is the high voltage applied to the cathode, and f clk represents the operating frequency of the data driver circuit. According to the above formula (1) of the power consumption amount, the general capacitance Cgc value for one pixel is about 1 pF.

도 3는 도 2에 대한 전계방출표시소자의 전압구동방식을 예시한 등가회로를 나타내고 있다.FIG. 3 shows an equivalent circuit illustrating a voltage driving method of the field emission display device of FIG. 2.

160X120의 해상도를 갖는 FED는, 게이트 라인의 수가 120을 나타내고, 캐소드 라인의 수가 160을 나타낸다. 컬러FED인 경우는 캐소드 라인의 수는 160X3인 480라인이 된다. 160X120의 해상도를 갖는 FED를 구동시 캐소드에 데이터를 인가하는 경우에 캐소드 구동회로는 120pF의 캐패시턴스를 충전-방전하면서 캐소드 라인에 전압을 인가한다. 이러한 캐패시턴스는 매우 큰 값이며 충전-방전시 큰 값의 전류가 필요하므로 소비전력이 크게 되며 구동회로의 동작속도가 저하되게 된다.An FED having a resolution of 160 × 120 indicates the number of gate lines 120 and the number of cathode lines 160. In the case of color FED, the number of cathode lines is 480 lines of 160 × 3. When data is applied to the cathode when driving an FED having a resolution of 160 × 120, the cathode driving circuit applies a voltage to the cathode line while charging and discharging a capacitance of 120 pF. These capacitances are very large and require a large value of current when charging and discharging, so the power consumption is increased and the operating speed of the driving circuit is reduced.

본 발명은 상술한 종래의 문제점을 해결하기 위해 이루어진 것으로, 캐소드 하단에 NMOS 트랜지스터로 구성된 스위치를 달아서 캐소드와 캐소드 라인을 분리시켜 데이터가 인가되는 화소에만 연결되도록 함으로써, 캐소드 라인에 연결되는 캐패시턴스를 낮추어 캐소드 구동회로가 캐패시턴스를 충전-방전하는데 필요한 전력소모를 줄이고 고속동작을 하는 전계방출표시소자의 구동회로를 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and by attaching a switch composed of NMOS transistors at the bottom of the cathode to separate the cathode and the cathode line so as to be connected only to the pixel to which data is applied, thereby reducing the capacitance connected to the cathode line. It is an object of the present invention to provide a driving circuit of a field emission display device in which a cathode driving circuit reduces power consumption required for charging and discharging capacitance and operates at high speed.

도 1은 통상적인 기생 캐패시턴스 성분을 도시한 FED 팁의 단면을 나타낸 단면도,1 is a cross-sectional view of a cross section of a FED tip showing a conventional parasitic capacitance component;

도 2는 통상적인 전계방출 표시소자의 경우의 기능블럭도,2 is a functional block diagram of a conventional field emission display device;

도 3은 도 2에 대한 전계방출의 전압구동방식을 예시한 회로도,3 is a circuit diagram illustrating a voltage driving method of electric field emission with respect to FIG. 2;

도 4는 본 발명에 따라 전계방출표시소자로 사용될 때의 FED 구동회로도,4 is a FED driving circuit diagram when used as a field emission display device according to the present invention;

도 5는 도 4의 구동방법에 따라 데이터를 인가할 때 전체 구동회로의 등가 회로도.5 is an equivalent circuit diagram of an entire driving circuit when data is applied according to the driving method of FIG.

＜ 도면의 주요부분에 대한 부호의 설명 ＞<Explanation of symbols for the main parts of the drawings>

410 : 제어기 430 : 데이터 구동회로410: controller 430: data drive circuit

433 : 디모듈레이터 435 : 시프트 레지스터433: demodulator 435: shift register

470 : 스캔 구동회로 473 : 버퍼470: scan drive circuit 473: buffer

475 : NMOS 트랜지스터475: NMOS transistor

상기한 목적을 달성하기 위해 본 발명에 따르면, 전계 방출표시소자의 구동회로에 있어서,According to the present invention for achieving the above object, in the driving circuit of the field emission display device,

게이트라인과 게이트전극에 각각 연결되어 소정의 전압 펄스폭을 상기 게이트 라인에 순차적으로 인가하는 게이트스캔구동회로부와,A gate scan driving circuit unit connected to the gate line and the gate electrode to sequentially apply a predetermined voltage pulse width to the gate line;

데이터 신호를 출력하는 캐소드데이터구동회로부와,A cathode data drive circuit section for outputting a data signal;

캐소드라인에서 인출되어 각 FED화소의 캐소드 하단에 구비되는 다수의 스위칭 소자와,A plurality of switching elements drawn out from the cathode line and provided at the bottom of the cathode of each FED pixel,

상기 각 FED화소의 상기 스위칭 소자와 연결되는 버퍼와,A buffer connected to the switching element of each FED pixel,

외부에서 인가되는 화상신호를 상기 게이트스캔구동회로부 및 상기 캐소드데이터구동회로부에 소정의 전압신호로 인가하는 제어기를 포함한다.And a controller for applying an externally applied image signal to the gate scan driver circuit portion and the cathode data driver circuit portion as a predetermined voltage signal.

또한 전계방출표시소자의 구동회로에서 상기 스위칭 소자는 NMOS트랜지스터로 이루어진다. 상기 버퍼는 상기 게이트 라인에서 인출되고, 상기 스위칭 소자의 게이트단과 연결된다.In the driving circuit of the field emission display device, the switching device is formed of an NMOS transistor. The buffer is withdrawn from the gate line and is connected to the gate terminal of the switching element.

또 다수의 NMOS트랜지스터의 게이트는 다수의 버퍼를 포함하여 상기 전계방출소자의 각 게이트의 스캔펄스와 같은 신호를 인가한다. NMOS 트랜지스터는, 전압이 인가된 게이트와 캐소드를 단락상태로 유지하고 인가되지 않은 게이트와 캐소드 라인을 오픈 시킨 후 데이터를 인가시킨다.In addition, the gates of the plurality of NMOS transistors include a plurality of buffers and apply a signal equal to the scan pulse of each gate of the field emission device. The NMOS transistor keeps the gate and the cathode to which the voltage is applied in a short state, opens the gate and the cathode line which are not applied, and then applies data.

이하, 본 발명의 실시예에 대해 첨부된 도면를 참조하여 보다 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 전계 방출 표시소자를 예시한 도 4에 있어서, FED를 구동하는 경우에 캐소드 데이터 구동회로(430)는 다수의 캐소드 컬럼라인(Col1, col2, col3,...Coln)에 전압을 인가하고, 병렬로 연결된 모든 캐패시턴스를 충전-방전한다. 그리고, 디모듈레이터(433)에서 출력한 PWM 신호에 의해 입력되는 전압을 고전압인 HVDD 와 VNN전압, 예컨대 50 V 와 0 V의 전압을 인가함에 따라 캐소드라인에 공급한다. 캐소드 데이터 구동 회로(430)는 패널(410)의 각 캐소드 라인에 연결되어 소정비트(예컨대 4비트)의 데이터 신호를 받아 구동된다. 이 데이터 신호는 비디오 장치(415)에서 기초된 비디오 신호가 된다. 캐소드 데이터 구동회로(430)는 FED제어기(410)에서 출력되는 신호를 순차 전달하여 일시 저장하는 시프터 레지스터 및 래치(435)와, 디모듈레이터(433)를 구비한다.In FIG. 4 illustrating the field emission display device of the present invention, when driving the FED, the cathode data driving circuit 430 applies a voltage to a plurality of cathode column lines Col1, col2, col3, ... Coln. And charge-discharge all capacitances connected in parallel. The voltage input by the PWM signal output from the demodulator 433 is supplied to the cathode line by applying high voltages of HVDD and VNN, for example, 50V and 0V. The cathode data driving circuit 430 is connected to each cathode line of the panel 410 to receive and drive a data signal of a predetermined bit (for example, 4 bits). This data signal becomes a video signal based on the video device 415. The cathode data driving circuit 430 includes a shift register and a latch 435 and a demodulator 433 for sequentially transmitting and temporarily storing signals output from the FED controller 410.

게이트 스캔 구동회로(470)는 FED제어기(410)로부터의 입력되는 제어신호를 받아 패널(430)내의 다수개의 게이트가 연결된 다수의 로오라인(Row1,Row2, Row3, ... Row n-1, Row n)을 구동한다. 이 게이트 스캔 구동회로(470)는 스캔 신호를 순차 출력한다. 게이트 스캔구동회로(470)의 스캔신호와 같은 신호를 NMOS 트랜지스터(475)의 각 게이트에 인가하는 각 로오라인 사이에 버퍼(473)를 구비한다. 다수의 NMOS트랜지스터(475)로 이루어진 스위치는 FED의 게이트에 일정한 고전압이 인가될 때에만 캐소드 라인의 출력전압을 상기 캐소드에 전달하도록 하고, 그렇지 않을 때에는 NMOS트랜지스터(475)를 오픈하는 스위칭역할을 한다.The gate scan driving circuit 470 receives a control signal input from the FED controller 410 and receives a plurality of row lines Row1, Row2, Row3, ... Row n-1, ... that are connected to a plurality of gates in the panel 430. Drive row n). The gate scan driver circuit 470 sequentially outputs scan signals. A buffer 473 is provided between each row line for applying a signal, such as a scan signal of the gate scan driver circuit 470, to each gate of the NMOS transistor 475. A switch composed of a plurality of NMOS transistors 475 serves to switch the output voltage of the cathode line to the cathode only when a constant high voltage is applied to the gate of the FED, otherwise it opens a switching role of opening the NMOS transistor 475. .

캐소드와 캐소드 라인 사이에 연결된 제1 의 NMOS트랜지스터(475)가 트랜지스터 온상태를 유지하면 캐소드와 캐소드 라인이 선택되어 연결되고, 제1 의 NMOS트랜지스터(475)가 오프상태로 되면 캐소드와 캐소드 라인을 분리시킨다. 결국, 캐소드와 캐소드 라인을 분리시킨 일반적인 구조에서 캐소드 라인에 연결된 N개의 게이트와 캐소드 사이의 캐패시턴스Cgc를 1개 만으로 낮춘다.When the first NMOS transistor 475 connected between the cathode and the cathode line maintains the transistor on state, the cathode and the cathode line are selected and connected. When the first NMOS transistor 475 is off, the cathode and cathode line are disconnected. Isolate. As a result, in the general structure in which the cathode and the cathode line are separated, the capacitance Cgc between the N gates and the cathode connected to the cathode line is reduced to only one.

도 4에서 FED 게이트에 연결되는 스캔 구동회로(470)는 일정한 고전압으로 스캔을 하고, 데이터 구동회로(430)는 캐소드 부분에 연결되어 데이터를 인가한다. 캐소드 하단에 연결된 NMOS 트랜지스터 스위치는 캐소드와 캐소드 라인을 분리시키는 역할을 하며 로오 라인이 선택되면 온 상태를 유지한다.In FIG. 4, the scan driving circuit 470 connected to the FED gate scans at a constant high voltage, and the data driving circuit 430 is connected to the cathode to apply data. An NMOS transistor switch connected to the bottom of the cathode separates the cathode from the cathode line and remains on when the row line is selected.

도 5는 도 4에서 데이터를 인가할 때의 캐패시턴스로 모델링된 전압구동방식을 예시한 회로도이며, 게이트 로오라인(Row1)에 고전압이 인가되고 데이터를 인가하는 경우에 대해서 전압구동 방법을 개략적으로 나타내고 있다.FIG. 5 is a circuit diagram illustrating a voltage driving method modeled as a capacitance when data is applied in FIG. 4, and schematically illustrates a voltage driving method in a case where a high voltage is applied to the gate row line Row1 and data is applied. have.

도 5는 다수의 로오라인(Row1,Row2, Row3, ... Row n-1, Row n)에 게이트라인이 연결되어 스캔 신호를 순차 출력하는 스캔 구동 회로와 연결된 도 4의 등가회로임을 이해할 수 있다. 이 구동회로는 버퍼(473)와 스위치 트랜지스터(475)를 구비한 도 4의 회로에 의하여 작동되는 방법을 설명한다.5 is an equivalent circuit of FIG. 4 connected to a plurality of row lines (Row1, Row2, Row3, ... Row n-1, Row n) and gate lines connected to a scan driving circuit that sequentially outputs a scan signal. have. This drive circuit describes a method operated by the circuit of FIG. 4 with a buffer 473 and a switch transistor 475.

도 5에서 나타낸 것과 같이 게이트 로오라인이 선택되어 데이터가 인가되는 화소에만 스위치가 캐소드와 캐소드라인에 연결되므로 캐소드 라인에 연결되는 N개의 캐패시턴스Cgc를 1개의 캐패시턴스로 낮추게 된다. 이 결과 캐소드 구동회로가 캐패시턴스를 충전-방전하는데 필요한 전력소모를 도 2의 전력소모에 비하여 1/N 배로 줄이게 된다. 이때 소모되는 전력소모(Pd)를 수식으로 나타내면 다음과 같다.As shown in FIG. 5, since the switch is connected to the cathode and the cathode line only to the pixel to which the data is applied to the gate row line, the N capacitance Cgc connected to the cathode line is reduced to one capacitance. As a result, the power consumption required for the cathode driving circuit to charge-discharge the capacitance is reduced by 1 / N compared with the power consumption of FIG. At this time, the power consumption (Pd) is expressed as a formula.

Pd= Cgc·V2 HVDD·fclk, 여기서 Cgc는 게이트와 캐소드 간의 캐패시턴스이고, VHVDD는 캐소드에 인가되는 고전압이며, fclk데이터 구동회로의 동작 주파수를 나타낸다. 또한 충전-방전하는 캐패시턴스의 값이 줄게되므로 고속동작을 하게 된다.P d = Cgc V 2 HVDD f clk , where Cgc is the capacitance between the gate and the cathode, V HVDD is the high voltage applied to the cathode, and indicates the operating frequency of the f clk data driving circuit. In addition, since the value of the capacitance of charge-discharge decreases, high-speed operation is performed.

이상 설명한 바와 같은 본 발명에 의하면, 본 발명을 사용하면 기존의 방식에 비해서, 데이터 구동회로의 전력소모를 낮출 수 있고, 데이터 구동회로가 고속 동작이 가능하게 하므로 그레이 스캐일을 높일 수 있어 잔상 효과를 없앨 수 있다. 또한, 전압제어 방식을 하는 PWM(Pulse Width Modulation) 방식과 FRC(Frame Rate Control)방식 등과 같은 모든 전압제어 방식에 사용할 수 있다.According to the present invention as described above, when the present invention is used, the power consumption of the data driving circuit can be lowered and the gray scale can be increased since the data driving circuit can be operated at a higher speed as compared with the conventional method. I can eliminate it. In addition, it can be used for all voltage control methods such as pulse width modulation (PWM) and frame rate control (FRC).

한편 본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있다.On the other hand, the present invention is not limited only to the above-described embodiments, but may be modified and modified without departing from the scope of the present invention.

Claims (5)

전계 방출표시소자의 구동회로에 있어서,In the driving circuit of the field emission display device, 게이트라인과 게이트전극에 각각 연결되어 소정의 전압 펄스폭을 상기 게이트 라인에 순차적으로 인가하는 게이트스캔구동회로부와,A gate scan driving circuit unit connected to the gate line and the gate electrode to sequentially apply a predetermined voltage pulse width to the gate line; 데이터 신호를 출력하는 캐소드데이터구동회로부와,A cathode data drive circuit section for outputting a data signal; 캐소드라인에서 인출되어 각 FED화소의 캐소드 하단에 구비되는 다수의 스위칭 소자와,A plurality of switching elements drawn out from the cathode line and provided at the bottom of the cathode of each FED pixel, 상기 각 FED화소의 상기 스위칭 소자와 연결되는 버퍼와,A buffer connected to the switching element of each FED pixel, 외부에서 인가되는 화상신호를 상기 게이트스캔구동회로부 및 상기 캐소드데이터구동회로부에 소정의 전압신호로 인가하는 제어기를 포함한 것을 특징으로 하는 전계방출표시소자의 구동회로.And a controller for applying an externally applied image signal to the gate scan driver circuit portion and the cathode data driver circuit portion as a predetermined voltage signal. 제 1 항에 있어서,The method of claim 1, 상기 스위칭 소자는 NMOS트랜지스터로 이루어진 것을 특징으로 하는 전계방출표시소자의 구동회로.And said switching device comprises an NMOS transistor. 제 1 항에 있어서,The method of claim 1, 상기 버퍼는 상기 게이트라인에서 인출되고, 상기 스위칭 소자의 게이트단과 연결되는 것을 특징으로 하는 전계방출표시소자의 구동회로.And the buffer is drawn out of the gate line and is connected to a gate terminal of the switching element. 제 1 항에 있어서,The method of claim 1, 상기 NMOS 트랜지스터는 전압이 인가된 게이트와 캐소드를 단락상태로 유지하는 것을 특징으로 하는 전계방출표시소자의 구동회로.And the NMOS transistor maintains the gate and the cathode to which the voltage is applied in a short circuit state. 제 1 항에 있어서,The method of claim 1, 상기 NMOS 트랜지스터는 전압이 인가되지 않은 게이트와 캐소드 라인을 오픈시킨 후 데이터를 인가시키는 것을 특징으로 하는 전계방출표시소자의 구동회로.The NMOS transistor is a driving circuit of the field emission display device characterized in that the data is applied after opening the gate and the cathode line is not applied.
KR1019990047234A 1999-10-28 1999-10-28 Driving Circuit of the Field Emission Display KR20010039023A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990047234A KR20010039023A (en) 1999-10-28 1999-10-28 Driving Circuit of the Field Emission Display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990047234A KR20010039023A (en) 1999-10-28 1999-10-28 Driving Circuit of the Field Emission Display

Publications (1)

Publication Number Publication Date
KR20010039023A true KR20010039023A (en) 2001-05-15

Family

ID=19617441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990047234A KR20010039023A (en) 1999-10-28 1999-10-28 Driving Circuit of the Field Emission Display

Country Status (1)

Country Link
KR (1) KR20010039023A (en)

Similar Documents

Publication Publication Date Title
KR100519686B1 (en) Active matrix display panel and image display device adapting same
JP4592582B2 (en) Data line driver
KR100831520B1 (en) Plasma display apparatus
US6683591B2 (en) Method for driving liquid crystal display device
US8816949B2 (en) Shift register circuit and image display comprising the same
KR100445123B1 (en) Image display device
KR100242244B1 (en) Scanning circuit
US7656419B2 (en) Drive circuit for display apparatus and display apparatus
US20050036078A1 (en) Liquid crystal display
US6963325B2 (en) Display driving apparatus with compensating current and liquid crystal display apparatus using the same
TWI278805B (en) Display panel drive circuit and plasma display
JP3132470B2 (en) Power supply circuit for driving liquid crystal display panel and method of reducing power consumption
KR100637060B1 (en) Analog buffer and driving method thereof, liquid crystal display apparatus using the same and driving method thereof
KR100432289B1 (en) Image display apparatus and driving method thereof
KR20040025599A (en) Memory Circuit, Display Circuit, and Display Device
JP4145988B2 (en) Analog buffer and display device
JPH07235844A (en) Output buffer circuit for analog driver ic
KR20050036829A (en) Driver device for driving capacitive light emitting elements
KR100616711B1 (en) drive IC of Liquid Crystal Display
KR20010039023A (en) Driving Circuit of the Field Emission Display
JP4474138B2 (en) Pixel drive unit for display device, display circuit, and display device
KR20010039024A (en) Field Emission Display and Driving Method thereof
KR20010039026A (en) Field Emission Display
KR100667184B1 (en) Source driver of liquid crystal display
CN113614819B (en) Display device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid