KR20010038734A - Apparatus for varing bandwidth and method thereof in frequency synthesizer - Google Patents

Apparatus for varing bandwidth and method thereof in frequency synthesizer Download PDF

Info

Publication number
KR20010038734A
KR20010038734A KR1019990046844A KR19990046844A KR20010038734A KR 20010038734 A KR20010038734 A KR 20010038734A KR 1019990046844 A KR1019990046844 A KR 1019990046844A KR 19990046844 A KR19990046844 A KR 19990046844A KR 20010038734 A KR20010038734 A KR 20010038734A
Authority
KR
South Korea
Prior art keywords
bandwidth
frequency
signal
received signal
filter
Prior art date
Application number
KR1019990046844A
Other languages
Korean (ko)
Inventor
정수훈
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990046844A priority Critical patent/KR20010038734A/en
Publication of KR20010038734A publication Critical patent/KR20010038734A/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/143—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by switching the reference signal of the phase-locked loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

PURPOSE: A bandwidth varying device of a frequency synthesizer is provided to reduce a time required to acquire the lock and improve phase noise and spurious characteristics of a received signal, by selecting a frequency bandwidth of a phase locked loop filter and detecting the lock. CONSTITUTION: A control part(100) senses that a frequency transitions from one frequency to other frequency and outputs a latch enable signal and a lock detect signal. When hand-off arises, the first switch(115) is switched into a terminal(a) depending on the latch enable signal of an active high and the second switch(125) is switched into a terminal(c) depending on the lock detect signal of an active low. A signal from a phase comparator(113) through a reference frequency oscillator(11) is provided to a wide-band low pass filter(121). While a received signal is switched into the filter(121), the control part(100) applies the first current to the filter(121). When the lock of a phase locked loop is detected, the control part(100) applies the latch enable signal of an active low to the first switch(115) and the lock detect signal of an active high to the second switch(125), so that a signal through the phase comparator(113) is switched into a narrow-band low pass filter(123), whose output is applied to the oscillator(13). While the received signal is switched into the filter(123), the control part(100) applies the second current to the filter(123).

Description

주파수 합성기의 대역폭 가변 장치 및 방법{APPARATUS FOR VARING BANDWIDTH AND METHOD THEREOF IN FREQUENCY SYNTHESIZER}Bandwidth variable device and method of frequency synthesizer {APPARATUS FOR VARING BANDWIDTH AND METHOD THEREOF IN FREQUENCY SYNTHESIZER}

본 발명은 주파수 합성기에 관한 것으로서, 특히 동기시점 획득에 따른 대역폭 가변 장치 및 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a frequency synthesizer, and more particularly, to an apparatus and method for variable bandwidth according to synchronization point acquisition.

일반적으로 주파수 합성기는 위상동기루프(PLL: Phase Locked Loop)를 통해 고정된 루프필터(Loop Filter)를 통해 수신신호의 동기를 포착한다. 그런데, 수신신호의 주파수 대역폭이 크게 변동될 경우, 즉 주파수 대역을 스위핑(Sweeping)할 경우에는 빠른 동기포착을 위해서 상기 루프필터에 인가하는 전류량을 변동시켜 그 루프필터의 주파수 대역폭을 광대역화시키게 되는데, 이렇게 되면 상기 전류량의 변동이 크게 발생함에 따른 상기 위상동기루프의 동기포착 범위를 벗어나게 되고, 또한 위상잡음 특성과 스퓨리어스(Spurious) 특성이 현저하게 저하된다는 문제점이 있었다.In general, the frequency synthesizer captures synchronization of a received signal through a loop filter fixed through a phase locked loop (PLL). However, when the frequency bandwidth of the received signal is greatly changed, that is, when sweeping the frequency band, the amount of current applied to the loop filter is changed for fast synchronization, thereby widening the frequency bandwidth of the loop filter. In this case, a large variation in the amount of current causes the phase-locked loop to be out of the capturing range of the phase-locked loop, and also has a problem in that the phase noise and spurious characteristics are significantly reduced.

따라서, 본 발명의 목적은 주파수 합성기의 빠른 동기시점 획득을 위한 장치 및 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide an apparatus and method for fast synchronization point acquisition of a frequency synthesizer.

상기한 목적을 달성하기 위한 본 발명의 장치는, 주파수 합성기의 대역폭 가변 제어 장치에 있어서, 수신신호의 주파수 천이폭에 따라 동기획득을 위한 대역폭을 선택하는 제어부와, 상기 제어부의 제어에 따라 상기 수신신호의 필터링 주파수 대역폭을 가변하는 대역폭 설정부로 구성됨을 특징으로 한다.An apparatus of the present invention for achieving the above object, in the variable bandwidth control device of the frequency synthesizer, a control unit for selecting a bandwidth for synchronization acquisition according to the frequency transition width of the received signal, and the reception under the control of the control unit And a bandwidth setting unit for varying the filtering frequency bandwidth of the signal.

상기한 목적을 달성하기 위한 본 발명의 방법은, 주파수 합성기의 대역폭 가변 제어 방법에 있어서, 수신신호의 주파수 천이폭을 감지하는 과정과, 상기 수신신호의 주파수 천이폭이 설정 주파수 천이폭 미만일 경우에는 협대역폭 저역통과 필터로 상기 수신신호를 스위칭하는 과정과, 상기 수신신호의 주파수 천이폭이 설정 주파수 천이폭 이상일 경우에는 광대역폭 저역통과 필터로 상기 수신신호를 스위칭하는 과정으로 이루어짐을 특징으로 한다.The method of the present invention for achieving the above object, in the variable bandwidth control method of the frequency synthesizer, the step of detecting the frequency transition width of the received signal, and if the frequency transition width of the received signal is less than the set frequency transition width And switching the received signal with a narrow bandwidth low pass filter, and switching the received signal with a wide bandwidth low pass filter when the frequency transition width of the received signal is greater than or equal to a set frequency transition width.

도 1은 본 발명의 일 실시예에 따른 대역폭 제어 장치의 내부 구성을 도시한 블록도1 is a block diagram illustrating an internal configuration of a bandwidth control device according to an embodiment of the present invention.

도 2는 위상동기루프의 대역폭 천이 상태를 도시한 도면2 is a diagram illustrating a bandwidth transition state of a phase locked loop;

이하 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의내려진 용어들로서 이는 사용자 또는 칩설계자의 의도 또는 관례 등에 따라 달라질 수 있으므로, 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.DETAILED DESCRIPTION A detailed description of preferred embodiments of the present invention will now be described with reference to the accompanying drawings. First of all, in adding reference numerals to the components of each drawing, it should be noted that the same reference numerals are used as much as possible even if displayed on different drawings. In addition, in the following description of the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. In addition, the terms to be described below are terms defined in consideration of functions in the present invention, which may vary according to the intention or custom of the user or chip designer, and the definitions should be made based on the contents throughout the present specification.

도 1은 본 발명의 일 실시예에 따른 대역폭 제어 장치의 내부 구성을 도시한 블록도이다.1 is a block diagram showing an internal configuration of a bandwidth control apparatus according to an embodiment of the present invention.

먼저, 어느 한 주파수에서 다른 주파수로 천이가 발생함을 감지하면 제어부(100)는 래치 이네이블(Latch Enable) 신호 및 동기 포착(Lock Detect) 신호를 제1스위치(115) 및 제2스위치(125)로 각각 출력한다. 이때, 상기 제어부(100)는 상기 천이되는 주파수의 대역폭이 미리 설정되어 있는 설정 주파수 천이 대역폭 이상일 경우에는, 예를 들어 핸드오프(Hand-Off)가 발생할 경우에는 상기 래치 이네이블 신호와 동기 포착 신호를 각각 액티브 하이(Active High)와, 액티브 로우(Active Low)로 출력한다. 여기서, 상기 래치 이네이블 신호는 상기 주파수 합성기로 입력되는 신호의 주파수를 필터링 하여 동기를 획득하기를 시작하도록 제어하며, 또한 상기 필터링하는 주파수 대역폭을 광대역폭 혹은 협대역폭으로 설정할 것인지를 제어하는 신호이며, 상기 동기 포착 신호는 상기 주파수 합성기의 위상동기루프를 통한 동기 포착여부를 나타내는 신호로서, 동기가 포착되면 액티브 하이, 동기가 포착되지 않았으면 액티브 로우의 신호가 출력된다.First, when it detects that a transition occurs from one frequency to another frequency, the controller 100 provides a latch enable signal and a lock detect signal to the first switch 115 and the second switch 125. Are printed respectively. In this case, the controller 100 is the latch enable signal and the sync acquisition signal when the bandwidth of the transition frequency is greater than or equal to a preset frequency transition bandwidth, for example, when a hand-off occurs. Are output to Active High and Active Low, respectively. Here, the latch enable signal is a signal for controlling to start to acquire synchronization by filtering a frequency of a signal input to the frequency synthesizer, and also controlling whether to set the filtering frequency bandwidth to a wide bandwidth or a narrow bandwidth. The synchronization capture signal is a signal indicating whether the synchronization is acquired through the phase-lock loop of the frequency synthesizer, and an active high signal is output when synchronization is acquired, and an active low signal when synchronization is not captured.

이렇게 래치이네이블 신호 및 동기 포착 신호가 액티브 로우로 상기 제1스위치(115) 및 제2스위치(125)로 제공되면, 상기 제1스위치(115)는 단자 a로 제2스위치(125)는 단자 c로 스위칭된다. 이렇게 되면 기준주파수 발진기(Reference Oscillator)(111)를 거쳐 위상비교기(Phase Comparator)(113)로부터 출력되는 신호가 광대역폭 저역통과필터(121)로 입력되어 광대역 주파수 필터링을 수행한 후 발진기(130)로 출력된다. 여기서, 상기 광대역폭 저역통과 필터(121)로 수신신호가 스위칭함과 동시에 상기 제어부(100)는 상기 광대역폭 저역통과 필터(121)로 설정되어 있는 제1전류를 인가하게 된다.When the latch enable signal and the sync acquisition signal are provided to the first switch 115 and the second switch 125 in the active low state, the first switch 115 is connected to the terminal a and the second switch 125 is connected to the terminal c. Is switched to. In this case, the signal output from the phase comparator 113 through the reference oscillator 111 is input to the wideband low pass filter 121 to perform wideband frequency filtering and then the oscillator 130. Is output. Here, while the reception signal is switched to the wide bandwidth low pass filter 121, the control unit 100 applies the first current set to the wide bandwidth low pass filter 121.

한편, 상기 광대역폭 저역통과필터(121)를 통한 신호를 가지고서 위상동기루프의 동기가 포착되면 상기 제어부(100)는 상기 래치이네이블 신호를 액티브 로우로, 그리고 동기가 포착됨에 따라 동기 포착신호를 액티브 하이로 상기 제1스위치(115) 및 제2스위치(125)에 제공하여 각각 단자 b와 단자 d에 스위칭하여 협대역폭 저역통과 필터(123)로 상기 위상비교기(113)를 통해 출력되는 신호를 스위칭한다. 이에 상기 협대역폭 저역통과필터(123)를 통한 신호가 상기 전압제어 발진기(130)로 출력된다. 여기서, 상기 협대역폭 저역통과 필터(123)로 수신신호가 스위칭함과 동시에 상기 제어부(100)는 상기 협대역폭 저역통과 필터(123)로 설정되어 있는 제2전류를 인가하게 되는데, 이때 상기 제2전류는 상기 제2전류에 비해 더 작은 전류량이 된다.On the other hand, when the synchronization of the phase-locked loop is captured with the signal through the wideband low pass filter 121, the controller 100 sets the latch enable signal to active low, and activates the synchronization capture signal as the synchronization is captured. High to the first switch 115 and the second switch 125 to switch between terminals b and d, respectively, to switch the signal output through the phase comparator 113 to a narrow bandwidth low pass filter 123. do. Accordingly, the signal through the narrow bandwidth low pass filter 123 is output to the voltage controlled oscillator 130. Here, while the reception signal is switched to the narrow bandwidth low pass filter 123, the controller 100 applies a second current set to the narrow bandwidth low pass filter 123, wherein the second current is applied. The current is a smaller amount of current compared to the second current.

결과적으로, 수신 주파수의 천이 대역폭이 설정되어 있는 설정 주파수 대역폭 이상일 경우에는 상기 광대역폭 저역통과 필터(121)로 수신신호를 스위칭하고 설정 주파수 대역폭 미만일 경우에는 상기 협대역폭 저역통과 필터(123)로 수신신호를 스위칭하여 필터링하는 주파수 대역폭을 변화시켜 상기 주파수 합성기의 동기포착 시간을 단축하게 되는 것이다. 또한, 광대역폭 및 협대역폭이 각각 선택될 때마다 인가하는 전류량을 제어하여 전류량 변동에 따른 불안정한 동기 포착 동작을 제거하게 된다.As a result, when the transition bandwidth of the reception frequency is greater than or equal to the set frequency bandwidth, the reception signal is switched by the wideband low pass filter 121, and when the reception bandwidth is less than the set frequency bandwidth, the narrowband low pass filter 123 is received. The acquisition time of the frequency synthesizer is shortened by changing the frequency bandwidth for switching and filtering the signal. In addition, whenever the wide bandwidth and the narrow bandwidth are selected, the amount of current to be applied is controlled to eliminate the unstable synchatch operation caused by the variation in the amount of current.

도 2는 위상동기루프의 대역폭 천이 상태를 도시한 도면이다.2 is a diagram illustrating a bandwidth transition state of a phase locked loop.

일예로, 도 1에 도시되어 있는 주파수 합성기로 주파수 f1의 신호가 수신되면 제어부(100)는 협대역폭 저역통과필터(123)를 통해 수신신호를 필터링하여 위상동기를 포착하고, 그후 지속적으로 시점 t1까지(200구간) 주파수 f1의 신호가 수신되다가 주파수 f2의 신호가 수신된다.For example, when a signal of frequency f1 is received by the frequency synthesizer illustrated in FIG. 1, the controller 100 filters a received signal through a narrow bandwidth low pass filter 123 to capture phase synchronization, and then continuously time t1. The signal of frequency f1 is received until (200 divisions), and the signal of frequency f2 is received.

이렇게 주파수 f1에서 주파수 f2로 천이되는 주파수의 대역폭이 미리 설정되어 있는 설정 주파수 천이 대역폭 이상일 경우에는, 예를 들어 핸드오프(Hand-Off)가 발생할 경우에는 상기 제어부(100)가 상기 주파수 천이폭이 설정 주파수 천이 대역폭 이상인 경우의 구간, 즉 구간(210) 동안 광대역폭 저역통과필터(121)로 수신신호를 스위칭하여 동기포착에 소요되는 시간을 단축시킨다.When the bandwidth of the frequency transitioning from the frequency f1 to the frequency f2 is equal to or greater than a preset frequency transition bandwidth, for example, when the hand-off occurs, the control unit 100 increases the frequency transition width. During the period when the set frequency transition bandwidth is greater than or equal to the bandwidth, the reception signal is switched to the wideband low pass filter 121 during the period 210 to shorten the time required for acquisition.

그리고 나서 수신신호 주파수 천이 폭이 다시 설정 주파수 천이대역폭 미만으로 되는 시점에서는, 즉 t2 시점 이후에는 상기 제어부(100)는 상기 협대역폭 저역통과필터(123)로 수신신호를 스위칭하여 동기를 포착한다.Then, when the received signal frequency transition width becomes less than the set frequency transition bandwidth, that is, after time t2, the control unit 100 switches the received signal with the narrow bandwidth low pass filter 123 to capture synchronization.

상술한 바와 같은 본 발명은, 주파수 합성기의 위상동기루프 필터의 주파수 대역폭을 선택하여 동기를 포착함으로써 동기 포착에 소요되는 시간을 단축시키며, 또한 수신신호의 위상잡음 특성 및 스퓨리어스 특성을 향상시킨다는 이점을 갖는다.As described above, the present invention reduces the time required for acquiring the synchronization by selecting the frequency bandwidth of the phase synchronizing loop filter of the frequency synthesizer, and also improves the phase noise and spurious characteristics of the received signal. Have

Claims (6)

주파수 합성기의 대역폭 가변 제어 장치에 있어서,In the variable bandwidth control device of the frequency synthesizer, 수신신호의 주파수 천이폭에 따라 동기획득을 위한 대역폭을 선택하는 제어부와,A controller for selecting a bandwidth for synchronization acquisition according to the frequency transition width of the received signal; 상기 제어부의 제어에 따라 상기 수신신호의 필터링 주파수 대역폭을 가변하는 대역폭 설정부로 구성됨을 특징으로 하는 주파수 합성기의 대역폭 가변 제어 장치.And a bandwidth setting unit configured to vary the filtering frequency bandwidth of the received signal under the control of the controller. 제1항에 있어서,The method of claim 1, 상기 대역폭 설정부는;The bandwidth setting unit; 위상동기루프의 필터 대역폭을 가변 설정하는 대역폭 설정기와,A bandwidth setter that variably sets the filter bandwidth of the phase-locked loop, 상기 제어부로부터 제공되는 신호에 따라 상기 대역폭 설정기와 전압제어발진기로 스위칭하는 스위치로 구성됨을 특징으로 하는 주파수 합성기의 대역폭 가변 제어 장치.Bandwidth variable control device of the frequency synthesizer, characterized in that composed of a switch for switching to the bandwidth setter and the voltage controlled oscillator according to the signal provided from the controller. 제2항에 있어서,The method of claim 2, 상기 대역폭 설정기는;The bandwidth setter; 상기 필터 대역을 광대역폭으로 설정하는 광대역폭 저역통과필터와,A wide bandwidth low pass filter for setting the filter band to a wide bandwidth; 상기 필터 대역을 협대역폭으로 설정하는 협대역폭 저역통과필터로 구성됨을 특징으로 하는 주파수 합성기의 대역폭 가변 제어 장치.And a narrow bandwidth low pass filter for setting the filter band to a narrow bandwidth. 제3항에 있어서,The method of claim 3, 상기 대역폭 설정기는 상기 제어부가 제1제어신호를 액티브 하이, 제2제어신호를 액티브 로우로 제공하면 상기 스위치에 의해 광대역폭 설정부로 스위칭됨을 특징으로 하는 주파수 합성기의 대역폭 가변 제어장치.The bandwidth setting device is a variable bandwidth control device of the frequency synthesizer, characterized in that when the control unit provides the first control signal active high, the second control signal active low by the switch to the wide bandwidth setting unit. 제3항에 있어서,The method of claim 3, 상기 대역폭 설정기는 상기 제어부가 제1제어신호를 액티브 로우, 제2제어신호를 액티브 하이로 제공하면 상기 스위치에 의해 협대역폭 설정부로 스위칭됨을 특징으로 하는 주파수 합성기의 대역폭 가변 제어장치.And the bandwidth setter is switched to the narrow bandwidth setting section by the switch when the controller provides the first control signal to the active low and the second control signal to the active high. 주파수 합성기의 대역폭 가변 제어 방법에 있어서,In the variable bandwidth control method of the frequency synthesizer, 수신신호의 주파수 천이폭을 감지하는 과정과,Detecting a frequency shift width of the received signal; 상기 수신신호의 주파수 천이폭이 설정 주파수 천이폭 미만일 경우에는 협대역폭 저역통과 필터로 상기 수신신호를 스위칭하는 과정과,Switching the received signal with a narrow bandwidth low pass filter when the frequency shift width of the received signal is less than a set frequency shift width; 상기 수신신호의 주파수 천이폭이 설정 주파수 천이폭 이상일 경우에는 광대역폭 저역통과 필터로 상기 수신신호를 스위칭하는 과정으로 이루어짐을 특징으로 하는 주파수 합성기의 대역폭 가변 제어 방법.And when the frequency shift width of the received signal is greater than or equal to a set frequency shift width, switching the received signal with a wide bandwidth low pass filter.
KR1019990046844A 1999-10-27 1999-10-27 Apparatus for varing bandwidth and method thereof in frequency synthesizer KR20010038734A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990046844A KR20010038734A (en) 1999-10-27 1999-10-27 Apparatus for varing bandwidth and method thereof in frequency synthesizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990046844A KR20010038734A (en) 1999-10-27 1999-10-27 Apparatus for varing bandwidth and method thereof in frequency synthesizer

Publications (1)

Publication Number Publication Date
KR20010038734A true KR20010038734A (en) 2001-05-15

Family

ID=19617135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990046844A KR20010038734A (en) 1999-10-27 1999-10-27 Apparatus for varing bandwidth and method thereof in frequency synthesizer

Country Status (1)

Country Link
KR (1) KR20010038734A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100800743B1 (en) * 2006-11-09 2008-02-01 삼성전자주식회사 Phase locked loop adaptive for channel environment and method of implementing the phase locked loop
KR100817023B1 (en) * 2006-12-04 2008-03-27 한국전자통신연구원 Pll apparatus and its operating method in scalable bandwidth ofdm system
US7612618B2 (en) 2006-12-04 2009-11-03 Electronics And Telecommunications Research Institute PLL apparatus for OFDM system having variable channel bands and operating method thereof
KR101253128B1 (en) * 2010-12-14 2013-04-10 알에프코어 주식회사 Apparatus for providing reference signal of frequency synthesizer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100800743B1 (en) * 2006-11-09 2008-02-01 삼성전자주식회사 Phase locked loop adaptive for channel environment and method of implementing the phase locked loop
KR100817023B1 (en) * 2006-12-04 2008-03-27 한국전자통신연구원 Pll apparatus and its operating method in scalable bandwidth ofdm system
US7612618B2 (en) 2006-12-04 2009-11-03 Electronics And Telecommunications Research Institute PLL apparatus for OFDM system having variable channel bands and operating method thereof
KR101253128B1 (en) * 2010-12-14 2013-04-10 알에프코어 주식회사 Apparatus for providing reference signal of frequency synthesizer

Similar Documents

Publication Publication Date Title
US7019569B2 (en) Method of implementing multi-transfer curve phase lock loop
KR19990044392A (en) Method and device for controlling tuning range of voltage controlled oscillator in frequency synthesizer
JPH11191735A (en) Pll synthesizer and its control method
US6759838B2 (en) Phase-locked loop with dual-mode phase/frequency detection
JPH05304471A (en) Improved synthesizer loop filter for scanning receiver
KR20010038734A (en) Apparatus for varing bandwidth and method thereof in frequency synthesizer
US20120307947A1 (en) Signal processing circuit, wireless communication device, and signal processing method
US20070146553A1 (en) Receiving circuit, receiving apparatus, and receiving method
JPH05259897A (en) Digital phase locked loop
JP4179869B2 (en) AM detector
JP2514940B2 (en) Video intermediate frequency signal processing circuit
JPH10145229A (en) Pll synthesizer
JPH02180473A (en) Keyed synchronous detection circuit
JP3627054B2 (en) Spread spectrum code timing synchronizer
KR100299611B1 (en) Phase locked loop circuit
KR100206462B1 (en) Phase locked loop for frequency hopping communication
JPH01141419A (en) Pll circuit
KR100241764B1 (en) Automatic gain cintroller using hdtv
JPH09121158A (en) Frequency synthesizer tuner
JPS6187427A (en) Phase locked loop circuit
JP3473413B2 (en) Phase locked loop
KR0122005B1 (en) Multi frequency modulation phase locked loop detection apparatus
JP3364795B2 (en) Phase locked receiver
JPH04100412A (en) Phase locked loop circuit
KR20010102925A (en) Method for generating a frequency by means of a pll circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application