KR20010036677A - Transistor having graded impurity region and manufacture method thereof - Google Patents
Transistor having graded impurity region and manufacture method thereof Download PDFInfo
- Publication number
- KR20010036677A KR20010036677A KR1019990043786A KR19990043786A KR20010036677A KR 20010036677 A KR20010036677 A KR 20010036677A KR 1019990043786 A KR1019990043786 A KR 1019990043786A KR 19990043786 A KR19990043786 A KR 19990043786A KR 20010036677 A KR20010036677 A KR 20010036677A
- Authority
- KR
- South Korea
- Prior art keywords
- epitaxial layer
- gate
- epitaxial
- layer
- impurity region
- Prior art date
Links
- 239000012535 impurity Substances 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 125000006850 spacer group Chemical group 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 150000002500 ions Chemical class 0.000 claims description 6
- 230000005684 electric field Effects 0.000 abstract description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로, 특히 선택적 에피텍셜 성장법으로 형성한 에피층을 이용하여 트랜지스터의 경사진 정션을 형성하는 방법 및 경사진 정션을 갖는 트랜지스터에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly, to a method of forming an inclined junction of a transistor using an epitaxial layer formed by a selective epitaxial growth method and a transistor having an inclined junction.
반도체 소자의 집적도가 증가함에 따라 트랜지스터의 불순물 영역 (즉, 소오스 및 드레인)의 정션은 점점 얕아지고 (shallow junction), 이에 의해 소오스/ 드레인의 펀치 스루우(punch through) 등에 의한 쇼트 채널 현상(short channel effect)이 발생하게 되었다. 따라서, 이를 개선하기 위한 방안으로, 선택적 에피텍셜 성장(selective epitaxial growth; SEG) 공정을 이용한 소자 제조에 대한 연구가 활발히 진행되고 있다.As the degree of integration of semiconductor devices increases, the junctions of impurity regions (i.e., source and drain) of transistors become shallower, thereby causing short channel phenomena due to punch through of the source / drain. channel effects). Therefore, as a way to improve this, research into device fabrication using a selective epitaxial growth (SEG) process has been actively conducted.
쇼트 채널 현상을 줄이기 위한 한 방법으로 소오스/ 드레인의 정션을 경사지게 형성하는 방법, 즉, 게이트 전극에서 멀어질수록 (즉, 필드영역에 가까워질 수록) 정션 깊이가 더욱 깊어지도록 형성하는 방법에 대해 연구가 되고 있다.As a method to reduce the short channel phenomenon, a method of forming a source / drain junction is inclined, that is, a method of forming a junction depth deeper as it moves away from the gate electrode (ie, closer to a field region). It is becoming.
트랜지스터의 불순물 영역의 정션을 경사지게 형성하는 방법으로 게이트 스페이서(spacer)를 이용하는 방법이 개발되고 있다. 이는, 게이트 스페이서를 기존처럼 수직형으로 형성하지 않고 어느 정도 경사를 주어 형성한 후, 이 경사를 이용하여 불순물 영역을 형성하는 방법이다.A method using a gate spacer has been developed as a method of forming the junction of the impurity region of the transistor inclined. This is a method of forming impurity regions using the inclination after forming the gate spacers to some extent without forming the gate spacers in a vertical manner as before.
구체적으로, 반도체 기판 상에 게이트 패턴을 형성한 후 유동성의 절연 물질을 도포하여 스페이서층을 형성한다. 이어서 반도체 기판의 온도를 높여 스페이서층이 옆으로 펼쳐지도록 (spread) 한 후, 횡측으로 펼쳐진 상기 스페이서층을 건식 식각하여 게이트 스페이서를 형성한다.Specifically, a spacer layer is formed by forming a gate pattern on a semiconductor substrate and then applying a fluid insulating material. Subsequently, the spacer layer is spread to the side by raising the temperature of the semiconductor substrate, and then the spacer layer spread laterally is dry-etched to form a gate spacer.
전술한 바와 같은 방법으로 게이트 스페이서를 형성하면, 상기 게이트 스페이서는 기존처럼 수직으로 세워진 모양으로 형성되는 대신, 꼬리(tail)같이 게이트 측벽에서부터 소오스/ 드레인 상부로 길게 경사지게 늘어진 형태로 형성된다. 따라서, 이러한 상태에서 불순물 이온을 주입하게 되면, 소오스/ 드레인 정션은 게이트에서 멀어질수록 정션 깊이가 더욱 깊어지는 경사진 모양으로 형성된다.When the gate spacers are formed in the same manner as described above, the gate spacers are formed in a shape that is long and inclined from the gate sidewall to the top of the source / drain like a tail, instead of being vertically erect. Therefore, when impurity ions are implanted in this state, the source / drain junction is formed into an inclined shape in which the junction depth becomes deeper as the source / drain junction moves away from the gate.
그러나, 이 방법은 스페이서층을 횡측으로 펼치기 위해, 즉 플로우(flow)시키기 위해 추가적인 열 공정이 필요하고, 게이트 스페이서를 형성하기 위한 건식 식각 조건을 조절하기가 매우 힘들다는 단점이 있다.However, this method has the disadvantage of requiring an additional thermal process to spread the spacer layer laterally, i.e., to flow, and very difficult to control the dry etching conditions for forming the gate spacer.
본 발명이 이루고자하는 기술적 과제는 경사진 정션을 갖는 트랜지스터를 제공하는데 있다.An object of the present invention is to provide a transistor having an inclined junction.
본 발명이 이루고자하는 다른 기술적 과제는 상기 트랜지스터를 제조하는데 있어서 가장 적합한 제조 방법을 제공하는데 있다.Another technical object of the present invention is to provide a manufacturing method most suitable for manufacturing the transistor.
도 1은 본 발명의 일 실시예에 따른 경사진 불순물 영역을 갖는 트랜지스터를 도시한 단면도이다.1 is a cross-sectional view illustrating a transistor having an inclined impurity region according to an embodiment of the present invention.
도 2 내지 도 4는 상기 도 1의 트랜지스터를 제조하는 본 발명의 일 실시예에 따른 방법을 설명하기 위해 도시한 단면도들이다.2 to 4 are cross-sectional views illustrating a method of manufacturing the transistor of FIG. 1 according to an embodiment of the present invention.
상기 기술적 과제를 달성하기 위한 본 발명에 의한 트랜지스터는, 반도체 기판 상에 좌측 경사면, 중앙 수평면 및 우측 경사면으로 된 사다리모양의 제1 에피층과, 사다리모양의 제1 에피층의 상기 중앙 수평면 상에 게이트 산화막을 게재하여 형성된 게이트와, 상기 게이트 측벽에 형성된 게이트 스페이서와, 상기 게이트 스페이서 좌, 우측의 제1 에피층 상에 상기 제1 에피층의 형상을 따라 경사지게 형성된 제2 에피층과, 게이트 스페이서 좌, 우측에 상기 제1 에피층과 제2 에피층에 걸쳐지도록 형성된 경사진 정션을 갖는 불순물 영역을 구비하는 것을 특징으로 한다.A transistor according to the present invention for achieving the above technical problem is, on a semiconductor substrate, a ladder-shaped first epi layer having a left inclined plane, a central horizontal plane and a right inclined plane, and on the central horizontal plane of a ladder-shaped first epi layer. A gate formed by disposing a gate oxide film, a gate spacer formed on the sidewall of the gate, a second epitaxial layer formed on the first epitaxial layers on the left and right sides of the gate spacer inclined along the shape of the first epitaxial layer, and the gate spacer And an impurity region having an inclined junction formed on the left and right sides so as to span the first epitaxial layer and the second epitaxial layer.
상기 제1 에피층은 빠른 선택적 에피텍셜 성장법으로 형성되고, 상기 제2 에피층은 느린 선택적 에피텍셜 성장법으로 형성된 층이며, 상기 불순물 영역은 게이트로부터 멀어질수록 반도체 기판의 깊이 방향으로 점점 깊어지는 경사진 정션을 갖는다.The first epitaxial layer is formed by a fast selective epitaxial growth method, and the second epitaxial layer is a layer formed by a slow selective epitaxial growth method, and the impurity region is gradually deepened in the depth direction of the semiconductor substrate as it moves away from the gate. Has a sloping junction
상기 다른 기술적 과제를 달성하기 위한 본 발명에 의한 트랜지스터 제조 방법에 따르면, 먼저, 반도체 기판 상에 좌측 경사면, 중앙 수평면 및 우측 경사면으로 된 사다리모양의 제1 에피층을 형성한다. 이어서, 사다리모양의 제1 에피층의 상기 중앙 수평면 상에 게이트 산화막을 게재하여 게이트를 형성한 후, 게이트 측벽에 게이트 스페이서를 형성한다. 다음에, 상기 게이트 스페이서 좌, 우측의 제1 에피층 상에 상기 제1 에피층의 형상을 따른 제2 에피층을 형성한다. 계속해서, 기판 전면에 불순물 이온을 주입함으로써 게이트 스페이서 좌, 우측에 상기 제1 에피층과 제2 에피층에 걸쳐지도록 경사진 정션을 갖는 불순물 영역을 형성한다.According to the transistor manufacturing method according to the present invention for achieving the above another technical problem, first, a ladder-shaped first epitaxial layer of the left inclined plane, the central horizontal plane and the right inclined plane is formed on the semiconductor substrate. Subsequently, a gate oxide film is disposed on the central horizontal plane of the ladder-shaped first epitaxial layer to form a gate, and then gate spacers are formed on the gate sidewalls. Next, a second epitaxial layer in the shape of the first epitaxial layer is formed on the first epitaxial layers on the left and right sides of the gate spacer. Subsequently, impurity ions are implanted into the entire surface of the substrate to form impurity regions having a junction inclined to span the first epitaxial layer and the second epitaxial layer on the left and right sides of the gate spacer.
바람직하게는, 상기 제1 에피층은 빠른 선택적 에피텍셜 성장법으로 형성하고, 상기 제2 에피층은 상기 제1 에피층 형성을 위한 에피텍셜 성장법보다는 느린 선택적 에피텍셜 성장법으로 형성한다.Preferably, the first epitaxial layer is formed by a fast selective epitaxial growth method, and the second epitaxial layer is formed by a slower selective epitaxial growth method than an epitaxial growth method for forming the first epitaxial layer.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면 상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below. Embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the shape and the like of the elements in the drawings are exaggerated to emphasize a more clear description, and the elements denoted by the same reference numerals in the drawings means the same elements.
도 1은 본 발명의 일 실시예에 따른 경사진 불순물 영역을 갖는 트랜지스터를 도시한 단면도이다.1 is a cross-sectional view illustrating a transistor having an inclined impurity region according to an embodiment of the present invention.
소자분리막(12)은 반도체 기판(10)의 비활성 영역에 트렌치 모양으로 형성되어 있고, 반도체 기판(10)의 활성 영역 상에는 좌측 경사면(a), 중앙 수평면(b) 및 우측 경사면(c)으로 된 사다리모양의 제1 에피층(14)이 형성되어 있다. 이때, 상기 제1 에피층(14)은 빠른 선택적 에피텍셜 성장법으로 형성되므로, 도시된 바와 같이, 좌측 경사면(a) 및 우측 경사면(c)과 같은 가장자리 각면(facet)을 갖는 사다리모양이 된다. 사다리모양의 제1 에피층(14)의 상기 중앙 수평면(b) 상에는 게이트 산화막(16)을 게재하여 형성된 게이트(18)가 형성되어 있고, 상기 게이트(18) 상부에는 캐핑층(20)이 측벽에는 게이트 스페이서(22)가 형성되어 있다. 제2 에피층(24)은 상기 게이트 스페이서(22) 좌, 우측의 제1 에피층(14) 상에 상기 제1 에피층(14)의 형상을 따라 경사지게 형성되어 있다. 제2 에피층(24)은 상기 제1 에피층(14)과 달리 느린 (상기 빠른 보다 상대적으로 느린) 선택적 에피텍셜 성장법으로 형성되므로 성장 가장자리에서의 각면은 상기 제1 에피층에 비해 무시할 정도로 작다. 따라서, 제2 에피층(24)은 제1 에피층(14)의 형상을 따라 그 표면이 경사진 모양으로 형성되어 있다. 불순물 영역(26), 즉 소오스/ 드레인은 상기 게이트 스페이서(22) 좌, 우측에 상기 제1 에피층(14)과 제2 에피층(24)에 걸쳐지도록 형성되어 있으며 경사진 정션을 갖는다. 즉, 불순물 영역은 게이트(18)로부터 멀어질수록 반도체 기판(10)의 깊이 방향으로 점점 깊어지는 경사진 정션을 갖도록 형성되어 있다.The device isolation film 12 is formed in a trench shape in an inactive region of the semiconductor substrate 10, and has a left inclined plane (a), a central horizontal plane (b), and a right inclined plane (c) on the active region of the semiconductor substrate 10. A ladder-shaped first epitaxial layer 14 is formed. In this case, since the first epitaxial layer 14 is formed by a rapid selective epitaxial growth method, the first epitaxial layer 14 is formed in a ladder shape having edge facets such as the left inclined plane a and the right inclined plane c as shown. . A gate 18 formed by placing a gate oxide film 16 is formed on the central horizontal plane b of the ladder-shaped first epi layer 14, and a capping layer 20 is formed on the gate 18. The gate spacer 22 is formed in this. The second epitaxial layer 24 is formed to be inclined along the shape of the first epitaxial layer 14 on the first epitaxial layer 14 on the left and right sides of the gate spacer 22. Since the second epitaxial layer 24 is formed by a slow (relatively slower) selective epitaxial growth method than the first epitaxial layer 14, each side at the growth edge is negligible compared to the first epitaxial layer. small. Therefore, the 2nd epi layer 24 is formed in the shape which inclined the surface along the shape of the 1st epi layer 14. The impurity region 26, that is, the source / drain, is formed on the left and right sides of the gate spacer 22 so as to span the first epitaxial layer 14 and the second epitaxial layer 24 and has an inclined junction. That is, the impurity region is formed to have an inclined junction that gradually deepens in the depth direction of the semiconductor substrate 10 as it moves away from the gate 18.
도 2 내지 도 4는 상기 도 1의 트랜지스터를 제조하는 본 발명의 일 실시예에 따른 방법을 설명하기 위해 도시한 단면도들이다.2 to 4 are cross-sectional views illustrating a method of manufacturing the transistor of FIG. 1 according to an embodiment of the present invention.
먼저, 도 2를 참조하면, 반도체 기판(10)의 비활성 영역에 트렌치형 소자분리막(12)을 형성한다. 이어서, 상기 반도체 기판(10)의 활성 영역 상에, 예컨대 빠른 선택적 에피텍셜 성장법으로 좌측 경사면(a), 중앙 수평면(b) 및 우측 경사면(c)으로 된 사다리모양의 제1 에피층(14)를 형성한다.First, referring to FIG. 2, a trench type isolation layer 12 is formed in an inactive region of the semiconductor substrate 10. Subsequently, on the active region of the semiconductor substrate 10, a ladder-shaped first epitaxial layer 14 consisting of a left inclined plane a, a central horizontal plane b and a right inclined plane c, for example, by a fast selective epitaxial growth method. ).
도 3을 참조하면, 사다리모양의 제1 에피층(14) 전면에 게이트 산화막(16)을 형성한 후, 그 상부에 게이트 형성을 위한 도전물질층과 캐핑층을 차례로 증착한 후 패터닝함으로써 상기 제1 에피층(14)의 중앙 수평면(b) 상에 그 상부에 캐핑층(20)이 형성된 게이트(18)을 형성한다. 이후, 절연물질을 도포한 후 이방성식각함으로써 상기 게이트(18) 측벽에 게이트 스페이서(22)를 형성한다.Referring to FIG. 3, after the gate oxide layer 16 is formed on the entire surface of the ladder-shaped first epitaxial layer 14, the conductive material layer and the capping layer for gate formation are sequentially deposited thereon, and then patterned. 1 A gate 18 having a capping layer 20 formed thereon is formed on the central horizontal plane b of the epi layer 14. Subsequently, the gate spacer 22 is formed on the sidewall of the gate 18 by anisotropic etching after applying an insulating material.
도 4를 참조하면, 예컨대 상기 빠른 선택적 에피텍셜 성장법보다 느린 선택적 에피텍셜 성장법으로 에피층을 성장시킴으로써 상기 게이트 스페이서(22) 좌, 우측의 제1 에피층(14) 상에 제1 에피층(14)의 형상을 따른 제2 에피층(24)을 형성한다. 이후, 기판 전면에 불순물 이온(화살표로 표시)을 주입함으로써 게이트 스페이서(22) 좌, 우측에 상기 제1 에피층(14)과 제2 에피층(24)에 걸쳐지도록 경사진 정션을 갖는 불순물 영역(26)을 형성한다. 이때, 상기 불순물 영역(26)은 게이트(18)로부터 멀어질수록 반도체 기판(10)의 깊이 방향으로 점점 깊어지는 경사진 정션을 갖는다. 이는, 불순물 이온이 주입될 영역의 기판이 소정의 경사로 기울어져 있을 경우, 이 상태에서 불순물 이온을 주입하게 되면 기판에 형성되는 불순물 영역 또한 상기 기판 표면의 경사를 따라 기울어져 형성되기 때문이다.Referring to FIG. 4, a first epitaxial layer is formed on the first epitaxial layer 14 on the left and right sides of the gate spacer 22, for example, by growing an epitaxial layer by a selective epitaxial growth method that is slower than the fast selective epitaxial growth method. The second epitaxial layer 24 along the shape of 14 is formed. Afterwards, an impurity region having a junction inclined to span the first epitaxial layer 14 and the second epitaxial layer 24 on the left and right sides of the gate spacer 22 by implanting impurity ions (indicated by an arrow) on the entire surface of the substrate. (26) is formed. At this time, the impurity region 26 has an inclined junction that gradually deepens in the depth direction of the semiconductor substrate 10 as it moves away from the gate 18. This is because when the substrate of the region into which the impurity ions are to be implanted is inclined at a predetermined inclination, when the impurity ions are implanted in this state, the impurity region formed on the substrate is also inclined along the inclination of the substrate surface.
본 발명은 에피텍셜 성장 시 발생하는 에피층 가장자리 부위의 각면(facet)을 조절하여 불순물 영역의 프로파일(profile)을 조절한다. 제1 에피층(14)은 빠른 에피텍셜 성장법으로 형성하여 에피층 가장자리 부위에 각면 (즉, 좌측 경사면(a) 및 우측 경사면(b))이 생기도록 함으로써 불순물 영역의 정션을 경사지게 형성하고, 제2 에피층(24)은 상기 제1 에피층(14)에 비해 느린 에피텍셜 성장법으로 형성하는 에피층 가장자리 부위에 발생하는 각면을 최소화하는 대신 소자분리막(12) 위로까지 제2 에피층(24)이 성장하도록 하여 불순물 영역(26) 표면을 실리사이드화(silicidation)하는 공정 적용 시 정션 누설(junction leakage) 발생을 줄인다.The present invention controls the profile of the impurity region by adjusting the facet of the edge portion of the epitaxial layer generated during epitaxial growth. The first epitaxial layer 14 is formed by the rapid epitaxial growth method so that each surface (that is, the left inclined surface a and the right inclined surface b) is formed at the edge portion of the epi layer so that the junction of the impurity region is inclined. The second epitaxial layer 24 extends over the device isolation film 12 instead of minimizing each side that occurs at the edge portion of the epitaxial layer formed by the slow epitaxial growth method compared to the first epitaxial layer 14. 24 is grown to reduce the occurrence of junction leakage during the process of silicidating the surface of the impurity region 26.
본 발명에 의한 경사진 불순물 영역을 갖는 트랜지스터 및 그 제조 방법에 의하면, 불순물 영역, 즉 소스/ 드레인의 정션을 게이트로부터 멀어질수록 그 깊이가 깊어지는 경사진 프로파일로 형성할 수 있으므로 수직의 전기장(vertical electrical field)을 감소시킬 수 있을 뿐만 아니라 소스/ 드레인의 펀치 스루우 등 쇼트 채널 현상을 감소시킬 수 있다.According to the transistor having an inclined impurity region according to the present invention and a method of manufacturing the same, a vertical electric field can be formed as the impurity region, that is, the junction of the source / drain can be formed into an inclined profile that becomes deeper as the distance from the gate increases. In addition to reducing the electrical field, short channel phenomena such as punch through of source / drain can be reduced.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990043786A KR20010036677A (en) | 1999-10-11 | 1999-10-11 | Transistor having graded impurity region and manufacture method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990043786A KR20010036677A (en) | 1999-10-11 | 1999-10-11 | Transistor having graded impurity region and manufacture method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010036677A true KR20010036677A (en) | 2001-05-07 |
Family
ID=19614769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990043786A KR20010036677A (en) | 1999-10-11 | 1999-10-11 | Transistor having graded impurity region and manufacture method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010036677A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101004810B1 (en) * | 2003-03-03 | 2011-01-04 | 매그나칩 반도체 유한회사 | Method for forming isolation of semiconductor device |
-
1999
- 1999-10-11 KR KR1019990043786A patent/KR20010036677A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101004810B1 (en) * | 2003-03-03 | 2011-01-04 | 매그나칩 반도체 유한회사 | Method for forming isolation of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100521383B1 (en) | Semiconductor device with source/drain formed on isolation layers and method of fabricating the same | |
| US6580134B1 (en) | Field effect transistors having elevated source/drain regions | |
| KR101107204B1 (en) | Method for forming transistor in semiconductor device | |
| KR100854501B1 (en) | Mos transistor having a recessed channel region and methods of fabricating the same | |
| JP2003017693A (en) | Transistor for semiconductor element and manufacturing method therefor | |
| KR101530579B1 (en) | Semiconductor device and method for manufacturing the same | |
| KR20000056248A (en) | FET structure with reduced short channel effect and punchthrough | |
| KR100549579B1 (en) | Method for manufacturing cell transistor | |
| KR20010036677A (en) | Transistor having graded impurity region and manufacture method thereof | |
| KR100705211B1 (en) | Method of manufacturing a transistor | |
| KR100321754B1 (en) | Method for fabricating metal oxide semiconductor transistor | |
| KR100579849B1 (en) | Semiconductor device and method for fabricating thereof | |
| KR100248347B1 (en) | Semiconductor element spacer manufacturing method | |
| KR100743652B1 (en) | Method for fabricating soi device | |
| KR101151037B1 (en) | Method for manufacturing the high voltage transistor | |
| KR100457228B1 (en) | Method of Manufacturing MOSFET | |
| KR20050104163A (en) | High voltage transistor and method of fabricating the same | |
| KR100799112B1 (en) | Method for manufacturing transistor in semiconductor device | |
| KR20050122475A (en) | Transistor with recess gate and forming method thereof | |
| KR100998958B1 (en) | High voltage semiconductor device and method for fabricating the same | |
| KR100591124B1 (en) | Semiconductor device and method for fabricating thereof | |
| KR100960926B1 (en) | Method of manufacturing MOSFET device | |
| KR100875730B1 (en) | Semiconductor device and manufacturing method thereof | |
| KR950010051B1 (en) | High voltage semiconductor device and manufacturing method thereof | |
| KR100587091B1 (en) | Transistor and method for forming thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |