KR20010036473A - Interface apparatus for multi-dram - Google Patents
Interface apparatus for multi-dram Download PDFInfo
- Publication number
- KR20010036473A KR20010036473A KR1019990043499A KR19990043499A KR20010036473A KR 20010036473 A KR20010036473 A KR 20010036473A KR 1019990043499 A KR1019990043499 A KR 1019990043499A KR 19990043499 A KR19990043499 A KR 19990043499A KR 20010036473 A KR20010036473 A KR 20010036473A
- Authority
- KR
- South Korea
- Prior art keywords
- dram
- node
- bus
- resistor
- vtt
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Logic Circuits (AREA)
Abstract
Description
본 발명은 멀티 디램의 인터페이스장치에 관한 것으로, 특히 기생 인덕턴스및 커패시턴스에 의해 발생하는 노이즈를 제거할 수 있도록 한 멀티 디램의 인터페이스장치에 관한 것이다.The present invention relates to an interface device of a multi DRAM, and more particularly, to an interface device of a multi DRAM capable of removing noise caused by parasitic inductance and capacitance.
도1은 멀티 디램의 인터페이스장치에 대한 구성을 보인 회로도로서, 이에 도시된 바와같이 디램의 출력단(DQ)과 노드A 사이에 저항(Rs)을 접속하고, 그 노드A에 버스 터미네이션 전압(VTT)이 인가된 저항(RTT1)이 접속되며, 상기 노드A가 트랜스미션 라인(TR)을 통해 반전단자(-)에 기준전압(VREF)이 인가된 비교기(COMP)의 비반전단자(+)에 접속되고, 일측에 버스 터미네이션 전압(VTT)이 인가된 저항(RTT2)이 상기 비교기(COMP)의 비반전단자(+)에 접속되도록 구성되며, 이와같은 종래 장치의 동작을 설명한다.FIG. 1 is a circuit diagram showing a configuration of an interface device of a multi-DRAM. As shown therein, a resistor Rs is connected between a DRAM output terminal DQ and a node A, and a bus termination voltage VTT is connected to the node A. FIG. The applied resistor (RTT1) is connected, and the node A is connected to the non-inverting terminal (+) of the comparator (COMP) to which the reference voltage (VREF) is applied to the inverting terminal (-) through the transmission line (TR). In addition, the resistor RTT2 to which the bus termination voltage VTT is applied to one side is configured to be connected to the non-inverting terminal + of the comparator COMP, and the operation of the conventional apparatus will be described.
먼저, 디램의 출력신호가 고전위일 경우,그 디램의 출력단(DQ)의 고전위(VDQ=VDDQ-0.43=1.87V라고 가정)와 버스터미네이션 전압('VTT=1.11'라고 가정) 사이의 전압차로 인해 디램의 출력단(DQ)으로부터 버스 터미네이션 전압(VTT) 쪽으로 전류(IOH=[VDQ-VTT]/[Rs+RTT])가 흐르게 되는데, 이 전류(IOH)와 저항(Rs)의 곱 만큼의 전압이 디램의 출력단(DQ)의 전압(VDQ)에서 감소되어 그 감소된 전압(VIH=VDQ-IOH·Rs)이 노드A에 인가된다.First, if the output signal of the DRAM has a high potential, the voltage difference between the high potential (assuming VDQ = VDDQ-0.43 = 1.87V) and the bus termination voltage (assuming 'VTT = 1.11') of the output terminal DQ of the DRAM. This causes the current (IOH = [VDQ-VTT] / [Rs + RTT]) to flow from the output (DQ) of the DRAM to the bus termination voltage (VTT), which is equal to the product of the current (IOH) and the resistance (Rs). The voltage VDQ of the output terminal DQ of the DRAM is reduced and the reduced voltage VIH = VDQ-IOH · Rs is applied to the node A.
그러면, 비교기(COMP)는 상기 노드A에 인가된 전압(VIH)을 트랜스미션 라인(TL)을 통해 입력받아 이를 기준전압(VREF)과 비교하여 그에 따른 비교신호로 메모리를 제어하게 된다.Then, the comparator COMP receives the voltage VIH applied to the node A through the transmission line TL, compares it with the reference voltage VREF, and controls the memory with the comparison signal accordingly.
반대로, 디램의 출력신호가 저전위일 경우, 그 디램의 출력단(DQ)의 저전위 (VDQ=VDDQ-0.43=0.35V)와 버스 터미네이션 전압(VTT) 사이의 전압차로 인해 버스 터미네이션 전압단(VTT)으로부터 디램의 출력단(DQ)으로 전류(IOL=[VDQ-VTT]/[Rs+RTT])가 흐르게 되는데, 이 전류(IOL)와 저항(Rs)의 곱 만큼의 전압이 디램의 출력단의 전압(VDQ)에 증가되어 그 증가된 전압(VIL=VDQ-IOH·Rs=0.73V)이 노드A에 인가된다.On the contrary, when the output signal of the DRAM has a low potential, the bus termination voltage terminal (VTT) is caused by the voltage difference between the low potential (VDQ = VDDQ-0.43 = 0.35V) and the bus termination voltage (VTT) of the output terminal DQ of the DRAM. ), The current (IOL = [VDQ-VTT] / [Rs + RTT]) flows from the output terminal DQ of the DRAM to the voltage of the output terminal of the DRAM by the product of the current IOL and the resistance Rs. Increased at (VDQ) and the increased voltage (VIL = VDQ-IOH.Rs = 0.13V) is applied to node A.
그러면, 비교기(COMP)는 상기 노드A에 인가된 전압(VIL)을 트랜스미션 라인(TL)을 통해 기준전압(VREF)과 비교하여 그에 따른 비교신호로 메모리를 제어하게 된다.Then, the comparator COMP compares the voltage VIL applied to the node A with the reference voltage VREF through the transmission line TL and controls the memory with the comparison signal accordingly.
이때, 도2는 디램의 출력신호와 비교기(COMP)의 입력신호에 대한 파형도이다.2 is a waveform diagram of an output signal of the DRAM and an input signal of the comparator COMP.
그러나, 상기와 같이 동작하는 종래 장치는 동시에 동작하는 출력버퍼의 수가 증가하여 큰 전류가 전원으로부터 흐르게 되는데, 이로 인해 패키지 단자로부터 디램 내부 배선까지의 경로를 통한 인덕턴스 성분에 의해 기전력이 발생하고 그 기전력이 커패시턴스 성분과 결합하여 디램의 동작속도가 저하되고 잡음이 증가하는 문제점이 있었다.However, in the conventional apparatus operating as described above, the number of output buffers operating simultaneously increases and a large current flows from the power supply. Thus, electromotive force is generated by the inductance component through the path from the package terminal to the internal wiring of the DRAM. In combination with this capacitance component, there is a problem that the operation speed of the DRAM decreases and the noise increases.
따라서, 상기와 같은 문제점을 감안하여 창안한 본 발명은 기생 인덕턴스 및 커패시턴스에 의해 발생하는 노이즈를 제거할 수 있도록 한 멀티 디램의 인터페이스장치를 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a multi-DRAM interface device capable of removing noise caused by parasitic inductance and capacitance.
도1은 종래 멀티 디램의 인터페이스장치에 대한 구성을 보인 회로도.1 is a circuit diagram showing a configuration of an interface device of a conventional multi-DRAM.
도2는 도1에 있어서, 디램의 출력신호와 비교기(COMP)의 입력신호에 대한 파형도2 is a waveform diagram of the output signal of the DRAM and the input signal of the comparator COMP in FIG.
도3은 본 발명 멀티 디램의 인터페이스장치에 대한 구성을 보인 회로도.Figure 3 is a circuit diagram showing the configuration of the interface device of the present invention multi-DRAM.
도4는 도3에 있어서, 디램의 출력신호와 비교기의 입력신호에 대한 파형도.4 is a waveform diagram of an output signal of a DRAM and an input signal of a comparator in FIG.
도5는 도3에 있어서, 오픈 스터브 대신 병렬 커패시터를 접속하였을 경우에 대한 디램의 출력신호와 비교기의 입력신호에 대한 파형도.FIG. 5 is a waveform diagram of an output signal of a DRAM and an input signal of a comparator when a parallel capacitor is connected instead of an open stub in FIG.
*****도면의 주요부분에 대한 부호의 설명********** Description of the symbols for the main parts of the drawings *****
ST:오픈 스터브 TL:트랜스미션 라인ST: Open stub TL: Transmission line
COMP:비교기COMP: Comparators
상기와 같은 목적을 달성하기 위한 본 발명은 디램의 출력단과 노드A 사이에 제1 저항을 접속하고, 그 노드A에 버스 터미네이션 전압이 인가된 제2 저항이 접속됨과 아울러 그 노드A와 버스 사이에 오픈 스터브가 접속되며, 상기 노드A는 트랜스미션 라인을 통해 반전단자에 기준전압이 인가된 비교기의 비반전단자에 접속되고, 일측에 버스 터미네이션 전압이 인가된 제3 저항이 상기 비교기의 비반전단자에 접속되도록 구성한 것을 특징으로 한다.In order to achieve the above object, the present invention connects a first resistor between an output terminal of a DRAM and a node A, and a second resistor to which a bus termination voltage is applied to the node A is connected between the node A and the bus. An open stub is connected, and the node A is connected to a non-inverting terminal of a comparator, to which a reference voltage is applied to an inverting terminal through a transmission line, and a third resistor to which a bus termination voltage is applied to one side of the comparator is connected to a non-inverting terminal of the comparator. Characterized in that it is configured to be connected.
이하, 본 발명에 의한 멀티 디램의 인터페이스장치에 대한 작용 및 효과를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, the operation and effects of the interface device of the multi-DRAM according to the present invention will be described in detail.
도2는 본 발명 멀티 디램의 인터페이스장치에 대한 구성을 보인 회로도로서, 이에 도시한 바와 같이 디램의 출력단(DQ)과 노드A 사이에 제1 저항(Rs)을 접속하고, 그 노드A에 버스 터미네이션 전압(VTT)이 인가된 제2 저항(RTT1)이 접속됨과 아울러 그 노드A와 버스(BUS) 사이에 오픈 스터브(ST)가 접속되며, 상기 노드A는 트랜스미션 라인(TL)을 통해 반전단자(-)에 기준전압(VREF)이 인가된 비교기(COMP)의 비반전단자(+)에 접속되고, 일측에 버스 터미네이션 전압(VTT)이 인가된 제3 저항(RTT2)이 상기 비교기(COMP)의 비반전단자(+)에 접속되도록 구성하며, 이와같이 구성한 본 발명의 동작을 설명한다.FIG. 2 is a circuit diagram showing the configuration of an interface device of a multi-DRAM according to the present invention. As shown therein, a first resistor Rs is connected between a DRAM output terminal DQ and a node A, and a bus termination is connected to the node A. FIG. The second resistor RTT1 to which the voltage VTT is applied is connected, and the open stub ST is connected between the node A and the bus BUS, and the node A is connected to the inverting terminal TL through the transmission line TL. A third resistor (RTT2) is connected to the non-inverting terminal (+) of the comparator (COMP) to which the reference voltage (VREF) is applied, and the bus termination voltage (VTT) is applied to one side of the comparator (COMP). The operation of the present invention configured to be connected to the non-inverting terminal (+) and thus configured will be described.
먼저, 일반적인 동작은 종래와 동일하다. 즉, 디램의 출력신호가 고전위일 경우,그 디램의 출력단(DQ)의 고전위(VDQ=VDDQ-0.43=1.87V라고 가정)와 버스터미네이션 전압('VTT=1.11'라고 가정) 사이의 전압차로 인해 디램의 출력단(DQ)으로부터 버스 터미네이션 전압(VTT) 쪽으로 전류(IOH=[VDQ-VTT]/[Rs+RTT])가 흐르게 되는데, 이 전류(IOH)와 저항(Rs)의 곱 만큼의 전압이 디램의 출력단(DQ)의 전압(VDQ)에서 감소되어 그 감소된 전압(VIH=VDQ-IOH·Rs)이 노드A에 인가된다.First, the general operation is the same as in the prior art. That is, when the output signal of the DRAM has a high potential, the voltage difference between the high potential of the DRAM output terminal DQ (assuming VDQ = VDDQ-0.43 = 1.87V) and the bus termination voltage (assuming 'VTT = 1.11'). This causes the current (IOH = [VDQ-VTT] / [Rs + RTT]) to flow from the output (DQ) of the DRAM to the bus termination voltage (VTT), which is equal to the product of the current (IOH) and the resistance (Rs). The voltage VDQ of the output terminal DQ of the DRAM is reduced and the reduced voltage VIH = VDQ-IOH · Rs is applied to the node A.
그러면, 비교기(COMP)는 상기 노드A에 인가된 전압(VIH)을 트랜스미션 라인(TL)을 통해 입력받아 이를 기준전압(VREF)과 비교하여 그에 따른 비교신호로 메모리를 제어하게 된다.Then, the comparator COMP receives the voltage VIH applied to the node A through the transmission line TL, compares it with the reference voltage VREF, and controls the memory with the comparison signal accordingly.
반대로, 디램의 출력신호가 저전위일 경우, 그 디램의 출력단(DQ)의 저전위 (VDQ=VDDQ-0.43=0.35V)와 버스 터미네이션 전압(VTT) 사이의 전압차로 인해 버스 터미네이션 전압단(VTT)으로부터 디램의 출력단(DQ)으로 전류(IOL=[VDQ-VTT]/[Rs+RTT])가 흐르게 되는데, 이 전류(IOL)와 저항(Rs)의 곱 만큼의 전압이 디램의 출력단의 전압(VDQ)에 증가되어 그 증가된 전압(VIL=VDQ-IOH·Rs=0.73V)이 노드A에 인가된다.On the contrary, when the output signal of the DRAM has a low potential, the bus termination voltage terminal (VTT) is caused by the voltage difference between the low potential (VDQ = VDDQ-0.43 = 0.35V) and the bus termination voltage (VTT) of the output terminal DQ of the DRAM. ), The current (IOL = [VDQ-VTT] / [Rs + RTT]) flows from the output terminal DQ of the DRAM to the voltage of the output terminal of the DRAM by the product of the current IOL and the resistance Rs. Increased at (VDQ) and the increased voltage (VIL = VDQ-IOH.Rs = 0.13V) is applied to node A.
그러면, 비교기(COMP)는 상기 노드A에 인가된 전압(VIL)을 트랜스미션 라인(TL)을 통해 기준전압(VREF)과 비교하여 그에 따른 비교신호로 메모리를 제어하게 되는데, 이때, 동시에 동작하는 멀티 디램의 출력버퍼의 수가 증가하여 큰 전류가 전원으로부터 흐르게 되는데, 이로 인해 패키지 단자로부터 디램 내부 배선까지의 경로를 통한 인덕턴스성분에 의해 기전력이 발생하고 그 기전력이 커패시턴스 성분과 결합하여 디램의 신호 전달속도가 저하된다.Then, the comparator COMP compares the voltage VIL applied to the node A with the reference voltage VREF through the transmission line TL and controls the memory with the comparison signal according to the same. As the number of output buffers of the DRAM increases, a large current flows from the power source. This causes electromotive force generated by the inductance component through the path from the package terminal to the internal wiring of the DRAM, and the electromotive force is combined with the capacitance component to transmit the signal of the DRAM. Is lowered.
이에 따라, 본 발명은 상기 노드A와 버스 사이에 그 버스에 동일한 재질의 금속을 이용한 마이크로 스트립 라인인 오픈 스터브를 접속하여, 그 오픈 스터브로 비트수가 증가함에 따라 패키지단자로부터 디램 내부 배선의 경로를 통한 잡음성분을 상쇄시키는데, 이러한 일련의 과정을 설명한다.Accordingly, the present invention connects an open stub, which is a microstrip line using a metal of the same material, between the node A and the bus, so that the path of the internal wiring of the DRAM from the package terminal is increased as the number of bits increases with the open stub. This series of processes is described to cancel out noise components.
우선, 노드A에서 오픈 스터브(ST) 방향으로 바라본 저항(Zin)을 구하면 아래의 수식과 같다.First, when the resistance Zin obtained from the node A in the open stub ST direction is obtained, the following equation is obtained.
-------------식(1) ------------- Equation (1)
여기서,:전파상수here, Radio Frequency Constant
l:오픈 스터브의 길이l: length of open stub
:오픈 스터브의 특성 임피던스 Characteristics of open stubs
이때, 상기 전파상수()는 주파수의 함수이고, 상기 오픈 스터브(ST)에서의 로드 임피던스()는 무한대이므로 상기 식(1)은 아래와 같이 달리 표현할 수 있다.At this time, the radio wave constant ( ) Is a function of frequency, and the load impedance at the open stub ST ) Is infinite, so that Equation (1) can be expressed differently as follows.
--------식(2) -------- Equation (2)
여기서, k:비례상수Where k: proportional constant
f:디램의 동작주파수f: operating frequency of DRAM
상기 식(2)에서, 오픈 스터브(ST)의 길이(l)를 조정함으로써 디램의 동작주파수에 의한 저항을 무한대에 가깝게 하며, 높은 주파수(잡음성분)에 대하여는 저항이 0Ω에 근사하므로, 도4과 같이 디램의 출력신호와 비교기(COMP)의 입력신호의 파형이 나타나게 된다.In Equation (2), by adjusting the length (l) of the open stub (ST), the resistance due to the operating frequency of the DRAM is close to infinity, and the resistance is close to 0 Ω for the high frequency (noise component). The waveforms of the output signal of the DRAM and the input signal of the comparator COMP appear.
여기서, 상기 오픈 스터브(ST)의 특성 임피던스는 길이를 감소시켜 증가시킬 수 있고, 또한 오픈 스터브(ST)의 넓이를 감소시킴으로써 증가시킬 수 있다.Here, the characteristic impedance of the open stub ST can be increased by decreasing the length, and can also be increased by decreasing the width of the open stub ST.
이때, 상기와 같이 로우패스 필터 형태의 고주파성분을 상쇄시키는 기능을 상기 노드A에 커패시터를 접속하여서도 구현 가능하나, 이때에는 도5와 같이 디램의 출력신호와 비교기(COMP)의 입력신호의 파형이 나타나게 되므로 주파수의 선택도 및 구현의 용이성 면에서 오픈 스터브를 이용한 것 보다 유리하지 않다.At this time, the function of canceling the high frequency component of the low pass filter type can be implemented by connecting a capacitor to the node A as described above. In this case, as shown in FIG. 5, the waveform of the output signal of the DRAM and the input signal of the comparator COMP is shown. This appears to be less advantageous than using open stubs in terms of frequency selectivity and ease of implementation.
이상에서 상세히 설명한 바와같이 본 발명은 출력버퍼의 버퍼링의 증가에 따른 패키지 단자로부터 디램 내부 배선의 경로를 통한 잡음성분을 오픈 스터브로 상쇄시키는 효과가 있다.As described in detail above, the present invention has an effect of canceling the noise component through the path of the DRAM internal wiring to the open stub from the package terminal according to the increase in the buffering of the output buffer.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990043499A KR100343447B1 (en) | 1999-10-08 | 1999-10-08 | Interface apparatus for multi-dram |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990043499A KR100343447B1 (en) | 1999-10-08 | 1999-10-08 | Interface apparatus for multi-dram |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010036473A true KR20010036473A (en) | 2001-05-07 |
| KR100343447B1 KR100343447B1 (en) | 2002-07-11 |
Family
ID=19614534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990043499A KR100343447B1 (en) | 1999-10-08 | 1999-10-08 | Interface apparatus for multi-dram |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100343447B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100825096B1 (en) * | 2001-12-08 | 2008-04-25 | 삼성전자주식회사 | A Liquid Crystal Display for removing ripple noise |
-
1999
- 1999-10-08 KR KR1019990043499A patent/KR100343447B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100825096B1 (en) * | 2001-12-08 | 2008-04-25 | 삼성전자주식회사 | A Liquid Crystal Display for removing ripple noise |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100343447B1 (en) | 2002-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5898326A (en) | Signal transmission cable driver apparatus without a peaking coil | |
| US7750666B2 (en) | Reduced power differential type termination circuit | |
| US8358156B1 (en) | Voltage mode line driver and pre-emphasis circuit | |
| JPH07202947A (en) | Signal transmitting circuit | |
| KR19980018151A (en) | Push pull circuit | |
| KR100266902B1 (en) | Transmission line termination circuit of receipt and communication devices | |
| EP1720306A2 (en) | On-chip source termination in communication systems | |
| KR20030017398A (en) | Semiconductor apparatus capable of preventing multiple reflection from occurring, driving method and setting method thereof | |
| US6417776B1 (en) | Input buffer circuit having function for detecting cable connection | |
| KR100343447B1 (en) | Interface apparatus for multi-dram | |
| US20090231040A1 (en) | Output driver having pre-emphasis capability | |
| CN109831167B (en) | Pre-amplifier circuit and chip | |
| JPWO2006129490A1 (en) | Transmission line drive circuit | |
| CN108702153B (en) | Level shifter and calibration method | |
| EP1091492A1 (en) | An output buffer for digital signals | |
| JP4443392B2 (en) | Transmission switching circuit and semiconductor integrated circuit | |
| TW454114B (en) | Resistance adjustment device for control chips on the motherboard | |
| US5982218A (en) | Input circuit provided in a semiconductor integrated circuit, used in high-speed small-amplitude signal transmission system | |
| US6057713A (en) | Method and apparatus for performing voltage sampling | |
| JP2003032050A (en) | Preamplifier circuit | |
| JP2000165203A (en) | Active balun circuit | |
| JP4089799B2 (en) | Waveform generation circuit | |
| CN109543215B (en) | Vehicle-mounted Ethernet filter circuit and control method | |
| EP1248367A1 (en) | Active circuit simulating an inductance | |
| JPH09238164A (en) | Signal transmitter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100524 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |