JP4443392B2 - Transmission switching circuit and semiconductor integrated circuit - Google Patents

Transmission switching circuit and semiconductor integrated circuit Download PDF

Info

Publication number
JP4443392B2
JP4443392B2 JP2004344671A JP2004344671A JP4443392B2 JP 4443392 B2 JP4443392 B2 JP 4443392B2 JP 2004344671 A JP2004344671 A JP 2004344671A JP 2004344671 A JP2004344671 A JP 2004344671A JP 4443392 B2 JP4443392 B2 JP 4443392B2
Authority
JP
Japan
Prior art keywords
resistor
line driver
transmission
terminal
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004344671A
Other languages
Japanese (ja)
Other versions
JP2006157445A (en
Inventor
裕司 瀬川
拓光 堀江
幸哲 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2004344671A priority Critical patent/JP4443392B2/en
Publication of JP2006157445A publication Critical patent/JP2006157445A/en
Application granted granted Critical
Publication of JP4443392B2 publication Critical patent/JP4443392B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は、送信切り換え回路に関し、電力線や電話線を利用して通信を行う際に使用されるアナログフロントエンド回路において、送信信号の出力と非出力を切り換える送信切り換え回路および半導体集積回路に関する。   The present invention relates to a transmission switching circuit, and more particularly to a transmission switching circuit and a semiconductor integrated circuit that switch between output and non-output of a transmission signal in an analog front-end circuit used when communication is performed using a power line or a telephone line.

近時、電気機器に電力を供給するための電力線を利用してデータ通信等の情報伝達を行うネットワーク技術が検討されている。このネットワーク技術では、電力線の信号レベルは極めて小さい。従って、送受信される信号を正確に伝達するためには、ノイズによる誤動作の影響をできるだけ避けることが要求される。   Recently, a network technology for transmitting information such as data communication using a power line for supplying electric power to an electric device has been studied. In this network technology, the signal level of the power line is extremely small. Therefore, in order to accurately transmit a transmitted / received signal, it is required to avoid the influence of malfunction due to noise as much as possible.

電力線を信号線として利用して情報を伝達する際には、電力線が１本であるため、送信または受信のいずれか一方でしか情報を伝達することができない。従って、デバイス（装置）側で送信モードと受信モードを切り換える必要がある。そのモードの切り換え時に、信号線（電力線）に切り換えノイズが発生するため、実用化に向けてＳ／Ｎ比（信号対雑音比）を改善する技術が要求されている。   When information is transmitted using a power line as a signal line, since there is only one power line, information can be transmitted only in either transmission or reception. Therefore, it is necessary to switch between the transmission mode and the reception mode on the device (apparatus) side. Since switching noise is generated in the signal line (power line) when the mode is switched, a technique for improving the S / N ratio (signal-to-noise ratio) is required for practical use.

電話線を利用して情報伝達を行うネットワーク技術の一つである非対称ディジタル加入者線（ＡＤＳＬ）では、送信側にアナログフィルターとラインドライバを有するアナログフロントエンド回路が公知である（例えば、特許文献１参照。）。このアナログフロントエンド回路では、アナログフィルターにより、その前段で生成された信号のフィルター処理が行われて、送信信号が生成される。そして、フィルター処理された送信信号は、所望のＡＤＳＬ特性を実現するように、ラインドライバにより増幅または減衰されて電話線へ出力される。   In an asymmetric digital subscriber line (ADSL), which is one of network technologies for transmitting information using a telephone line, an analog front-end circuit having an analog filter and a line driver on the transmission side is known (for example, Patent Documents). 1). In this analog front end circuit, the signal generated in the preceding stage is filtered by an analog filter to generate a transmission signal. Then, the filtered transmission signal is amplified or attenuated by the line driver so as to realize a desired ADSL characteristic, and is output to the telephone line.

図５は、送信モードと受信モードの切り換え機能を有するアナログフロントエンド回路の送信切り換え回路を示すブロック図である。図５に示すように、アナログフィルター１とラインドライバ２の間に、送信切換スイッチ３，４が接続されている。ラインドライバ２から送信信号を出力するときには、送信切換スイッチ３，４はアナログフィルター１側に接続される。それによって、アナログフィルター１でフィルター処理された信号が、ラインドライバ２で増幅または減衰されて出力電圧Ｖoutの送信信号として信号線へ出力される。   FIG. 5 is a block diagram showing a transmission switching circuit of an analog front end circuit having a function of switching between a transmission mode and a reception mode. As shown in FIG. 5, transmission changeover switches 3 and 4 are connected between the analog filter 1 and the line driver 2. When a transmission signal is output from the line driver 2, the transmission selector switches 3 and 4 are connected to the analog filter 1 side. As a result, the signal filtered by the analog filter 1 is amplified or attenuated by the line driver 2 and output to the signal line as a transmission signal of the output voltage Vout.

一方、無信号時やディスイネーブル時など、送信信号を出力しないときには、送信切換スイッチ制御信号により送信切換スイッチ３，４の接続先が切り換えられて、ラインドライバ２の入力端子が接地される。それによって、図６に示すように、ラインドライバ２の出力が接地電位（０Ｖ）となり、アナログフィルター１のノイズ５がラインドライバ２を介して信号線に乗るのを防いでいる。   On the other hand, when no transmission signal is output, such as when there is no signal or disabled, the connection destination of the transmission selector switches 3 and 4 is switched by the transmission selector switch control signal, and the input terminal of the line driver 2 is grounded. Thereby, as shown in FIG. 6, the output of the line driver 2 becomes the ground potential (0 V), and the noise 5 of the analog filter 1 is prevented from getting on the signal line through the line driver 2.

特開２００２−１５８７４１号公報（図５、図６Ａ）JP 2002-158741 A (FIGS. 5 and 6A)

しかしながら、図５に示す送信切り換え回路では、送信切換スイッチ３，４の接続先がアナログフィルター１の出力側から接地側に切り換えられた瞬間に、アナログフィルター１で発生したＤＣオフセット電圧Ｖoff1分が０Ｖに落ちる。それに伴って、図６に示すように、ノイズ（ＤＣオフセット変動ノイズ）６がラインドライバ２で発生し、そのＤＣオフセット変動ノイズ６がラインドライバ２から信号線へ出力される。   However, in the transmission switching circuit shown in FIG. 5, the DC offset voltage Voff1 generated in the analog filter 1 is 0 V at the moment when the connection destination of the transmission switching switches 3 and 4 is switched from the output side of the analog filter 1 to the ground side. fall into. Accordingly, as shown in FIG. 6, noise (DC offset fluctuation noise) 6 is generated in the line driver 2, and the DC offset fluctuation noise 6 is output from the line driver 2 to the signal line.

ＡＤＳＬでは、信号線（電話線）の信号レベルが大きいため、このＤＣオフセット変動ノイズ６はさほど問題にならない。しかし、電力線を信号線として利用する場合には、上述したように、信号線の信号レベルが極めて小さい。そのため、送受信される信号を正確に伝達するには、ＤＣオフセット変動ノイズ６の影響をできるだけ小さくする必要がある。   In ADSL, since the signal level of the signal line (telephone line) is large, the DC offset fluctuation noise 6 does not cause much problem. However, when the power line is used as the signal line, as described above, the signal level of the signal line is extremely low. Therefore, in order to accurately transmit the transmitted / received signal, it is necessary to minimize the influence of the DC offset fluctuation noise 6.

この発明は、上述した問題点を解消するため、送受信モードの切り換え時に発生するノイズ成分を低減することによって、信号線のＳ／Ｎ比を改善することができるアナログフロントエンド回路の送信切り換え回路および半導体集積回路を提供することを目的とする。   In order to eliminate the above-described problems, the present invention reduces the noise component generated when switching between transmission and reception modes, thereby improving the S / N ratio of the signal line, and the transmission switching circuit of the analog front-end circuit. An object is to provide a semiconductor integrated circuit.

上述した課題を解決し、目的を達成するため、本発明にかかる送信切り換え回路および半導体集積回路では、アナログフィルターの第１の出力端子とラインドライバの第１の入力端子の間に第１の抵抗が接続される。ラインドライバの第１の出力端子とラインドライバの第１の入力端子の間に第２の抵抗が接続される。ラインドライバの第１の出力端子に第３の抵抗の一端が接続され、その第３の抵抗の他端とラインドライバの第１の入力端子の間に第１の容量が接続される。そして、第３の抵抗に並列に第１の送信切換スイッチが接続される。   In order to solve the above-described problems and achieve the object, in the transmission switching circuit and the semiconductor integrated circuit according to the present invention, a first resistor is provided between the first output terminal of the analog filter and the first input terminal of the line driver. Is connected. A second resistor is connected between the first output terminal of the line driver and the first input terminal of the line driver. One end of a third resistor is connected to the first output terminal of the line driver, and a first capacitor is connected between the other end of the third resistor and the first input terminal of the line driver. A first transmission changeover switch is connected in parallel with the third resistor.

また、アナログフィルターの第２の出力端子とラインドライバの第２の入力端子の間に第４の抵抗が接続される。ラインドライバの第２の出力端子とラインドライバの第２の入力端子の間に第５の抵抗が接続される。ラインドライバの第２の出力端子に第６の抵抗の一端が接続され、その第６の抵抗の他端とラインドライバの第２の入力端子の間に第２の容量が接続される。そして、第６の抵抗に並列に第２の送信切換スイッチが接続される。第１の送信切換スイッチおよび第２の送信切換スイッチのオン状態とオフ状態の切り換えは、ラインドライバから送信信号を出力するときと出力しないときの切り換え時に行われる。   A fourth resistor is connected between the second output terminal of the analog filter and the second input terminal of the line driver. A fifth resistor is connected between the second output terminal of the line driver and the second input terminal of the line driver. One end of a sixth resistor is connected to the second output terminal of the line driver, and a second capacitor is connected between the other end of the sixth resistor and the second input terminal of the line driver. A second transmission changeover switch is connected in parallel with the sixth resistor. The first transmission changeover switch and the second transmission changeover switch are switched between the on state and the off state when the transmission signal is output from the line driver and when the transmission signal is not output.

この発明によれば、ラインドライバから送信信号を出力しないときには、第１の送信切換スイッチと第２の送信切換スイッチがオン状態となる。それによって、第１の容量と第１の抵抗と第２の抵抗からなるフィルターと、第２の容量と第４の抵抗と第５の抵抗からなるフィルターにより、第１の送信切換スイッチおよび第２の送信切換スイッチがオフ状態からオン状態に切り換わるときのノイズが除去される。   According to the present invention, when the transmission signal is not output from the line driver, the first transmission changeover switch and the second transmission changeover switch are turned on. As a result, the first transmission changeover switch and the second transmission are provided by the filter including the first capacitor, the first resistor, and the second resistor, and the filter including the second capacitor, the fourth resistor, and the fifth resistor. The noise when the transmission changeover switch is switched from the off state to the on state is removed.

本発明によれば、送受信モードの切り換え時に発生するノイズ成分を低減することができるので、信号線のＳ／Ｎ比を改善することが可能なアナログフロントエンド回路の送信切り換え回路および半導体集積回路が得られるという効果を奏する。   According to the present invention, a noise component generated when switching between transmission and reception modes can be reduced, so that a transmission switching circuit and a semiconductor integrated circuit of an analog front-end circuit capable of improving the S / N ratio of a signal line are provided. The effect is obtained.

以下に添付図面を参照して、この発明にかかる送信切り換え回路および半導体集積回路の好適な実施の形態を詳細に説明する。   Exemplary embodiments of a transmission switching circuit and a semiconductor integrated circuit according to the present invention are explained in detail below with reference to the accompanying drawings.

（実施の形態１）
図１は、実施の形態１の送信切り換え回路を示すブロック図である。図１に示すように、実施の形態１の送信切り換え回路は、一対の送信切換スイッチ１３，１４、一対の容量１５，１６および三対の抵抗１７，１８，１９，２０，２１，２２を備えている。これらのうち、一対の送信切換スイッチ１３，１４と第３の抵抗１７および第６の抵抗１８は、特に限定しないが、例えば図１において破線で示すＩＣ（集積回路）１００の内部に設けられている。また、一対の容量１５，１６と残りの抵抗１９，２０，２１，２２は、ＩＣ１００に外付けされている。図１において、符号２３、２４、２５、２６、２７、２８、２９および３０は、ＩＣ１００の内部と外部とを接続するための端子である。 (Embodiment 1)
FIG. 1 is a block diagram illustrating a transmission switching circuit according to the first embodiment. As shown in FIG. 1, the transmission switching circuit of the first embodiment includes a pair of transmission switching switches 13 and 14, a pair of capacitors 15 and 16, and three pairs of resistors 17, 18, 19, 20, 21 and 22. ing. Among these, the pair of transmission changeover switches 13 and 14 and the third resistor 17 and the sixth resistor 18 are not particularly limited. For example, they are provided inside an IC (integrated circuit) 100 indicated by a broken line in FIG. Yes. The pair of capacitors 15 and 16 and the remaining resistors 19, 20, 21 and 22 are externally attached to the IC 100. In FIG. 1, reference numerals 23, 24, 25, 26, 27, 28, 29, and 30 are terminals for connecting the inside and the outside of the IC 100.

差動信号を出力するアナログフィルター１１の第１の出力端子は、第１の端子２３に接続されている。第１の端子２３と第２の端子２４の間には、第１の抵抗１９が接続されている。第２の端子２４は、差動信号が入力されるラインドライバ１２の第１の入力端子に接続されている。第２の端子２４と第３の端子２５の間には、第１の容量１５が接続されている。また、第２の端子２４と第４の端子２６の間には、第２の抵抗２０が接続されている。第４の端子２６は、ラインドライバ１２の第１の出力端子に接続されている。第３の端子２５と第４の端子２６との間には、第１の送信切換スイッチ１３と第３の抵抗１７が並列に接続されている。   The first output terminal of the analog filter 11 that outputs a differential signal is connected to the first terminal 23. A first resistor 19 is connected between the first terminal 23 and the second terminal 24. The second terminal 24 is connected to the first input terminal of the line driver 12 to which a differential signal is input. A first capacitor 15 is connected between the second terminal 24 and the third terminal 25. The second resistor 20 is connected between the second terminal 24 and the fourth terminal 26. The fourth terminal 26 is connected to the first output terminal of the line driver 12. A first transmission changeover switch 13 and a third resistor 17 are connected in parallel between the third terminal 25 and the fourth terminal 26.

アナログフィルター１１の第２の出力端子は、第５の端子２７に接続されている。第５の端子２７と第６の端子２８の間には、第４の抵抗２１が接続されている。第６の端子２８は、ラインドライバ１２の第２の入力端子に接続されている。第６の端子２８と第７の端子２９の間には、第２の容量１６が接続されている。また、第６の端子２８と第８の端子３０の間には、第５の抵抗２２が接続されている。第８の端子３０は、ラインドライバ１２の第２の出力端子に接続されている。第７の端子２９と第８の端子３０との間には、第２の送信切換スイッチ１４と第６の抵抗１８が並列に接続されている。   The second output terminal of the analog filter 11 is connected to the fifth terminal 27. A fourth resistor 21 is connected between the fifth terminal 27 and the sixth terminal 28. The sixth terminal 28 is connected to the second input terminal of the line driver 12. A second capacitor 16 is connected between the sixth terminal 28 and the seventh terminal 29. A fifth resistor 22 is connected between the sixth terminal 28 and the eighth terminal 30. The eighth terminal 30 is connected to the second output terminal of the line driver 12. Between the seventh terminal 29 and the eighth terminal 30, the second transmission changeover switch 14 and the sixth resistor 18 are connected in parallel.

第１の送信切換スイッチ１３と第２の送信切換スイッチ１４は、送信切換スイッチ制御信号により、同時にオン／オフの切り換えが行われる。第１および第２の送信切換スイッチ１３，１４は、例えばＰチャネルの電界効果トランジスタであり、そのゲートに入力される送信切換スイッチ制御信号が相対的に高いレベルおよび低いレベルのときにそれぞれオフ状態およびオン状態となる。ラインドライバ１２から出力される電圧Ｖoutの差動出力信号は、第４の端子２６と第８の端子３０を介して、信号線、例えば電力線に送信信号として出力される。   The first transmission changeover switch 13 and the second transmission changeover switch 14 are simultaneously switched on / off by a transmission changeover switch control signal. The first and second transmission changeover switches 13 and 14 are, for example, P-channel field effect transistors, and are turned off when the transmission changeover switch control signal input to their gates is at a relatively high level and low level, respectively. And it becomes an ON state. The differential output signal of the voltage Vout output from the line driver 12 is output as a transmission signal to a signal line, for example, a power line, via the fourth terminal 26 and the eighth terminal 30.

なお、第１の容量１５、第２の容量１６、第１の抵抗１９、第２の抵抗２０、第４の抵抗２１および第５の抵抗２２のうちいずれか一つ以上をＩＣ１００の内部に設けてもよい。   One or more of the first capacitor 15, the second capacitor 16, the first resistor 19, the second resistor 20, the fourth resistor 21, and the fifth resistor 22 are provided in the IC 100. May be.

図２は、図１に示す回路の送受信切り換え時の信号波形を示す波形図である。図１に示す回路では、送信信号を出力するときには、第１の送信切換スイッチ１３と第２の送信切換スイッチ１４がオフ状態となる。このときのラインドライバ１２の出力Ｖoutには、アナログフィルター１１で発生したＤＣオフセット電圧Ｖoff1がそのまま出力される。一方、送信信号を出力しないときには、第１の送信切換スイッチ１３と第２の送信切換スイッチ１４がオン状態となり、第３の端子２５と第４の端子２６、および第７の端子２９と第８の端子３０が、それぞれ短絡する。   FIG. 2 is a waveform diagram showing signal waveforms when the circuit shown in FIG. 1 is switched between transmission and reception. In the circuit shown in FIG. 1, when a transmission signal is output, the first transmission selector switch 13 and the second transmission selector switch 14 are turned off. At this time, the DC offset voltage Voff1 generated in the analog filter 11 is output as it is to the output Vout of the line driver 12. On the other hand, when the transmission signal is not output, the first transmission switch 13 and the second transmission switch 14 are turned on, and the third terminal 25 and the fourth terminal 26, and the seventh terminal 29 and the eighth terminal The terminals 30 are short-circuited.

それによって、第１の容量１５と第１の抵抗１９と第２の抵抗２０からなるフィルターと、第２の容量１６と第４の抵抗２１と第５の抵抗２２からなるフィルターにより、第１の送信切換スイッチ１３および第２の送信切換スイッチ１４がオフ状態からオン状態に切り換わるときのノイズが除去される。ラインドライバ１２の出力Ｖoutは、ノイズのないアナログフィルター１１のＤＣオフセット電圧Ｖoff1となる。   Accordingly, the first capacitor 15, the first resistor 19, and the second resistor 20, and the filter including the second capacitor 16, the fourth resistor 21, and the fifth resistor 22, Noise when the transmission switch 13 and the second transmission switch 14 are switched from the off state to the on state is eliminated. The output Vout of the line driver 12 becomes the DC offset voltage Voff1 of the analog filter 11 without noise.

（実施の形態２）
図３は、実施の形態２の送信切り換え回路を示すブロック図である。図３に示すように、実施の形態２の送信切り換え回路は、一対の送信切換スイッチ４３，４４、一対の容量４５，４６および四対の抵抗４７，４８，４９，５０，５１，５２，５３，５４を備えている。これらのうち、一対の送信切換スイッチ４３，４４、一対の容量４５，４６、第３の抵抗４７、第７の抵抗４８、第４の抵抗５３および第８の抵抗５４は、特に限定しないが、例えば図３において破線で示すＩＣ２００の内部に設けられている。また、残りの抵抗４９，５０，５１，５２は、ＩＣ２００に外付けされている。図３において、符号５５、５６、５７、５８、５９および６０は、ＩＣ２００の内部と外部とを接続するための端子である。 (Embodiment 2)
FIG. 3 is a block diagram illustrating a transmission switching circuit according to the second embodiment. As shown in FIG. 3, the transmission switching circuit of the second embodiment includes a pair of transmission switching switches 43 and 44, a pair of capacitors 45 and 46, and four pairs of resistors 47, 48, 49, 50, 51, 52, and 53. , 54 are provided. Among these, the pair of transmission changeover switches 43 and 44, the pair of capacitors 45 and 46, the third resistor 47, the seventh resistor 48, the fourth resistor 53, and the eighth resistor 54 are not particularly limited. For example, it is provided inside the IC 200 indicated by a broken line in FIG. The remaining resistors 49, 50, 51, 52 are externally attached to the IC 200. In FIG. 3, reference numerals 55, 56, 57, 58, 59 and 60 are terminals for connecting the inside and the outside of the IC 200.

差動信号を出力するアナログフィルター４１の第１の出力端子は、第４の抵抗５３を介して、差動信号が入力されるラインドライバ４２の第１の入力端子に接続されている。また、アナログフィルター４１の第１の出力端子は、第１の端子５５に接続されている。第１の端子５５と第２の端子５６の間には、第１の抵抗４９が接続されている。第２の端子５６とラインドライバ４２の第１の入力端子との間には、第１の送信切換スイッチ４３が接続されている。また、第２の端子５６と第３の端子５７の間には、第２の抵抗５０が接続されている。第３の端子５７は、ラインドライバ４２の第１の出力端子に接続されている。ラインドライバ４２の第１の出力端子と第１の入力端子の間には、第１の容量４５と第３の抵抗４７が並列に接続されている。   A first output terminal of the analog filter 41 that outputs a differential signal is connected via a fourth resistor 53 to a first input terminal of the line driver 42 to which the differential signal is input. The first output terminal of the analog filter 41 is connected to the first terminal 55. A first resistor 49 is connected between the first terminal 55 and the second terminal 56. A first transmission changeover switch 43 is connected between the second terminal 56 and the first input terminal of the line driver 42. A second resistor 50 is connected between the second terminal 56 and the third terminal 57. The third terminal 57 is connected to the first output terminal of the line driver 42. Between the first output terminal and the first input terminal of the line driver 42, a first capacitor 45 and a third resistor 47 are connected in parallel.

アナログフィルター４１の第２の出力端子は、第８の抵抗５４を介して、ラインドライバ４２の第２の入力端子に接続されている。また、アナログフィルター４１の第２の出力端子は、第４の端子５８に接続されている。第４の端子５８と第５の端子５９の間には、第５の抵抗５１が接続されている。第５の端子５９とラインドライバ４２の第２の入力端子との間には、第２の送信切換スイッチ４４が接続されている。また、第５の端子５９と第６の端子６０の間には、第６の抵抗５２が接続されている。第６の端子６０は、ラインドライバ４２の第２の出力端子に接続されている。ラインドライバ４２の第２の出力端子と第２の入力端子の間には、第２の容量４６と第７の抵抗４８が並列に接続されている。   The second output terminal of the analog filter 41 is connected to the second input terminal of the line driver 42 via the eighth resistor 54. The second output terminal of the analog filter 41 is connected to the fourth terminal 58. A fifth resistor 51 is connected between the fourth terminal 58 and the fifth terminal 59. A second transmission changeover switch 44 is connected between the fifth terminal 59 and the second input terminal of the line driver 42. A sixth resistor 52 is connected between the fifth terminal 59 and the sixth terminal 60. The sixth terminal 60 is connected to the second output terminal of the line driver 42. A second capacitor 46 and a seventh resistor 48 are connected in parallel between the second output terminal and the second input terminal of the line driver 42.

第１の送信切換スイッチ４３と第２の送信切換スイッチ４４は、送信切換スイッチ制御信号により、同時にオン／オフの切り換えが行われる。第１および第２の送信切換スイッチ４３，４４は、例えばＮチャネルの電界効果トランジスタであり、そのゲートに入力される送信切換スイッチ制御信号が相対的に高いレベルおよび低いレベルのときにそれぞれオン状態およびオフ状態となる。ラインドライバ４２から出力される電圧Ｖoutの差動出力信号は、第３の端子５７と第６の端子６０を介して、信号線、例えば電力線に送信信号として出力される。   The first transmission changeover switch 43 and the second transmission changeover switch 44 are simultaneously switched on / off by a transmission changeover switch control signal. The first and second transmission changeover switches 43 and 44 are, for example, N-channel field effect transistors, and are turned on when the transmission changeover switch control signal input to the gate thereof is at a relatively high level and low level, respectively. And the off state. The differential output signal of the voltage Vout output from the line driver 42 is output as a transmission signal to a signal line, for example, a power line, via the third terminal 57 and the sixth terminal 60.

なお、第１の抵抗４９、第２の抵抗５０、第５の抵抗５１および第６の抵抗５２のうちいずれか一つ以上をＩＣ２００の内部に設けてもよい。   Note that one or more of the first resistor 49, the second resistor 50, the fifth resistor 51, and the sixth resistor 52 may be provided in the IC 200.

図４は、図３に示す回路の送受信切り換え時の信号波形を示す波形図である。図３に示す回路では、送信信号を出力するときには、第１の送信切換スイッチ４３と第２の送信切換スイッチ４４がオン状態となる。このときのラインドライバ４２の出力Ｖoutには、アナログフィルター４１で発生したＤＣオフセット電圧Ｖoff1がそのまま出力される。一方、送信信号を出力しないときには、第１の送信切換スイッチ４３と第２の送信切換スイッチ４４がオフ状態となる。   FIG. 4 is a waveform diagram showing signal waveforms at the time of switching between transmission and reception in the circuit shown in FIG. In the circuit shown in FIG. 3, when a transmission signal is output, the first transmission switch 43 and the second transmission switch 44 are turned on. At this time, the DC offset voltage Voff1 generated in the analog filter 41 is output as it is to the output Vout of the line driver 42. On the other hand, when no transmission signal is output, the first transmission changeover switch 43 and the second transmission changeover switch 44 are turned off.

それによって、第１の容量４５と第３の抵抗４７と第４の抵抗５３からなるフィルターと、第２の容量４６と第７の抵抗４８と第８の抵抗５４からなるフィルターにより、第１の送信切換スイッチ４３および第２の送信切換スイッチ４４がオン状態からオフ状態に切り換わるときに、アナログフィルター４１のＤＣオフセット電圧Ｖoff1によるノイズが除去される。ラインドライバ４２の出力Ｖoutは、ノイズのないアナログフィルター４１のＤＣオフセット電圧Ｖoff1とラインドライバ４２のＤＣオフセット電圧Ｖoff2を足した電圧となる。   As a result, the first capacitor 45, the third resistor 47, and the fourth resistor 53 filter, and the second capacitor 46, the seventh resistor 48, and the eighth resistor 54 filter, When the transmission selector switch 43 and the second transmission selector switch 44 are switched from the on state to the off state, noise due to the DC offset voltage Voff1 of the analog filter 41 is removed. The output Vout of the line driver 42 is a voltage obtained by adding the DC offset voltage Voff1 of the analog filter 41 without noise and the DC offset voltage Voff2 of the line driver 42.

この場合、ＩＣ２００の内部の抵抗（第１および第７の抵抗４７，５３と第２および第８の抵抗４８，５４）と外部の抵抗（第３および第４の抵抗４９，５０と第５および第６の抵抗５１，５２）の相対誤差を小さくする必要がある。これは、その相対誤差が大きいと、第１および第２の送信切換スイッチ４３，４４のオン／オフの切り換え時に、ラインドライバ４２のＤＣオフセット電圧Ｖoff2によるノイズが発生するおそれがあるからである。この問題は、実施の形態１では起こらない。   In this case, the internal resistors (first and seventh resistors 47 and 53 and second and eighth resistors 48 and 54) of the IC 200 and external resistors (third and fourth resistors 49 and 50 and fifth and fifth resistors) are provided. It is necessary to reduce the relative error of the sixth resistors 51 and 52). This is because if the relative error is large, noise due to the DC offset voltage Voff2 of the line driver 42 may be generated when the first and second transmission changeover switches 43 and 44 are switched on / off. This problem does not occur in the first embodiment.

以上において本発明は、上述した実施の形態に限らず、種々変更可能である。また、本発明は、電力線を利用したネットワーク技術に用いられるアナログフロントエンド回路以外にも、電話線を利用したネットワーク技術や無線通信技術に用いられるアナログフロントエンド回路にも適用可能である。   As described above, the present invention is not limited to the above-described embodiment, and various modifications can be made. Further, the present invention can be applied to an analog front-end circuit used for a network technology using a telephone line or a wireless communication technology in addition to an analog front-end circuit used for a network technology using a power line.

以上のように、本発明にかかる送信切り換え回路および半導体集積回路は、電力線や電話線を利用したネットワーク技術や無線通信技術に有用であり、特に、それらの技術に用いられる送受信切り換え機能を有する電力線搬送モデムやＡＤＳＬアナログフロントエンド回路に適している。   As described above, the transmission switching circuit and the semiconductor integrated circuit according to the present invention are useful for network technologies and wireless communication technologies using power lines and telephone lines, and in particular, power lines having a transmission / reception switching function used in those technologies. Suitable for carrier modems and ADSL analog front-end circuits.

実施の形態１の送信切り換え回路を示すブロック図である。3 is a block diagram illustrating a transmission switching circuit according to the first embodiment. FIG. 図１に示す回路の送受信切り換え時の信号波形を示す波形図である。It is a wave form diagram which shows the signal waveform at the time of transmission / reception switching of the circuit shown in FIG. 実施の形態２の送信切り換え回路を示すブロック図である。6 is a block diagram illustrating a transmission switching circuit according to a second embodiment. FIG. 図３に示す回路の送受信切り換え時の信号波形を示す波形図である。It is a wave form diagram which shows the signal waveform at the time of transmission / reception switching of the circuit shown in FIG. 一般的な送信切り換え回路を示すブロック図である。It is a block diagram which shows a general transmission switching circuit. 図５に示す回路の送受信切り換え時の信号波形を示す波形図である。FIG. 6 is a waveform diagram showing signal waveforms at the time of switching between transmission and reception in the circuit shown in FIG. 5.

符号の説明Explanation of symbols

１１，４１ アナログフィルター
１２，４２ ラインドライバ
１３，４３ 第１の送信切換スイッチ
１４，４４ 第２の送信切換スイッチ
１５，４５ 第１の容量
１６，４６ 第２の容量
１７，４７ 第３の抵抗
１８，５２ 第６の抵抗
１９，４９ 第１の抵抗
２０，５０ 第２の抵抗
２１，５３ 第４の抵抗
２２，５１ 第５の抵抗
４８ 第７の抵抗
５４ 第８の抵抗


11, 41 Analog filter 12, 42 Line driver 13, 43 First transmission selector switch 14, 44 Second transmission selector switch 15, 45 First capacitor 16, 46 Second capacitor 17, 47 Third resistor 18 , 52 Sixth resistor 19, 49 First resistor 20, 50 Second resistor 21, 53 Fourth resistor 22, 51 Fifth resistor 48 Seventh resistor 54 Eighth resistor


Claims (10)

アナログフィルターの第１の出力端子とラインドライバの第１の入力端子の間に接続された第１の抵抗と、
前記ラインドライバの第１の出力端子とラインドライバの前記第１の入力端子の間に接続された第２の抵抗と、
ラインドライバの前記第１の出力端子に一端が接続された第３の抵抗と、
前記第３の抵抗の他端とラインドライバの前記第１の入力端子の間に接続された第１の容量と、
前記第３の抵抗に並列に接続された第１の送信切換スイッチと、
前記アナログフィルターの第２の出力端子と前記ラインドライバの第２の入力端子の間に接続された第４の抵抗と、
前記ラインドライバの第２の出力端子とラインドライバの前記第２の入力端子の間に接続された第５の抵抗と、
ラインドライバの前記第２の出力端子に一端が接続された第６の抵抗と、
前記第６の抵抗の他端とラインドライバの前記第２の入力端子の間に接続された第２の容量と、
前記第６の抵抗に並列に接続された第２の送信切換スイッチと、を具備し、
前記ラインドライバから送信信号を出力するときと出力しないときの切り換え時に、前記第１の送信切換スイッチおよび前記第２の送信切換スイッチのオン状態とオフ状態の切り換えを行うことを特徴とする送信切り換え回路。 A first resistor connected between the first output terminal of the analog filter and the first input terminal of the line driver;
A second resistor connected between the first output terminal of the line driver and the first input terminal of the line driver;
A third resistor having one end connected to the first output terminal of the line driver;
A first capacitor connected between the other end of the third resistor and the first input terminal of the line driver;
A first transmission changeover switch connected in parallel to the third resistor;
A fourth resistor connected between a second output terminal of the analog filter and a second input terminal of the line driver;
A fifth resistor connected between the second output terminal of the line driver and the second input terminal of the line driver;
A sixth resistor having one end connected to the second output terminal of the line driver;
A second capacitor connected between the other end of the sixth resistor and the second input terminal of the line driver;
A second transmission changeover switch connected in parallel to the sixth resistor,
Transmission switching characterized in that the first transmission changeover switch and the second transmission changeover switch are switched between an on state and an off state when switching between outputting and not transmitting a transmission signal from the line driver. circuit. 前記第１の送信切換スイッチ、前記第２の送信切換スイッチ、前記第３の抵抗および前記第６の抵抗は、前記アナログフィルターおよび前記ラインドライバと同じ半導体チップに集積されていることを特徴とする請求項１に記載の送信切り換え回路。   The first transmission selector switch, the second transmission selector switch, the third resistor, and the sixth resistor are integrated on the same semiconductor chip as the analog filter and the line driver. The transmission switching circuit according to claim 1. 前記第１の容量、前記第２の容量、前記第１の抵抗、前記第２の抵抗、前記第４の抵抗および前記第５の抵抗は、前記アナログフィルターおよび前記ラインドライバが集積された半導体チップに対して外付けされることを特徴とする請求項１または２に記載の送信切り換え回路。   The first capacitor, the second capacitor, the first resistor, the second resistor, the fourth resistor, and the fifth resistor are a semiconductor chip on which the analog filter and the line driver are integrated. The transmission switching circuit according to claim 1, wherein the transmission switching circuit is externally attached to the transmission circuit. 前記ラインドライバから送信信号を出力しないとき、前記第１の送信切換スイッチはオン状態となって前記第３の抵抗の一端と他端を短絡し、前記第２の送信切換スイッチはオン状態となって前記第６の抵抗の一端と他端を短絡することを特徴とする請求項１〜３のいずれか一つに記載の送信切り換え回路。   When no transmission signal is output from the line driver, the first transmission selector switch is turned on to short-circuit one end and the other end of the third resistor, and the second transmission selector switch is turned on. The transmission switching circuit according to claim 1, wherein one end and the other end of the sixth resistor are short-circuited. アナログフィルターと、
ラインドライバと、
前記アナログフィルターの第１の出力端子と第１の抵抗の一端に接続される第１の端子と、
前記ラインドライバの第１の入力端子と前記第１の抵抗の他端、第２の抵抗の一端及び第１の容量の一端に接続される第２の端子と、
前記ラインドライバの第１の出力端子に一端が接続された第３の抵抗と、
前記第３の抵抗の他端と前記第１の容量の他端に接続される第３の端子と、
前記ラインドライバの前記第１の出力端子と前記第２の抵抗の他端に接続される第４の端子と、
前記第３の端子と前記第４の端子の間に、前記第３の抵抗に並列に接続された第１の送信切換スイッチと、
前記アナログフィルターの第２の出力端子と第４の抵抗の一端に接続される第５の端子と、
前記ラインドライバの第２の入力端子と前記第４の抵抗の他端、第５の抵抗の一端及び第２の容量の一端に接続される第６の端子と、
前記ラインドライバの第２の出力端子に一端が接続された第６の抵抗と、
前記第６の抵抗の他端と前記第２の容量の他端に接続される第７の端子と、
前記ラインドライバの前記第２の出力端子と前記第５の抵抗の他端に接続される第８の端子と、
前記第７の端子と前記第８の端子の間に、前記第６の抵抗に並列に接続された第２の送信切換スイッチと、
を具備し、
前記ラインドライバから送信信号を出力するときと出力しないときの切り換え時に、前記第１の送信切換スイッチおよび前記第２の送信切換スイッチのオン状態とオフ状態の切り換えを行うことを特徴とする半導体集積回路。 An analog filter,
A line driver;
A first terminal connected to a first output terminal of the analog filter and one end of a first resistor;
A second terminal connected to the first input terminal of the line driver and the other end of the first resistor, one end of a second resistor, and one end of a first capacitor;
A third resistor having one end connected to the first output terminal of the line driver;
A third terminal connected to the other end of the third resistor and the other end of the first capacitor;
A fourth terminal connected to the first output terminal of the line driver and the other end of the second resistor;
A first transmission changeover switch connected in parallel with the third resistor between the third terminal and the fourth terminal;
A fifth terminal connected to a second output terminal of the analog filter and one end of a fourth resistor;
A sixth terminal connected to the second input terminal of the line driver and the other end of the fourth resistor, one end of a fifth resistor, and one end of a second capacitor;
A sixth resistor having one end connected to the second output terminal of the line driver;
A seventh terminal connected to the other end of the sixth resistor and the other end of the second capacitor;
An eighth terminal connected to the second output terminal of the line driver and the other end of the fifth resistor;
A second transmission changeover switch connected in parallel with the sixth resistor between the seventh terminal and the eighth terminal;
Comprising
A semiconductor integrated circuit characterized in that the first transmission switch and the second transmission switch are switched between an on state and an off state when switching between outputting and not outputting a transmission signal from the line driver. circuit. アナログフィルターの第１の出力端子に一端が接続された第１の抵抗と、
前記第１の抵抗の他端とラインドライバの第１の出力端子の間に接続された第２の抵抗と、
ラインドライバの前記第１の出力端子と前記ラインドライバの第１の入力端子の間に接続された第１の容量と、
前記第１の容量に並列に接続された第３の抵抗と、
アナログフィルターの前記第１の出力端子とラインドライバの前記第１の入力端子の間に接続された第４の抵抗と、
前記第１の抵抗と前記第２の抵抗との接続ノードと、ラインドライバの前記第１の入力端子の間に接続された第１の送信切換スイッチと、
前記アナログフィルターの第２の出力端子に一端が接続された第５の抵抗と、
前記第５の抵抗の他端と前記ラインドライバの第２の出力端子の間に接続された第６の抵抗と、
ラインドライバの前記第２の出力端子と前記ラインドライバの第２の入力端子の間に接続された第２の容量と、
前記第２の容量に並列に接続された第７の抵抗と、
アナログフィルターの前記第２の出力端子とラインドライバの前記第２の入力端子の間に接続された第８の抵抗と、
前記第５の抵抗と第６の抵抗との接続ノードと、ラインドライバの前記第２の入力端子の間に接続された第２の送信切換スイッチと、を具備し、
前記ラインドライバから送信信号を出力するときと出力しないときの切り換え時に、前記第１の送信切換スイッチおよび前記第２の送信切換スイッチのオン状態とオフ状態の切り換えを行うことを特徴とする送信切り換え回路。 A first resistor having one end connected to the first output terminal of the analog filter;
A second resistor connected between the other end of the first resistor and a first output terminal of the line driver;
A first capacitor connected between the first output terminal of the line driver and the first input terminal of the line driver;
A third resistor connected in parallel to the first capacitor;
A fourth resistor connected between the first output terminal of the analog filter and the first input terminal of the line driver;
A first transmission changeover switch connected between a connection node between the first resistor and the second resistor and the first input terminal of a line driver;
A fifth resistor having one end connected to the second output terminal of the analog filter;
A sixth resistor connected between the other end of the fifth resistor and the second output terminal of the line driver;
A second capacitor connected between the second output terminal of the line driver and the second input terminal of the line driver;
A seventh resistor connected in parallel to the second capacitor;
An eighth resistor connected between the second output terminal of the analog filter and the second input terminal of the line driver;
A connection node between the fifth resistor and the sixth resistor, and a second transmission changeover switch connected between the second input terminal of the line driver,
Transmission switching characterized in that the first transmission changeover switch and the second transmission changeover switch are switched between an on state and an off state when switching between outputting and not transmitting a transmission signal from the line driver. circuit. 前記第１の送信切換スイッチ、前記第２の送信切換スイッチ、前記第１の容量、前記第２の容量、前記第３の抵抗および前記第７の抵抗は、前記アナログフィルターおよび前記ラインドライバと同じ半導体チップに集積されていることを特徴とする請求項６に記載の送信切り換え回路。   The first transmission selector switch, the second transmission selector switch, the first capacitor, the second capacitor, the third resistor, and the seventh resistor are the same as the analog filter and the line driver. The transmission switching circuit according to claim 6, wherein the transmission switching circuit is integrated on a semiconductor chip. 前記第１の抵抗、前記第２の抵抗、前記第５の抵抗および前記第６の抵抗は、前記アナログフィルターおよび前記ラインドライバが集積された半導体チップに対して外付けされることを特徴とする請求項６または７に記載の送信切り換え回路。   The first resistor, the second resistor, the fifth resistor, and the sixth resistor are externally attached to a semiconductor chip on which the analog filter and the line driver are integrated. The transmission switching circuit according to claim 6 or 7. 前記ラインドライバから送信信号を出力しないとき、前記第１の送信切換スイッチはオン状態となって前記第１の抵抗と前記第２の抵抗の接続ノードと前記ラインドライバの前記第１の入力端子を短絡し、前記第２の送信切換スイッチはオン状態となって前記第５の抵抗と第６の抵抗の接続ノードと前記ラインドライバの前記第２の入力端子を短絡することを特徴とする請求項１〜３のいずれか一つに記載の送信切り換え回路。   When the transmission signal is not output from the line driver, the first transmission changeover switch is turned on and the connection node of the first resistor and the second resistor and the first input terminal of the line driver are connected. The second transmission changeover switch is turned on to short-circuit the connection node of the fifth resistor and the sixth resistor and the second input terminal of the line driver. The transmission switching circuit according to any one of 1 to 3. アナログフィルターと、
ラインドライバと、
前記アナログフィルターの第１の出力端子と第１の抵抗の一端に接続される第１の端子と、
前記第１の抵抗の他端と第２の抵抗の一端に接続される第２の端子と、
前記第２の抵抗の他端と前記ラインドライバの第１の出力端子に接続される第３の端子と、
前記ラインドライバの第１の入力端子と前記ラインドライバの前記第１の出力端子の間に接続された第１の容量と、
前記第１の容量に並列に接続された第３の抵抗と、
前記アナログフィルターの前記第１の出力端子と前記ラインドライバの前記第１の入力端子の間に接続された第４の抵抗と、
前記第２の端子と前記ラインドライバの前記第１の入力端子の間に接続された第１の送信切換スイッチと、
前記アナログフィルターの第２の出力端子と第５の抵抗の一端に接続される第４の端子と、
前記第５の抵抗の他端と第６の抵抗の一端に接続される第５の端子と、
前記第６の抵抗の他端と前記ラインドライバの第２の出力端子に接続される第６の端子と、
前記ラインドライバの第２の入力端子と前記ラインドライバの前記第２の出力端子の間に接続された第２の容量と、
前記第２の容量に並列に接続された第７の抵抗と、
前記アナログフィルターの前記第２の出力端子と前記ラインドライバの前記第２の入力端子の間に接続された第８の抵抗と、
前記第５の端子と前記ラインドライバの前記第２の入力端子の間に接続された第２の送信切換スイッチと、
を具備し、
前記ラインドライバから送信信号を出力するときと出力しないときの切り換え時に、前記第１の送信切換スイッチおよび前記第２の送信切換スイッチのオン状態とオフ状態の切り換えを行うことを特徴とする送信切り換え回路。



An analog filter,
A line driver;
A first terminal connected to a first output terminal of the analog filter and one end of a first resistor;
A second terminal connected to the other end of the first resistor and one end of a second resistor;
A third terminal connected to the other end of the second resistor and a first output terminal of the line driver;
A first capacitor connected between a first input terminal of the line driver and the first output terminal of the line driver;
A third resistor connected in parallel to the first capacitor;
A fourth resistor connected between the first output terminal of the analog filter and the first input terminal of the line driver;
A first transmission changeover switch connected between the second terminal and the first input terminal of the line driver;
A fourth terminal connected to a second output terminal of the analog filter and one end of a fifth resistor;
A fifth terminal connected to the other end of the fifth resistor and one end of a sixth resistor;
A sixth terminal connected to the other end of the sixth resistor and a second output terminal of the line driver;
A second capacitor connected between the second input terminal of the line driver and the second output terminal of the line driver;
A seventh resistor connected in parallel to the second capacitor;
An eighth resistor connected between the second output terminal of the analog filter and the second input terminal of the line driver;
A second transmission changeover switch connected between the fifth terminal and the second input terminal of the line driver;
Comprising
Transmission switching characterized in that the first transmission changeover switch and the second transmission changeover switch are switched between an on state and an off state when switching between outputting and not transmitting a transmission signal from the line driver. circuit.



JP2004344671A 2004-11-29 2004-11-29 Transmission switching circuit and semiconductor integrated circuit Expired - Fee Related JP4443392B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004344671A JP4443392B2 (en) 2004-11-29 2004-11-29 Transmission switching circuit and semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004344671A JP4443392B2 (en) 2004-11-29 2004-11-29 Transmission switching circuit and semiconductor integrated circuit

Publications (2)

Publication Number Publication Date
JP2006157445A JP2006157445A (en) 2006-06-15
JP4443392B2 true JP4443392B2 (en) 2010-03-31

Family

ID=36635194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004344671A Expired - Fee Related JP4443392B2 (en) 2004-11-29 2004-11-29 Transmission switching circuit and semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JP4443392B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2007207334A1 (en) * 2006-01-18 2007-07-26 Advanced Circuits And Systems Pty Ltd A filter and a switching circuit
KR101045185B1 (en) * 2008-12-31 2011-06-28 엘에스산전 주식회사 Power line communication circuit
CN104991600A (en) * 2015-07-21 2015-10-21 杨永 Power carrier wave communication line driver controlled by switch power supply constant power
US11201969B2 (en) 2016-11-08 2021-12-14 British Telecommunications Public Limited Company Method and apparatus for operating a digital subscriber line arrangement

Also Published As

Publication number Publication date
JP2006157445A (en) 2006-06-15

Similar Documents

Publication Publication Date Title
JP5582134B2 (en) Receiving circuit and signal receiving method
US7042254B2 (en) Differential signal receiving device and differential signal transmission system
JP3629346B2 (en) Signal transmission system and transmission line drive circuit
JP5114293B2 (en) Waveform equalization circuit
US7436216B1 (en) Method and apparatus for a direct current (DC) coupled input buffer
JPH07235952A (en) Signal transmission circuit and signal transmission equipment using the same
WO2018020783A1 (en) Ringing suppression circuit
US10419071B2 (en) Ringing suppression circuit
JP4443392B2 (en) Transmission switching circuit and semiconductor integrated circuit
US6944239B2 (en) CMOS receiver for simultaneous bi-directional links
JP4028528B2 (en) Direct conversion receiver and mobile phone
US7868688B2 (en) Leakage independent very low bandwith current filter
US20090231040A1 (en) Output driver having pre-emphasis capability
US6154066A (en) Apparatus and method for interfacing integrated circuits having incompatible I/O signal levels
EP1133055A2 (en) Receiver with switched current feedback for controlled hysteresis
US8963631B2 (en) Signal amplifying circuit of communication device
US7212038B2 (en) Line driver for transmitting data
US6538474B2 (en) Digital interface with low power consumption
US11967395B2 (en) Buffers and multiplexers
EP1122923A2 (en) Line driver with transformer coupling and impedance control
KR100694632B1 (en) Transmitter/receiver for bidirectional communication
WO2018075411A1 (en) Virtual hybrid for full duplex transmission
US20220215864A1 (en) Buffers and multiplexers
WO2022185782A1 (en) Transmission circuit, electronic control unit, and vehicle
JP2939241B2 (en) Input interface circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071004

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100112

R150 Certificate of patent or registration of utility model

Ref document number: 4443392

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140122

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees