KR20010036333A - Method for forming bonding pad in semiconductor device - Google Patents

Method for forming bonding pad in semiconductor device Download PDF

Info

Publication number
KR20010036333A
KR20010036333A KR1019990043291A KR19990043291A KR20010036333A KR 20010036333 A KR20010036333 A KR 20010036333A KR 1019990043291 A KR1019990043291 A KR 1019990043291A KR 19990043291 A KR19990043291 A KR 19990043291A KR 20010036333 A KR20010036333 A KR 20010036333A
Authority
KR
South Korea
Prior art keywords
copper
cap layer
pad
forming
semiconductor device
Prior art date
Application number
KR1019990043291A
Other languages
Korean (ko)
Other versions
KR100346596B1 (en
Inventor
선용빈
Original Assignee
한신혁
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한신혁, 동부전자 주식회사 filed Critical 한신혁
Priority to KR1019990043291A priority Critical patent/KR100346596B1/en
Publication of KR20010036333A publication Critical patent/KR20010036333A/en
Application granted granted Critical
Publication of KR100346596B1 publication Critical patent/KR100346596B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Abstract

PURPOSE: A method for manufacturing a bonding pad of a semiconductor device is provided to improve reliability of the device using copper as a metal interconnection and to easily adopt a conventional wire bonding method, by preventing a copper pad from being oxidized. CONSTITUTION: An interlayer dielectric(120) is formed on an integrated circuit structure(110). The interlayer dielectric is patterned to expose an interconnection of the integrated circuit structure and prepare a space where a copper pad(130) is formed. Copper is buried in the space for forming the copper pad to form the copper pad. A cap layer(140) made of a conductive material is formed on the copper pad. A passivation layer(150) is applied on the entire surface of the structure having the cap layer and patterned to expose the cap layer. An annealing process is performed regarding the resultant structure to form an inter-metal compound(140a) in an interface between the cap layer and the copper pad and to form a surface oxide layer(140b) on the cap layer.

Description

반도체 장치의 본딩 패드 형성 방법{METHOD FOR FORMING BONDING PAD IN SEMICONDUCTOR DEVICE}Bonding pad formation method of semiconductor device {METHOD FOR FORMING BONDING PAD IN SEMICONDUCTOR DEVICE}

본 발명은 반도체 장치의 본딩 패드 형성 방법에 관한 것으로서, 더욱 상세하게는, 구리 배선을 상호 연결 배선으로 사용하는 반도체 장치의 본딩 패드 형성 방법에 관한 것이다.The present invention relates to a method of forming a bonding pad of a semiconductor device, and more particularly, to a method of forming a bonding pad of a semiconductor device using copper wiring as interconnect wiring.

주지하다시피, 알루미늄(Al) 및 그 합금 박막은, 높은 전기 전도도, 건식 식각에 의한 패턴 형성의 우수성, 실리콘 산화막과의 우수한 접착성 및 저렴한 가격으로 인해서, 반도체 장치의 금속 배선으로 널리 사용되어져 왔다.As is well known, aluminum (Al) and its alloy thin films have been widely used as metal wirings for semiconductor devices because of their high electrical conductivity, excellent pattern formation by dry etching, good adhesion to silicon oxide films, and low cost. .

그러나, 반도체 장치의 집적도가 증가함에 따라서 금속 배선의 선폭이 감소되고 있는데, 그와 같은 선폭 감소는 알루미늄(Al)의 전기적 물질 이동(Electromigration)이나 스트레스 마이그레이션(stressmigration) 등을 심화시켜서 단선 유발 가능성을 증가시킨다. 그와 같이 고집적화 되어가는 반도체 장치에서는 알루미늄(Al)을 금속배선으로 사용할 경우 단선될 가능성이 커서, 반도체 장치의 신뢰성을 확보하기 어렵게 된다.However, as the degree of integration of semiconductor devices increases, the line width of metal wirings decreases. Such reduction in line width increases the possibility of disconnection by intensifying the electromagnetization or stress migration of aluminum (Al). Increase. In such a highly integrated semiconductor device, when aluminum (Al) is used as the metal wiring, it is likely to be disconnected, making it difficult to secure the reliability of the semiconductor device.

더욱이, 반도체 장치가 고집적화되어감에 따라서 배선의 선폭이 감소됨과 아울러 배선간의 간격도 좁아지므로, 비아홀 또는 컨택홀의 크기도 점점 작아져서, 홀의 종횡비(aspect ratio)가 증가되고 있다. 그와 같이 홀의 종횡비가 증가되면, 홀 내에서 금속을 매립해서 상호 연결 배선(interconnection)을 형성할 때, 그 상호 연결 배선의 단차 피복성(step coverage)이 저하되므로, 국부적으로 상호 연결 배선이 얇게 형성되고, 그와 같이 상호 연결 배선이 얇게 형성된 부분에서 알루미늄(Al)은 단선될 확률이 매우 높다. 또한, 선폭 감소에 따른 저항 증가로 인해서 소자의 성능 저하가 발생된다.Furthermore, as semiconductor devices become more integrated, the line width of the wiring is reduced and the spacing between the wirings is narrowed, so that the size of the via hole or the contact hole is smaller, and the aspect ratio of the hole is increased. As such, when the aspect ratio of the hole is increased, the step coverage of the interconnect wiring is lowered when embedding the metal in the hole to form the interconnect wiring, so that the interconnect wiring is thinner locally. Formed, and aluminum (Al) is very likely to be disconnected at such a thinly formed interconnection line. In addition, an increase in resistance due to a decrease in line width causes a decrease in device performance.

따라서, 그와 같이 종래에 반도체 장치의 금속 배선 재료로 널리 사용되던 알루미늄(Al)을 대체할 금속 재료가 요구되는 바, 그와 같은 알루미늄(Al)을 대체할 금속재료로서 구리(Copper : Cu)가 고려되고 있다. 즉, 구리(Cu)의 경우 알루미늄(Al)에 비해서 비저항이 낮고 전기적 물질이동이나 스트레스 마이그레이션 특성이 우수하므로, 그와 같은 구리를 반도체 장치의 금속 배선으로 채용함으로써, 고집적화 되어가는 반도체 장치의 신뢰성을 증진시킬 것으로 기대되고 있다.Therefore, a metal material is required to replace aluminum (Al), which has been widely used as a metal wiring material of a semiconductor device. Thus, copper (Copper: Cu) is a metal material to replace such aluminum (Al). Is being considered. That is, copper (Cu) has a lower specific resistance than aluminum (Al), and has excellent electrical mass transfer and stress migration characteristics. Therefore, by adopting such copper as a metal wiring of a semiconductor device, the reliability of a semiconductor device that is highly integrated can be improved. It is expected to increase.

한편, 상호 연결 배선을 형성할 때, 상호 연결 배선을 외부(예를 들어, 전원 공급 장치)와 전기적으로 접속하기 위해서, 상호 연결 배선의 최상부에서 본딩 패드(bonding pad) 영역을 외부로 노출시키는데, 그와 같이 노출된 부분은 상호 연결 배선 및 본딩 패드로 이용되게 된다.On the other hand, when forming the interconnect wiring, in order to electrically connect the interconnect wiring with the outside (for example, a power supply), the bonding pad region is exposed to the outside at the top of the interconnect wiring, Such exposed portions will be used as interconnect wiring and bonding pads.

종래에는 그와 같은 구리 패드에 웨지 본딩(wedge bonding)이나 초음파 본딩(ultrasonic bonding) 등과 같은 기법을 이용해서 와이어 본딩을 수행했다.Conventionally, wire bonding has been performed on such copper pads using techniques such as wedge bonding or ultrasonic bonding.

그러나, 그와 같은 종래의 본딩 기법에서는 상호간에 접착(즉, 금속간 결합)을 위해서, 본딩 패드에 대한 본딩 와이어의 마찰이 요구되는 바, 알루미늄 패드에 대한 알루미늄(Al) 와이어나 금(Au) 와이어의 접착에는 적합할 지 모르나, 구리 패드에 대한 금 와이어나 알루미늄 와이어의 접착에는 부적합하다.However, such conventional bonding techniques require the friction of the bonding wires to the bonding pads for adhesion to each other (ie, intermetallic bonding), such as aluminum (Al) wires or gold (Au) to the aluminum pads. It may be suitable for the bonding of wires, but not for the bonding of gold or aluminum wires to copper pads.

왜냐하면, 그와 같은 종래의 본딩 방법에서 구리는 쉽게 산화되어 비교적 두꺼운 구리 산화물을 형성하는데, 그와 같은 구리 산화물은 절연체로서 구리(Cu), 알루미늄(Al), 금(Au)등과 같은 본딩 재료 간의 금속 결합을 저해하므로, 본딩 패드로서의 기능을 상실하게 되기 때문이다.Because, in such conventional bonding methods, copper is easily oxidized to form relatively thick copper oxides, which are used as insulators between bonding materials such as copper (Cu), aluminum (Al), gold (Au), etc. This is because the metal bond is inhibited, so that the function as the bonding pad is lost.

따라서, 구리를 상호 연결 배선으로 사용하는 반도체 장치에서, 와이어 본딩시 통상적인 와이어 본딩 기법을 채용하기 위해서는, 와이어 본딩 도중 구리 패드가 산화되는 것을 방지할 수 있는 기법이 요구되었다.Therefore, in a semiconductor device using copper as interconnect wiring, in order to adopt a conventional wire bonding technique in wire bonding, a technique capable of preventing the copper pads from oxidizing during wire bonding has been required.

따라서, 종래에는 그와 같이 와이어 본딩을 형성할 때 구리 패드가 노출되는 것을 방지하기 위해서, 구리 상호 연결 배선의 상부에 알루미늄 패드를 형성하는 기법이 이용되었는 바, 도 1을 참조해서 개략적으로 설명하면 다음과 같다.Accordingly, in order to prevent the copper pads from being exposed when forming the wire bonding, a technique of forming an aluminum pad on the upper portion of the copper interconnect wiring has been conventionally described. As follows.

먼저, 도 1a에 도시된 바와 같이 집적 회로 구조체(10)의 상부에 다마신 공정(damascene) 공정에 의해서 층간 절연막(20)에 의해서 분리된 구리 상호 연결 배선(30)을 형성한다.First, as shown in FIG. 1A, a copper interconnect wiring 30 separated by an interlayer insulating film 20 is formed on top of the integrated circuit structure 10 by a damascene process.

그 다음 도 1b를 참조하면, 구리 상호 연결 배선(30)이 형성된 구조체의 상부 전면에 알루미늄(Al)을 적층해서 알루미늄층을 형성한 후, 포토리쏘그래피 기법에 의해서 그 알루미늄층을 패터닝함으로써, 알루미늄 패드(40)를 형성한다.Referring next to FIG. 1B, aluminum is formed by stacking aluminum (Al) on the upper front surface of the structure on which the copper interconnect wiring 30 is formed, and then patterning the aluminum layer by photolithography. The pad 40 is formed.

다시 도 1c를 참조하면, 알루미늄 패드(40) 및 층간 절연막(20)의 상부 전면에 절연체를 적층해서 보호막(passivation layer)(50)을 형성한 다음, 그 보호막(50)을 통상적인 포토리쏘그래피 기법에 의해서 패터닝함으로써, 알루미늄 패드(40)를 노출시킨다. 그와 같이 노출된 알루미늄 패드(40)에는 와이어 본딩이 형성될 것이다.Referring back to FIG. 1C, a passivation layer 50 is formed by stacking an insulator on the upper surface of the aluminum pad 40 and the interlayer insulating film 20, and then, the protective film 50 is conventional photolithography. By patterning by technique, the aluminum pad 40 is exposed. The exposed aluminum pad 40 will have wire bonding formed thereon.

종래에는 상술한 바와 같이, 상호 연결 배선의 형성에는 구리를 사용하되, 패드에는 알루미늄을 사용함으로써, 구리의 높은 산화도에 기인한 문제점을 해소하였다.Conventionally, as described above, copper is used for the formation of the interconnect wiring, but aluminum is used for the pad, thereby solving the problem caused by the high degree of oxidation of copper.

그러나, 상술한 종래의 방법은, 알루미늄 패드의 두께가 얇을 경우(예를 들어, 100Å 이하), 후속하는 열공정에서 패드를 이루는 알루미늄이 구리 배선 내로 확산되고, 그와 같은 확산이 심화될 경우 알루미늄 패드를 통해서 국부적으로 구리 배선이 노출될 수 있는 문제점이 있어, 확실히 구리 배선의 산화를 방지할 수는 없다.However, in the conventional method described above, when the thickness of the aluminum pad is thin (for example, 100 kPa or less), aluminum forming the pad is diffused into the copper wiring in a subsequent thermal process, and when such diffusion is intensified, aluminum There is a problem that the copper wiring can be exposed locally through the pad, and it is certainly not possible to prevent oxidation of the copper wiring.

본 발명은 상술한 점에 착안해서 안출된 것으로서, 와이어 본딩 공정을 수행하는 도중 표면이 산화되는 것을 방지할 수 있는 구리 패드 형성 방법을 제공하는 데 그 목적이 있다.The present invention has been made in view of the above-described point, and an object thereof is to provide a method for forming a copper pad which can prevent the surface from being oxidized during the wire bonding process.

상술한 목적을 달성하기 위해서, 본 발명에서는, 구리를 금속 배선으로 사용하는 반도체 장치의 본딩 패드를 형성하는 방법에 있어서, 집적 회로 구조체의 상부에 층간 절연막을 형성하는 단계; 상기 집적 회로 구조체의 상호 연결 배선이 노출되도록 상기 층간 절연막을 패터닝해서 구리 패드를 형성할 공간을 마련하는 단계; 상기 구리 패드 형성 공간에 구리를 매립해서 구리 패드를 형성하는 단계; 상기 구리 패드의 상부에 도전성 재료로 이루어진 캡층을 형성하는 단계; 상기 캡층이 형성된 구조체의 상부 전면에 보호막을 도포하고, 상기 보호막을 패터닝해서 상기 캡층을 노출시키는 단계; 상기 과정에 의해서 완성된 구조체에 열공정을 수행해서 상기 캡층과 상기 구리 패드의 계면에 금속간 화합물을 형성하고, 상기 캡층의 표면에는 표면 산화막을 형성하는 단계를 포함해서 이루어지는 반도체 장치의 본딩 패드 형성 방법을 제공한다.In order to achieve the above object, the present invention provides a method of forming a bonding pad of a semiconductor device using copper as a metal wiring, comprising the steps of: forming an interlayer insulating film on top of an integrated circuit structure; Patterning the interlayer insulating film to expose interconnect lines of the integrated circuit structure, thereby providing a space for forming a copper pad; Embedding copper in the copper pad forming space to form a copper pad; Forming a cap layer made of a conductive material on top of the copper pads; Applying a protective film to the entire upper surface of the structure on which the cap layer is formed, and patterning the protective film to expose the cap layer; Performing a thermal process on the structure completed by the above process to form an intermetallic compound at the interface between the cap layer and the copper pad, and forming a surface oxide film on the surface of the cap layer. Provide a method.

도 1은 종래 기술의 일실시예에 따른 반도체 장치의 본딩 패드 형성 방법을 순차적으로 도시한 공정 단면도,1 is a cross-sectional view sequentially illustrating a method of forming a bonding pad of a semiconductor device according to an exemplary embodiment of the present disclosure;

도 2는 본 발명의 바람직한 실시예에 따른 반도체 장치의 본딩 패드 형성 방법을 도시한 순차 공정도.2 is a sequential process diagram illustrating a method of forming a bonding pad of a semiconductor device in accordance with a preferred embodiment of the present invention.

〈도면의 주요부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

10, 110 : 집적 회로 구조체 20, 120 : 층간 절연막10, 110: integrated circuit structure 20, 120: interlayer insulating film

30 : 구리 상호 연결 배선 40 : 알루미늄 패드30 copper interconnect wiring 40 aluminum pad

50, 150 : 보호막 130 : 구리 패드50, 150: protective film 130: copper pad

140 : 캡층 140a : 금속간 화합물140: cap layer 140a: intermetallic compound

140b : 표면 산화막140b: surface oxide film

이하, 첨부된 도 2를 참조해서, 본 발명의 바람직한 실시예에 따른 반도체 장치의 본딩 패드 형성 방법에 대해서 상세히 설명하면 다음과 같다.Hereinafter, a method of forming a bonding pad of a semiconductor device according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying FIG. 2.

이때, 본 발명의 핵심 기술 사상은, 『상호 연결 배선에 구리를 사용하는 반도체 장치에서, 구리 상호 연결 배선의 상부에 도전성 재료로 캡층을 형성한 후, 열공정에 의해서 캡층과 구리 상호 연결 배선 사이에는 금속간 화합물을 형성하고, 캡층의 표면은 표면 산화막을 형성하여, 금속간 화합물-캡층-표면 산화막의 3중 구조 또는 금속간 화합물-표면 산화막의 이중 구조에 의해서 구리 상호 연결 배선이 외부로 노출되는 것을 방지하므로써, 구리를 상호 연결 배선으로 사용하는 반도체 장치의 와이어 본딩 형성에도 통상적인 와이어 본딩 기법의 채용이 가능하고, 배선의 신뢰성, 즉, 반도체 장치의 신뢰성을 증진시키도록 한 점″에 있는 바, 후술하는 실시예는 그와 같은 핵심 기술 사상으로부터 이해해야만 할 것이다.At this time, the core technical idea of the present invention is, "In a semiconductor device using copper for interconnect wiring, after forming a cap layer of a conductive material on top of the copper interconnect wiring, between the cap layer and the copper interconnect wiring by a thermal process. The intermetallic compound is formed, the surface of the cap layer forms a surface oxide film, and the copper interconnect wiring is exposed to the outside by the triple structure of the intermetallic compound-cap layer-surface oxide film or the dual structure of the intermetallic compound-surface oxide film. By preventing the formation of the wires, it is possible to adopt conventional wire bonding techniques for forming the wire bonding of the semiconductor device using copper as interconnect wiring, and to improve the reliability of the wiring, that is, the reliability of the semiconductor device. The embodiments described later will be understood from such a core technical idea.

이하, 후술하는 설명에서 참조하게 될 도 2는 본 발명의 바람직한 실시예에 따른 반도체 장치의 본딩 패드 형성 방법을 도시한 순차 공정도이다. 이때, 본 발명에 대한 이해를 돕기 위해서, 도 1에서 10번대 참조 번호를 부여한 것과는 구별되게, 본 발명에 따른 순차 공정이 도시된 도 2에서는 100번대의 참조 번호를 부여한다.2 is a sequential process diagram illustrating a method of forming a bonding pad of a semiconductor device according to an exemplary embodiment of the present invention. At this time, in order to help the understanding of the present invention, in order to distinguish the reference number 10 in FIG. 1, in FIG.

도 2a를 참조하면, 집적 회로 구조체(110)의 상부에, 통상적인 적층 기법을 사용해서 절연체를 적층함으로써, 층간 절연막(120)을 형성한다. 이때, 통상적인 적층 기법에는 물리적/화학적 기상 증착법(PVD : physical vapor deposition/ CVD : chemical vapor deposition)이나 스핀 온(spin-on) 기법 등을 예로 들 수 있고, 절연체로는 산화막, 질화막, 폴리머, 스핀 온 글래스(spin-on-glass) 등을 예로 들 수 있다. 또한, 층간 절연막(120)은 현재 상태에서는 층간 절연막은 아니지만 후속하는 공정에서 절연막의 상부에 형성되는 구리 배선과의 층간 절연막으로 사용될 것이므로, 편의상 층간 절연막이라 칭한다.Referring to FIG. 2A, an interlayer insulating film 120 is formed on top of the integrated circuit structure 110 by stacking insulators using conventional lamination techniques. In this case, a typical lamination technique may include physical vapor deposition (PVD), spin-on technique, and the like, and as an insulator, an oxide film, a nitride film, a polymer, Spin-on-glass, etc. are mentioned, for example. In addition, the interlayer insulating film 120 is not called an interlayer insulating film in the present state, but since it will be used as an interlayer insulating film with a copper wiring formed on the insulating film in a subsequent process, it is called an interlayer insulating film for convenience.

한편, 집적 회로 구조체(110)는 집적 회로 소자가 형성된 반도체 기판으로 이루어질 것이며, 집적 회로 소자는 필드 산화막에 의해서 분리된 반도체 영역 내에 도핑 영역을 포함할 것이다. 또한, 집적 회로 구조체(110)는 그와 같은 집적 회로 소자의 상부에 층간 절연막을 통해서 층간에 상호 절연되는 한 층 또는 그 이상의 층을 이루는 금속 배선이 형성될 것이고, 그 금속 배선들은 층간 절연막을 관통해서 층들간에 상호 접속을 이루는 상호 연결 배선을 구비할 것이다.Meanwhile, the integrated circuit structure 110 may be formed of a semiconductor substrate on which integrated circuit devices are formed, and the integrated circuit devices may include a doped region in a semiconductor region separated by a field oxide film. In addition, the integrated circuit structure 110 will be formed on top of such an integrated circuit device metal wiring to form one or more layers that are mutually insulated between layers through an interlayer insulating film, the metal wiring penetrates the interlayer insulating film. Interconnection wiring between the layers.

이어서, 통상적인 포토리쏘그래피(photolithography) 기법에 의해서 층간 절연막(120)을 패터닝함으로써, 구리 패드를 형성하기 위한 공간을 마련한다. 이때, 도 2c에서는 편의상 하나의 상호 연결 배선이 형성될 공간만을 도시하였으나, 실제로는 형성하고자 하는 숫자 만큼의 구리 패드 형성 공간이 마련될 것이다. 또한, 층간 절연막(120)의 패터닝으로 형성된 구리 패드 형성 공간에는 집적 회로 구조체(110)에 구비되는 금속 배선(예를 들어, 상호 연결 배선)이 노출될 것이다.Subsequently, the interlayer insulating film 120 is patterned by a conventional photolithography technique, thereby providing a space for forming a copper pad. In FIG. 2C, only the space in which one interconnection wire is to be formed is illustrated for convenience, but in practice, copper pad forming spaces corresponding to the number to be formed will be provided. In addition, metal wiring (eg, interconnection wiring) provided in the integrated circuit structure 110 may be exposed in the copper pad formation space formed by the patterning of the interlayer insulating layer 120.

도 2b를 참조하면, 블랑켓 침적(blanket deposition) 등의 기법에 의해서 구리 패드 형성 공간에 의해서 노출되는 집적 회로 구조체(110) 및 패터닝된 층간 절연막(120)의 상부 전면에 구리(copper)를 적층해서 구리막(130')을 형성한다. 이때, 적층된 구리막(130')의 두께는, 구리 패드 형성 공간이 충분히 매립될 수 있을 정도의 두께로 형성하는 것이 바람직할 것이다.Referring to FIG. 2B, copper is deposited on the entire upper surface of the integrated circuit structure 110 and the patterned interlayer insulating layer 120 exposed by the copper pad formation space by a technique such as blanket deposition. The copper film 130 'is formed. At this time, it is preferable that the thickness of the stacked copper film 130 ′ is formed to a thickness such that the copper pad formation space can be sufficiently filled.

도 2c를 참조하면, 식각제 또는 화학적 기계 연마법(CMP : chemical mechanical polishing) 등으로 에치백(etch back) 공정을 수행해서, 층간 절연막(120)의 표면까지 구리막(130')을 제거함으로써, 구리 패드(130)를 형성한다.Referring to FIG. 2C, by performing an etch back process using an etchant or chemical mechanical polishing (CMP), and removing the copper film 130 ′ to the surface of the interlayer insulating film 120. To form a copper pad (130).

도 2d를 참조하면, 스퍼터링(sputtering)과 같은 통상적인 금속 적층 기법을 사용해서, 구리 상호 연결 배선(130)을 포함한 층간 절연막(120)의 상부 전면에 도전성 금속을 적층해서 캡층(cap layer)(140)을 형성한다.Referring to FIG. 2D, using a conventional metal lamination technique such as sputtering, a conductive metal is deposited on the upper front surface of the interlayer insulating film 120 including the copper interconnect wiring 130 to form a cap layer ( 140).

이때, 캡층(140)의 두께는 30∼500Å의 두께 범위로 형성하는 것이 바람직할 것이다. 즉, 캡층(140)을 형성하는 재료는 후속하는 분위기 제어 열공정(예를 들어, 산화 분위기 열공정)시 구리 상호 연결 배선(130) 내로 확산되어 들어갈 확률이 높기 때문에, 캡층(140)의 두께를 30Å 이내의 두께로 형성할 경우 구리 상호 연결 배선(130)의 상부에 형성된 캡층(140)의 두께가 얇아져셔 구리 상호 연결 배선(130)이 외부로 노출될 수도 있다. 따라서, 캡층(140)의 두께는 적어도 30Å 이상으로 형성하는 것이 바람직할 것이다. 또한, 500Å까지로 두께 범위를 확대한 것은 와이어 본딩시 공정 변수가 기존의 조건(전력, 온도, 압력 등)에서 크게 벗어나지 않아도 요구되는 결합 강도를 확보하기 위해서이다.At this time, the thickness of the cap layer 140 will be preferably formed in the thickness range of 30 ~ 500Å. That is, the thickness of the cap layer 140 because the material forming the cap layer 140 has a high probability of being diffused into the copper interconnect wiring 130 during a subsequent atmosphere control thermal process (eg, an oxidizing atmosphere thermal process). The thickness of the cap layer 140 formed on the upper portion of the copper interconnect wiring 130 may be thin when the thickness of the copper interconnect wiring 130 is formed. Therefore, the thickness of the cap layer 140 may be preferably formed at least 30 kPa or more. In addition, the thickness range is extended to 500 kW to secure the required bond strength even when the process variables do not deviate significantly from the existing conditions (power, temperature, pressure, etc.) during wire bonding.

한편, 캡층(140)은, 통상적으로 반도체 공정에서 사용되는 금속 배선, 예를 들어, 금(Au), 알루미늄(Al) 등과 같은 재료를 사용할 수 있으며, 보다 바람직하게는, 통상적인 와이어 본딩 기법에 의해서 널리 사용되어 그 신뢰성이 입증된 알루미늄(Al)을 사용하는 것이 보다 바람직할 것이다.Meanwhile, the cap layer 140 may be formed of a metal wire, which is typically used in a semiconductor process, for example, gold (Au), aluminum (Al), or the like, and more preferably, a conventional wire bonding technique. It would be more desirable to use aluminum (Al), which has been widely used and demonstrated its reliability.

그 다음, 캡층(140)을 통상적인 포토리쏘그래피 기법에 의해서 패터닝하여, 구리 패드(130)의 상부에만 캡층(140)이 남도록 패터닝한다. 이때, 구리 패드(130)의 테두리가 노출될 수도 있는 것을 방지하기 위해서, 캡층(140)의 넓이를 구리 패드(130)의 표면보다 넓게 형성하는 것이 보다 바람직할 것이다.The cap layer 140 is then patterned by conventional photolithography techniques, so that the cap layer 140 remains only on top of the copper pad 130. In this case, in order to prevent the edge of the copper pad 130 may be exposed, it may be more preferable to form the width of the cap layer 140 wider than the surface of the copper pad 130.

도 2e를 참조하면, 통상적인 절연체 침적 기법(예를 들어, CVD 또는 스핀 온 기법)에 의해서, 패터닝된 캡층(140)을 포함한 층간 절연막(120)의 상부 전면에 절연체를 적층하여 보호막(150)을 형성한 후, 포토리쏘그래피 기법에 의해서 보호막(150)을 패터닝해서 캡층(140)을 노출시킨다. 이때, 보호막(150)은 후속하는 공정동안 상술한 과정에 의해서 형성된 구조체가 화학적 물리적으로 손상되는 것을 방지할 것이다. 또한, 보호막(150)의 패터닝에 의해서 노출된 캡층(140)의 범위는 본딩 패드 영역이 될 것이다.Referring to FIG. 2E, a protective film 150 is formed by stacking an insulator on an upper front surface of the interlayer insulating layer 120 including the patterned cap layer 140 by a conventional insulator deposition technique (eg, CVD or spin-on technique). After forming, the protective layer 150 is patterned by photolithography to expose the cap layer 140. At this time, the protective film 150 will prevent the structure formed by the above-described process chemically and physically damaged during the subsequent process. In addition, the range of the cap layer 140 exposed by the patterning of the passivation layer 150 may be a bonding pad region.

도 2f를 참조하면, 소정 온도(예를 들어, 250∼450℃ 범위내의 소정 온도)에서 열공정을 수행하여, 캡층(140)과 구리 패드(130)의 계면에 확산 방지막(140a)을 형성하고, 캡층(140)의 표면에 표면 산화막(140b)을 형성한다.Referring to FIG. 2F, a thermal process is performed at a predetermined temperature (for example, a predetermined temperature within a range of 250 to 450 ° C.) to form a diffusion barrier 140a at an interface between the cap layer 140 and the copper pad 130. The surface oxide film 140b is formed on the surface of the cap layer 140.

즉, 상술한 온도 범위에서 분위기 제어 열공정을 수행하면, 캡층(140)을 형성하는 재료(예를 들어, 알루미늄)와 구리 패드 (130)의 계면에 위치한 구리가 반응해서 금속간 화합물(예를 들어, Al-Cu 화합물)을 이루게 되고, 그와 같은 금속간 화합물은 후속하는 열공정에서 캡층(140)을 이루는 재료가 구리 패드(130)로 확산되는 것을 지연시킬 것이다.That is, when the atmosphere control thermal process is performed in the above-described temperature range, the material (for example, aluminum) forming the cap layer 140 and copper located at the interface between the copper pad 130 react to react with each other. For example, an Al—Cu compound), such an intermetallic compound will delay diffusion of the material forming the cap layer 140 into the copper pad 130 in a subsequent thermal process.

그리고, 그와 같은 분위기 제어 열공정에 의해서, 외부로 노출된 캡층(140)의 상부는 열산화되어 표면 산화막(예를 들어, 캡층을 알루미늄(Al)으로 형성한 경우 알루미나(Al2O3))(140b)을 이룬다. 이때, 표면 산화막(140b)은, 후속하는 공정이 진행되는 동안, 캡층(140), 금속간 화합물(140a), 구리 패드(130)로 이루어지는 3층 구조 또는 상술한 2층 구조의 본딩 패드가 화학적 또는 물리적으로 오염되거나 손상되는 것을 방지하며, 와이어 본딩을 형성할 때 깨져서 용이하게 제거되어 물리적인 금속 결합은 강하게 된다.Then, the upper portion of the cap layer 140 exposed to the outside by such an atmosphere control thermal process is thermally oxidized to form a surface oxide film (for example, alumina (Al 2 O 3) when the cap layer is formed of aluminum (Al)) 140b. ). At this time, the surface oxide film 140b may be formed of a three-layer structure including the cap layer 140, the intermetallic compound 140a, and the copper pad 130, or the bonding pad of the two-layer structure described above. Or to prevent physical contamination or damage, and can easily be broken and removed when forming wire bonding, resulting in a strong physical metal bond.

상술한 본 발명에 따르면, 구리 패드의 산화를 방지할 수 있어, 구리를 금속 배선으로 사용하는 반도체 장치의 신뢰성을 증진시킬 수 있고, 와이어 본딩 형성시 통상적인 와이어 본딩 기법을 용이하게 채용할 수 있는 효과가 있다.According to the present invention described above, it is possible to prevent the oxidation of the copper pad, to improve the reliability of the semiconductor device using copper as metal wiring, and to easily adopt a conventional wire bonding technique in forming the wire bonding. It works.

Claims (4)

구리를 금속 배선으로 사용하는 반도체 장치의 본딩 패드를 형성하는 방법에 있어서,In the method of forming the bonding pad of the semiconductor device which uses copper as a metal wiring, 집적 회로 구조체의 상부에 층간 절연막을 형성하는 단계;Forming an interlayer insulating film on top of the integrated circuit structure; 상기 집적 회로 구조체의 상호 연결 배선이 노출되도록 상기 층간 절연막을 패터닝해서 구리 패드를 형성할 공간을 마련하는 단계;Patterning the interlayer insulating film to expose interconnect lines of the integrated circuit structure, thereby providing a space for forming a copper pad; 상기 구리 패드 형성 공간에 구리를 매립해서 구리 패드를 형성하는 단계:Embedding copper in the copper pad forming space to form a copper pad: 상기 구리 패드의 상부에 도전성 재료로 이루어진 캡층을 형성하는 단계;Forming a cap layer made of a conductive material on top of the copper pads; 상기 캡층이 형성된 구조체의 상부 전면에 보호막을 도포하고, 상기 보호막을 패터닝해서 상기 캡층을 노출시키는 단계;Applying a protective film to the entire upper surface of the structure on which the cap layer is formed, and patterning the protective film to expose the cap layer; 상기 과정에 의해서 완성된 구조체에 열공정을 수행해서 상기 캡층과 상기 구리 패드의 계면에 금속간 화합물을 형성하고, 상기 캡층의 표면에는 표면 산화막을 형성하는 단계;Performing a thermal process on the structure completed by the above process to form an intermetallic compound at an interface between the cap layer and the copper pad, and forming a surface oxide film on a surface of the cap layer; 를 포함해서 이루어지는 반도체 장치의 본딩 패드 형성 방법.Bonding pad forming method of a semiconductor device comprising a. 제 1 항에 있어서, 상기 캡층은,The method of claim 1, wherein the cap layer, 30∼500Å의 두께 범위 내에서 형성되는 것을 특징으로 하는 반도체 장치의 본딩 패드 형성 방법.Bonding pad formation method of a semiconductor device characterized by being formed in the thickness range of 30-500 kPa. 제 2 항에 있어서, 상기 캡층은,The method of claim 2, wherein the cap layer, 알루미늄으로 형성하는 것을 특징으로 하는 반도체 장치의 본딩 패드 형성 방법.A bonding pad forming method of a semiconductor device, characterized in that formed from aluminum. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 열공정은,The thermal process according to any one of claims 1 to 3, wherein 250∼450℃의 온도 범위에서 수행되는 것을 특징으로 하는 반도체 장치의 본딩 패드 형성 방법.Bonding pad forming method of a semiconductor device, characterized in that carried out in a temperature range of 250 ~ 450 ℃.
KR1019990043291A 1999-10-07 1999-10-07 Method for forming bonding pad in semiconductor device KR100346596B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990043291A KR100346596B1 (en) 1999-10-07 1999-10-07 Method for forming bonding pad in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990043291A KR100346596B1 (en) 1999-10-07 1999-10-07 Method for forming bonding pad in semiconductor device

Publications (2)

Publication Number Publication Date
KR20010036333A true KR20010036333A (en) 2001-05-07
KR100346596B1 KR100346596B1 (en) 2002-07-26

Family

ID=19614385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990043291A KR100346596B1 (en) 1999-10-07 1999-10-07 Method for forming bonding pad in semiconductor device

Country Status (1)

Country Link
KR (1) KR100346596B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100478483B1 (en) * 2002-10-02 2005-03-28 동부아남반도체 주식회사 Fabrication method of a semiconductor device
KR100876286B1 (en) * 2002-07-23 2008-12-26 동부일렉트로닉스 주식회사 Semiconductor device and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100876286B1 (en) * 2002-07-23 2008-12-26 동부일렉트로닉스 주식회사 Semiconductor device and manufacturing method thereof
KR100478483B1 (en) * 2002-10-02 2005-03-28 동부아남반도체 주식회사 Fabrication method of a semiconductor device
US7163884B2 (en) 2002-10-02 2007-01-16 Dongbu Electronics Co., Ltd. Semiconductor device and fabrication method thereof

Also Published As

Publication number Publication date
KR100346596B1 (en) 2002-07-26

Similar Documents

Publication Publication Date Title
JP5324822B2 (en) Semiconductor device
US6133139A (en) Self-aligned composite insulator with sub-half-micron multilevel high density electrical interconnections and process thereof
US6468906B1 (en) Passivation of copper interconnect surfaces with a passivating metal layer
US20020006717A1 (en) Method for manufacturing a semiconductor device
US7242102B2 (en) Bond pad structure for copper metallization having increased reliability and method for fabricating same
JP2009147218A (en) Semiconductor device, and method for manufacturing the same
KR100278662B1 (en) Damascene metal wiring and forming method thereof
KR20020066567A (en) Semiconductor device having copper multy later circuit line and method of making the same
JPH11251316A (en) Manufacture of multi-chip semiconductor device
US20040135267A1 (en) Semiconductor device and manufacturing method thereof
JP5117112B2 (en) Semiconductor device
US7196423B2 (en) Interconnect structure with dielectric barrier and fabrication method thereof
KR100588904B1 (en) Method for fabricating copper interconnect
JP2001015549A (en) Semiconductor device and its manufacture
TW200531193A (en) Bonding structure and fabrication thereof
JP4717972B2 (en) Integrated circuit manufacturing method
KR100346596B1 (en) Method for forming bonding pad in semiconductor device
JP3415081B2 (en) Semiconductor device and method of manufacturing semiconductor device
KR20040077421A (en) Method for forming metal wiring in semiconductor device
KR100960934B1 (en) Metal wiring of semiconductor device and method of manufacturing the same
KR100434508B1 (en) Method for forming metal interconnection layer of semiconductor device using modified dual damascene process
KR100211956B1 (en) Multi- metal wiring structure &amp; method for manufacturing the same
KR100346597B1 (en) Method for forming bonding pad in semiconductor device
KR100802285B1 (en) Method for fabricating semiconductor device
KR100259168B1 (en) Structure of metal interconnection line for semiconductor device and method of forming the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee