KR20010033357A - 서로 다른 에이에이엘 프로토콜을 조정하는 비동기식 전송모드 시스템 - Google Patents

서로 다른 에이에이엘 프로토콜을 조정하는 비동기식 전송모드 시스템 Download PDF

Info

Publication number
KR20010033357A
KR20010033357A KR1020007006824A KR20007006824A KR20010033357A KR 20010033357 A KR20010033357 A KR 20010033357A KR 1020007006824 A KR1020007006824 A KR 1020007006824A KR 20007006824 A KR20007006824 A KR 20007006824A KR 20010033357 A KR20010033357 A KR 20010033357A
Authority
KR
South Korea
Prior art keywords
cell
atm
aal2
node
atm cell
Prior art date
Application number
KR1020007006824A
Other languages
English (en)
Inventor
페테르센라르즈고란
안데르슨스타판
시드호프페르
런드페테르
Original Assignee
클라스 노린, 쿨트 헬스트룀
텔레폰악티에볼라겟엘엠에릭슨(펍)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클라스 노린, 쿨트 헬스트룀, 텔레폰악티에볼라겟엘엠에릭슨(펍) filed Critical 클라스 노린, 쿨트 헬스트룀
Publication of KR20010033357A publication Critical patent/KR20010033357A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W92/00—Interfaces specially adapted for wireless communication networks
    • H04W92/04—Interfaces between hierarchically different network devices
    • H04W92/12—Interfaces between hierarchically different network devices between access points and access point controllers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3009—Header conversion, routing tables or routing tags
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/02—Topology update or discovery
    • H04L45/10—Routing in connection-oriented networks, e.g. X.25 or ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/20—Support for services
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W92/00—Interfaces specially adapted for wireless communication networks
    • H04W92/04—Interfaces between hierarchically different network devices
    • H04W92/10—Interfaces between hierarchically different network devices between terminal device and access point, i.e. wireless air interface
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5603—Access techniques
    • H04L2012/5604—Medium of transmission, e.g. fibre, cable, radio
    • H04L2012/5607—Radio
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5629—Admission control
    • H04L2012/5631—Resource management and allocation
    • H04L2012/5632—Bandwidth allocation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5649—Cell delay or jitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5651—Priority, marking, classes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
    • H04L2012/5656—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL2
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5679—Arbitration or scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management
    • H04L2012/5682—Threshold; Watermark
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/50—Overload detection or protection within a single switching element
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors

Abstract

통신망(40)은 상기 망의 2개의 노드(42, 44) 간의 제 1 인터페이스(54)상에 반송된 AAL2 프로토콜 패킷을 가진 ATM 셀을 가지고 있다. AAL2 프로토콜 패킷을 이용하여, 많은 사용자 채널은 2개의 노드 간의 하나의 ATM VC상으로 다중화된다. 제어 노드(44)로서 지정된 2개의 노드 중의 하나에서, 사용자 채널의 AAL2 패킷을 AAL2 와 다른 AAL 프로토콜을 가진 수정된 ATM 셀로 맵함으로써 사용자 채널은 종료된다. 수정된 ATM 셀에 이용되고, AAL2 프라임이라 칭하는 AAL 프로토콜은 ATM 셀 페이로드에 반송된 AAL2 패킷이 전체 패킷일 필요가 있고, ATM 페이로드가 AAL2 형 개시 필드를 가질 필요가 없다. 양호하게도, AAL2 프라임 프로토콜에서, 단지 하나의 전체 AAL2 패킷은 ATM 셀 페이로드마다 반송된다. 제어 노드에서의 AAL2 사용자 채널의 종료는 양호하게도 셀 조정 유니트라 칭하는 저장 및 중앙 집중 자원에서 일어난다. 셀 조정 유니트(32) 및 AAL2 프라임 프로토콜을 준비함으로써, 잇점으로 표준 ATM 장비, 예를 들어 ATM 스위치(30)가 사용되도록 한다. 이동 통신망은 일례의 설명된 실시예로서 제공된다.

Description

서로 다른 에이에이엘 프로토콜을 조정하는 비동기식 전송 모드 시스템{ASYNCHRONOUS TRANSFER MODE SYSTEM HANDLING DIFFERING AAL PROTOCOLS}
[배경]
본 출원은 1997년 12월 19일자로 출원되고, 명칭이 "비동기식 전송 모드 시스템"인 미국 특허 출원 제 60/071,063 호(서류 번호 2380-24)의 잇점을 청구하고 있는 데, 이는 여기서 참조로 포함되고, 다음의 동시 출원된 특허 출원에도 관계되며, 이의 모두는 여기서 참조로 포함된다.
즉, 명칭이 "ATM 노드용 중앙 집중 대기 행렬"인 미국 특허 출원 제 08/ 호(서류 번호 2380-25).
명칭이 "ATM 노드용 셀 조정 유니트"인 미국 특허 출원 제 08/ 호(서류 번호 2380-26).
명칭이 "ATM 시간 스템프된 대기 행렬"인 미국 특허 출원 제 08/ 호(서류 번호 2380-27).
명칭이 "ATM 대기 행렬로부터의 좌표식의 셀 방전"인 미국 특허 출원 제 08/ 호(서류 번호 2380-28).
명칭이 "ATM 노드용 조합된 헤더 파라미터"인 미국 특허 출원 제 08/ 호(서류 번호 2380-30).
비동기식 전송 모드(ATM)는 통신망에 더욱 더 이용되어 왔다. ATM은 비동기식 시분할 다중화 기술을 이용하는 패킷-지향(packet-oriented) 전송 모드이다. 패킷은 셀이라 불리워지며, 고정 사이즈를 갖고 있다.
도 1에 도시된 바와 같이, ATM 셀은 53 옥텟(octet)로 구성되는 데, 그 중 5개는 헤더를 형성하고, 48개는 셀의 "페이로드(payload)" 또는 정보부를 구성한다. ATM 셀의 헤더는 셀이 진행할 수 있는 ATM 망의 접속을 식별하는 데에 이용되는 2개의 퀀티티(quantities), 특히 VPI(가상 경로 식별자) 및 VCI(가상 채널 식별자)를 포함한다. 일반적으로, 가상 경로는 망의 2개의 교환 노드 간에 설정된 주 경로이고, 가상 채널은 각 주 경로상의 하나의 특정 접속부이다. ATM 망의 종료점 사이에는 통상적으로 물리적 전송 경로 또는 링크에 의해 함께 접속되는 포트를 가진 교환 노드와 같은 다수의 노드가 위치된다. 이런 교환 노드는 제각기 통상적으로 수 개의 기능적인 부분을 가지며, 그 중 첫번째가 스위치 코어이다. 스위치 코어는 본래 스위치의 포트 간의 크로스-컨넥트(cross-connect) 기능을 한다. 스위치 코어 내부의 경로를 선택적으로 제어함으로써, 스위치의 특정 포트는 함께 접속되어 셀이 궁극적으로 스위치의 입구측으로부터 스위치의 출구측으로 진행하게 한다.
프로토콜 기준 모델은 ATM의 계층화를 설명하기 위해 개발되었다. 프로토콜 기준 모델 층은 (저 층에서 고 층으로) (물리적 매체 부속 층 및 전송 수렴 부속 층을 포함하는) 물리적 층, ATM 층, ATM 적응 층(AAL) 및 고 층을 포함한다. AAL 층의 기본 목적은 고 층 프로토콜 데이터 유니트(PDU)를 ATM 셀의 정보 분야로 맵(map)하고, 그 역으로 맵함으로써 AAM 층의 특성으로부터 고 층을 격리하는 것이다. AAL0, AAL1, AAL2, AAL3/4 및 AAL5를 포함하는 수 개의 서로 다른 AAL 형 또는 카테고리가 있다.
AAL2은 ITU 권고 I.363.2에 의해 설정된 표준 방식이다. 도 2에 도시된 AAL2 패킷은 패킷 페이로드 뿐만 아니라 3개의 옥텟 패킷 헤더를 포함한다. AAL2 패킷 헤더는 8 비트 채널 식별자(CID), 6 비트 길이 표시자(indicator)(LI), 5 비트 사용자-사용자 표시자(UUI) 및 5 비트 헤더 에러 제어부(HEC)를 포함한다. 사용자 데이터를 반송하는 AAL2 패킷 페이로드는 1 개의 옥텟에서 45 개의 옥텟으로 변할 수 있다.
도 3은 다수의 AAL2 패킷이 표준 ATM 셀에 삽입되는 방법을 나타낸 것이다. 특히, 도 3은 제 1 의 ATM 셀(201) 및 제 2 의 ATM 셀(202)을 도시한 것이다. 각 ATM 셀(20)은 헤더(22)을 갖는다(예를 들면, 셀(201)은 헤더(221)을 가지고, 셀(202)은 헤더(222)을 가진다). ATM 셀(20)의 페이로드는 개시 필드(24)로 개시한다(예를 들면, 셀(201)은 개시 필드(241)를 가지고, 셀(202)은 개시 필드(242)를 가진다). 각 개시 필드(24) 후에, ATM 셀 페이로드는 AAL2 패킷을 포함한다. 예를 들면, ATM 셀(201)의 페이로드는 AAL2 패킷(261및 262) 전체와, AAL2 패킷(263)의 일부를 포함한다. 셀(202)의 페이로드는 AAL2 패킷(263)의 나머지와, AAL2 패킷(264및 265) 전체를 포함한다. 게다가, 셀(202)의 페이로드는 패딩(padding)(28)을 가진다. 도 3a에 도시된 개시 필드(24)는 하나의 AAL2 패킷이 2개의 ATM 셀을 쉽게 브리지(bridge)한다. 개시 필드(24)는 6 비트 오프셋 필드(OSF), 1 비트 시퀀스 번호(SN) 및 1 패리티 비트(P)를 포함한다. 6 비트 오프셋 필드(OSF)은 도 3의 오프셋 변위(displacement)(29)로 표시되고, 제 1 의 전체 AAL2 패킷이 시작하는 페이로드의 옥텟을 나타내는 값을 포함한다. ATM 셀(221)에 대하여, 오프셋 필드(OSF)의 값은 AAL2 패킷이 개시 필드(241) 직후에 개시하므로 1이다. ATM 셀(222)에 대하여,오프셋 필드(OSF)의 값은 (개시 필드(241)를 고려한) 1 과, 셀(222)로 나온 AAL2 패킷(263)의 옥텟의 수의 합이다.
AAL2 은 잇점으로 단일 ATM VCC내에서 많은 사용자로부터 데이터를 다중화시킨다. 그런 다중화 방식에서, 각 사용자의 데이터는 분리 AAL2 패킷으로 반송되지만, 서로 다른 사용자의 AAL2 패킷은 동일한 ATM 셀 이나, 동일한 ATM VC에 관계가 있는 셀에 반송된다. 따라서, 각 사용자가 서로 다른 채널 식별자(CID) 값을 가진다고 하면, 많은 248 사용자 채널은 하나의 ATM VC로 다중화될 수 있다. 따라서, AAL2는 여전히 저 지연성을 유지하면서 표준 ATM 보다 더 효율적으로 저속 링크를 활용하게 한다.
AAL2의 이용에 따른 문제점은 서로 다른 노드에서의 AAL2 채널이나, 동일한 노드의 서로 다른 어드레스를 종료할 시에 생긴다. 개별 AAL2 채널은 하나의 ATM-VCC로 다중화되므로, 개별 AAL2 채널(예를 들면, 채널 데이터가 반송되는 AAL2 패킷)을 종래의 ATM 스위치를 이용하여 서로 다른 목적지로 지정할 수 없다.
AAL2 패킷을 스위치하는 한가지 접근법은 마우저 및 로젠베르그에 의해 1997년 7월 IEEE 통신 잡지, "TDMA에 의한 위성 통신망의 다중 매체 서비스용 QOS 개런티"에 설명되어 있다. 이런 접근법에서, 고정된 셀 ATM 스위치는 AAL2 패킷을 조정하기 위한 분리 가변 셀 ATM 스위치와 협력하여 작업한다.
본 발명은 통신 시스템에 관한 것으로서, 특히, ATM 기술을 채용한 통신 시스템에 관한 것이다.
본 발명의 상기 및 다른 목적, 특징 및 잇점은 첨부한 도면을 참조로 양호한 실시예로부터 명백해지고, 여기서 동일 부호는 동일 부품을 나타낸다.
도 1은 ATM 셀의 포맷을 도시한 도식도이다.
도 2는 AAL2 패킷의 포맷을 도시한 도식도이다.
도 3은 ATM 셀의 다수의 AAL2 패킷을 도시한 도식도이다.
도 3a는 AAL2 패킷의 개시 필드의 포맷을 도시한 도식도이다.
도 4는 AAL2 프로토콜을 가진 ATM 셀을 AAL2 프라임 프로토콜을 가진 ATM 셀로의 디멀티플렉싱을 나타낸 도식도이다.
도 5는 본 발명의 일 실시예에 따른 통신망의 개략도이다.
도 6a는 본 발명의 제 1 프로토콜 모드에 따른 AAL2 프라임 프로토콜의 채용을 나타낸 도식도이다.
도 6b는 본 발명의 제 2 프로토콜 모드에 따른 AAL2 프라임 프로토콜의 채용을 나타낸 도식도이다.
도 7a는 도 5의 망의 부분, 특히 많은 AAL2 프라임 접속부를 단일 ATM-VCC상으로의 다중화를 설명한 개략도이다.
도 7b는 기지국 제어기가 다수의 디버시티 핸드오버 유니트를 가진 도 5의 망의 변형의 부분, 특히 많은 AAL2 프라임 접속부를 단일 ATM-VCC상으로의 다중화를 설명한 개략도이다.
도 8은 층의 문맥(context)에서의 AAL2 링크 절단(link termination)을 나타내고, 도 5의 망의 구성 요소로 키(key)되는 도식도이다.
도 9는 도 5의 망의 일부, 특히 많은 ATM-VCC의 다중화를 설명한 개략도이다.
도 9a는 2개의 셀 조정 유니트가 제공되는 도 5의 망의 변형의 부분, 특히 많은 ATM-VCC의 다중화를 설명한 개략도이다.
도 9b는 2개의 디버시티 핸드오버(DHO) 유니트가 제공되는 도 5의 망의 변형의 부분, 특히 많은 ATM-VCC의 다중화를 설명한 개략도이다.
도 10a는 도 5의 망의 일부 및, 기지국 제어기 와 우수한 노드 간의 링크를 통해 ATM AAL2 프라임 프로토콜의 활용을 나타낸 개략도이다.
도 10b는 도 5의 망의 일부 및, 기지국 제어기 와 우수한 노드 간의 링크를 통해 ATM AAL2 프로토콜의 활용을 나타낸 개략도이다.
도 10c는 분산된 셀 조정 유니트를 가진 도 5의 망의 일부 및, 기지국 과 우수한 노드 간의 링크를 통해 ATM AAL2 프로토콜의 활용을 나타낸 개략도이다.
도 11은 도 5의 망에 활용된 셀 조정 유니트의 개략도이다.
도 12는 도 11의 셀 조정 유니트의 대기 행렬 서버내에 포함된 링크 다중화기의 개략도이다.
도 13은 라우터 스케쥴러 기능(router scheduler function)과 관련하여 도 11의 셀 조정 유니트의 셀 라우터에 의해 수행된 일반적인 단계를 도시한 플로우챠트이다.
도 13a는 전송 셀 기능과 관련하여 도 11의 셀 조정 유니트의 셀 라우터에 의해 수행된 일반적인 단계를 도시한 플로우챠트이다.
도 13b는 ATM 디멀티플렉싱 기능과 관련하여 도 11의 셀 조정 유니트의 셀 라우터에 의해 수행된 일반적인 단계를 도시한 플로우챠트이다.
도 13c는 AAL2' 맵핑 기능과 관련하여 도 11의 셀 조정 유니트의 셀 라우터에 의해 수행된 일반적인 단계를 도시한 플로우챠트이다.
도 13d는 ATM 맵핑 기능과 관련하여 도 11의 셀 조정 유니트의 셀 라우터에 의해 수행된 일반적인 단계를 도시한 플로우챠트이다.
도 13e는 최우선 순위(top priority) 기능과 관련하여 도 11의 셀 조정 유니트의 셀 라우터에 의해 수행된 일반적인 단계를 도시한 플로우챠트이다.
도 13f는 AAL2 디멀티플렉싱 기능과 관련하여 도 11의 셀 조정 유니트의 셀 라우터에 의해 수행된 일반적인 단계를 도시한 플로우챠트이다.
도 13g는 도 11의 셀 조정 유니트의 개시 필드 조정 기능에 의해 수행된 일반적인 단계를 도시한 플로우챠트이다.
도 13h는 도 11의 셀 조정 유니트의 오버랩 조정 기능에 의해 수행된 일반적인 단계를 도시한 플로우챠트이다.
도 13i는 도 11의 셀 조정 유니트의 판독(read) AAL2 패킷 기능에 의해 수행된 일반적인 단계를 도시한 플로우챠트이다.
도 13j는 도 11의 셀 조정 유니트의 생성(create) AAL2' 셀 기능에 의해 수행된 일반적인 단계를 도시한 플로우챠트이다.
도 13k는 도 11의 셀 조정 유니트의 제거(remove) ATM 셀 기능에 의해 수행된 일반적인 단계를 도시한 플로우챠트이다.
도 13l는 도 11의 셀 조정 유니트의 제거 AAL2 패킷 기능에 의해 수행된 일반적인 단계를 도시한 플로우챠트이다.
도 14는 도 11의 대기 행렬 서버의 대기 행렬 서버 스케쥴러 기능에 의해 수행된 일반적인 단계를 도시한 플로우챠트이다.
도 14a는 도 11의 대기 행렬 서버의 대기 행렬 셀/패킷 기능에 의해 수행된 일반적인 단계를 도시한 플로우챠트이다.
도 14b는 도 11의 대기 행렬 서버의 다중화 기능에 의해 수행된 일반적인 단계를 도시한 플로우챠트이다.
도 14c는 도 11의 대기 행렬 서버의 ATM 다중화 기능에 의해 수행된 일반적인 단계를 도시한 플로우챠트이다.
도 14d는 도 11의 대기 행렬 서버의 AAL2 다중화 기능에 의해 수행된 일반적인 단계를 도시한 플로우챠트이다.
도 14e는 도 11의 대기 행렬 서버의 생성 ATM 헤더 및 개시 필드 기능에 의해 수행된 일반적인 단계를 도시한 플로우챠트이다.
도 14f는 도 11의 대기 행렬 서버의 선택 AAL2 패킷 기능에 의해 수행된 일반적인 단계를 도시한 플로우챠트이다.
도 14g는 도 11의 대기 행렬 서버의 AAL2 프라임 페이로드 준비 기능에 의해 수행된 일반적인 단계를 도시한 플로우챠트이다.
도 14h는 도 11의 대기 행렬 서버의 AAL2 오버랩 페이로드 준비 기능에 의해 수행된 일반적인 단계를 도시한 플로우챠트이다.
도 14i는 도 11의 대기 행렬 서버의 폐기(discard) ATM 셀 기능에 의해 수행된 일반적인 단계를 도시한 플로우챠트이다.
도 14j는 도 11의 대기 행렬 서버의 폐기 AAL2 패킷 기능에 의해 수행된 일반적인 단계를 도시한 플로우챠트이다.
도 14k는 도 11의 대기 행렬 서버의 대기 행렬 해제(dequeue) ATM 셀 기능에 의해 수행된 일반적인 단계를 도시한 플로우챠트이다.
도 14l은 도 11의 대기 행렬 서버의 대기 행렬 해제 AAL2 패킷 기능에 의해 수행된 일반적인 단계를 도시한 플로우챠트이다.
도 15a는 일례의 ATM 비적재(unload) 테이블의 도식도이다.
도 15b는 일례의 AAL2 비적재 테이블의 도식도이다.
도 16a, 도 16b, 도 17a 및 도 17b는 본 발명의 셀 경로 지정 시나리오의 개략도이다.
도 18은 본 발명의 일 실시예에 따른 조합된 VCI/CID 테이블의 도식도이다.
도 19a는 디멀티플렉싱 운영과 관련하여 도 18의 조합된 VCI/CID 테이블을 활용한 기본 단계를 도시한 플로우챠트이다.
도 19b는 다중화 운영과 관련하여 도 18의 조합된 VCI/CID 테이블을 활용한 기본 단계를 도시한 플로우챠트이다.
도 20a는 ATM 패키지를 시간 스탬핑(timestamping)에 따른 대기 행렬로 이동시키기 위한 기본 단계를 도시한 플로우챠트이다.
도 20b는 ATM 패키지를 시간 스탬핑에 따른 대기 행렬로부터 대기 행렬 해제를 위한 기본 단계를 도시한 플로우챠트이다.
도 20c는 시간 스탬핑을 이용하여 대기 행렬 필(fill)을 모니터하기 위한 기본 단계를 도시한 플로우챠트이다.
도 21은 링크 레이트(rate) 카운터 기능의 기본 단계를 도시한 플로우챠트이다.
도 22는 노드 제어기내에 저장된 링크 레이트 카운터 테이블의 도식도이다.
통신망은 상기 망의 2개의 노드 간의 ATM 링크상에 반송된 AAL2 프로토콜 패킷을 가진 ATM 셀을 가지고 있다. AAL2 프로토콜 패킷을 이용하여, 많은 사용자 채널은 2개의 노드 간의 하나의 ATM VC상으로 다중화된다. 제어 노드로서 지정된 2개의 노드 중의 하나에서, 사용자 채널의 AAL2 패킷을 AAL2 와 다른 AAL 프로토콜을 활용한 ATM 셀로 맵함으로써 사용자 채널은 종료된다. AAL2 프라임(prime)이라 칭하는 새로운 AAL2 프로토콜은 ATM 셀 페이로드에서 반송된 AAL2 패킷이 전체 패킷일 필요가 있고, ATM 페이로드가 AAL2 형 개시 필드를 가질 필요가 없다. 양호하게도, AAL2 프라임 프로토콜에서, 단지 하나의 전체 AAL2 패킷은 ATM 셀 페이로드마다 반송된다.
제어 노드에서의 AAL2 사용자 채널의 종료는 양호하게도 여기서 셀 조정 유니트 또는 AAL 종료 유니트(ATU)라 칭하는 저장 및 중앙 집중 자원에서 일어난다. 따라서, 셀 조정 유니트는 제어 노드에 의해 제어된 다수의 노드로부터 AAL2 사용자 채널을 종료시킬 수 있다. 셀 조정 유니트는 특히 디멀티플렉싱 및 다중화 운영을 수행시킨다. 이런 디멀티플렉싱 운영에서, 셀 조정 유니트는 AAL2에 따라 ATM-VCC상으로 맵된 AAL2 패킷을 가진 ATM 셀을 이용하여 AAL2 프라임 프로토콜에 따라 맵된 AAL2 패킷을 포함하는 ATM 셀을 형성한다. 다중화 운영에서는, AAL2 프라임 프로토콜에 따라 맵된 AAL2 패킷을 포함하는 ATM 셀이 수신되고, AAL2 패킷은 출력 ATM 셀로 이동되어 AAL2에 따라 맵된다.
셀 조정 유니트 및 AAL2 프라임 프로토콜을 준비함으로써, 잇점으로 표준 ATM 장비, 예를 들어 ATM 스위치 코어를 사용할 수 있다. AAL2 프라임 프로토콜을 사용함으로써, 반송 ATM-VCC를 그 목적지로 경로 지정함으로써 각각의 개별 AAL2 채널을 그의 목적지로 경로 지정할 수 있다. 제어 노드에서 수신된 AAL2 패킷을 포함하는 ATM 셀은 제어 노드를 통해 셀 조정 유니트로 경로 지정될 수 있다. 셀 조정 유니트에서, AAL2 패킷을 포함하는 ATM 셀은 AAL2 프라임 프로토콜을 가진 ATM 셀을 형성하도록 디멀티플렉스된다. 그 후, AAL2 프라임 패킷은 ATM 스위치를 통해 AAL2 패킷을 가진 ATM 셀을 조정할 수 있는 제어 노드의 다른 소자로 경로 지정될 수 있다.
다중화 및 디멀티프렉싱 기능 외에, 셀 조정 유니트는 노드로부터 아웃바운드(outbound)되는 ATM 셀의 대기 행렬을 수행시킨다. 게다가, 본 발명의 한 노드에서, AAL2 프로토콜을 가진 ATM 셀은 제어 노드로부터 다른 노드, 예를 들어, 제어 노드보다 우수한(superior) 노드로 전송될 수 있다. 본 발명의 다른 모드에서, 제어 노드 와 그 보다 우수한 노드 간의 링크가 지연 센시티브(delay sensitive) 링크일 시에, 셀 조정 유니트는 AAL2 프라임 프로토콜을 수신하는 ATM 셀을 지연 센시티브 링크상에서 전송을 위한 AAL2 패킷을 가진 ATM 셀로 변환시킨다. 또다른 모드에서, AAL2 프라임 프로토콜을 가진 ATM 셀은 예를 들어 링크상의 지연이 소정의 임계치를 초과하는 것이 감지될 때까지 상기 링크상에서 우수한 노드로 전송될 수 있다.
이동 원격 통신망은 일례의 실시예로서 제공된다. 원격 통신망에서, 기지국 제어 노드(예를 들어, 기지국 제어기)는 다수의 기지국을 제어한다. 기지국 과 기지국 제어기 간의 "super-A" 인터페이스는 AAL2 패킷을 가진 ATM 셀을 반송한다. 기지국 제어기 노드에서, 기지국 제어기의 셀 조정 유니트는 AAL2 패킷을 가진 ATM 셀을 AAL2 프라임 프로토콜을 가진 ATM 셀로 변환시킨다. 그 후, 기지국 제어기에 의해 실현된 변환으로부터 유발된 ATM 셀은 디버시티 핸드오버(diversity handover)(DHO) 유니트와 같은 기지국 제어기의 다른 유니트로 포워드(forward)될 수 있다. "A" 인터페이스는 기지국 제어기 와 이 보다 우수한 노드, 예를 들어 이동 교환 센터(MSC) 간에 존재한다.
일 원격 통신 실시예에서, AAL2 프라임 프로토콜을 가진 ATM 셀은 기지국 제어기 와 이동 교환 센터(MSC) 간의 A 인터페이스를 통해 전송된다. 이런 실시예에서, 이동 교환 센터(MSC)로 전송하기 위해 예약된 AAL2 프라임 프로토콜을 가진 ATM 셀은 이동 교환 센터(MSC)로 전송하기 전에 대기 행렬을 위해 셀 조정 유니트로 복귀될 수 있다. 다른 원격 통신 실시예에서, AAL2 프로토콜을 가진 ATM 셀은 A 인터페이스를 통해 전송된다. 이런 제 2 원격 통신 실시예에서, AAL2 프라임 프로토콜을 가진 ATM 셀은 셀 조정 유니트로 되돌려 경로 지정됨으로써, 셀 조정 유니트는 이런 셀을 AAL2 패킷을 가진 ATM 셀로 변환하여, 이동 교환 센터(MSC)로 전송하기 위해 적절히 대기 행렬될 수 있다.
아래의 설명에서는, 본 발명의 완전한 이해를 위해 특정 구조, 인터페이스, 기술등과 같이 특정한 상세 사항이 설명된다. 그러나, 본 기술 분야의 숙련자에게는 본 발명이 이런 특정한 상세 사항에서 벗어난 다른 실시예에서 실시될 수 있음이 명백해진다. 다른 경우에, 공지된 장치, 회로 및 방법에 대한 상세한 설명은 본 발명의 설명을 명료히 하도록 생략된다.
[망 전체상(overview)]
도 5는 (노드(42x)를 포함하는) 노드(421내지 42n)의 세트(42), 노드(44) 및 노드(46)를 포함하는 통신망(40)을 도시한 것이다. 양호하게도, 망(40)은 계층적 구조를 갖는 데, 노드(421내지 42n)의 세트(42)는 하위 노드이고, 노드(44)는 중간 노드이며, 노드(46)는 우수한 노드이다. 예를 들어, 노드(46)는 노드(44)보다 우수한이다. 일례에서, 망(40)은 이동 원격 통신망의 형태를 취하는 데, 여기서, 노드(421내지 42n)은 기지국(BS)이고, 노드(44)는 기지국 제어기 노드이며, 노드(46)는 이동 교환 센터이다. 이런 예와 일치하게도, 기지국(421내지 42n), 기지국 제어기(44) 및 이동 교환 센터(MSC)(46)로 참조가 행해진다. 기지국 제어기(BSC)(44)는 때때로 본 기술 분야에서 이동 제어 센터(MCC) 또는 무선망 제어기(RNC)로서 언급된다. 이하, 하나의 기지국만이 일례 또는 포괄적으로 참조될 시에, 첨자가 없는 번호(42)가 사용된다.
망(40)에서, (예를 들면, 이동 전화기와 같은) 이동국(48)은 (제각기 심볼(501내지 50n)로 나타낸) 공기 인터페이스를 통해 기지국(421내지 42n)과 통신한다. 기지국(421내지 42n)은 대륙 회선(landlines)(521내지 52n)에 의해 기지국 제어기 노드(44)에 접속된다. "super-A" 인터페이스로서 공지된 인터페이스는 점선(54)으로 표시된 바와 같이 기지국(421내지 42n)과 기지국 제어기(44) 사이에 존재한다. 기지국 제어기(44)는 대륙 회선(56)에 의해 이동 교환 센터(MSC)(46)에 접속된다. "A" 인터페이스로서 공지된 인터페이스는 점선(58)으로 표시된 바와 같이 기지국 제어기(44) 및 이동 교환 센터(MSC)(46) 사이에 존재한다. 이동 교환 센터(MSC)(46)는 보통 예를 들어 게이트웨이를 통해 공중 교환 전화망과 같은 다른 원격 통신망에 접속된다.
예로서 설명된 망(40)은 부호 분할 다중 접속(CDMA) 이동 원격 통신 시스템내에 포함된다. CDMA 시스템에서, 각 기지국(421내지 42n)과 이동국(48) 사이에 전송된 정보는 (스프레드(spreading) 부호와 같은) 서로 다른 수학적 부호에 의해 변조되어, 동일한 무선 주파수를 활용하는 다른 이동국의 정보와 구별한다. 따라서, CDMA 시스템에서, 개별 무선 링크는 부호에 의해 식별된다. CDMA의 각종 양상은 개르그 비자이 케이 등에 의해, 프렌티스 홀(1997), 무선/개인 통신의 CDMA의 응용에서 설명된다.
게다가, CDMA 이동 통신에서, 통상적으로 적절한 스프레드에 따른 동일한 기저대 신호는 오버랩 통신 가능하게 수 개의 기지국(예를 들어, 기지국(421내지 42n))으로부터 전송된다. 따라서, 이동 단말기(48)은 수 개의 기지국으로부터의 신호를 동시에 수신하여 이용할 수 있다. 더욱이, 무선 환경이 급속히 변하므로, 이동국은 수 개의 기지국에 대한 무선 채널을 동시에 가지고 있기 때문에, 이동국은 최상의 채널을 선택할 수 있고, 필요하다면, 다수의 기지국으로부터 이동국으로 지향된 신호를 이용하여 무선 방해를 적게 하고, 용량을 높인다. 이와 같이 CDMA 방식에서 이동국에 의해 다수의 기지국으로부터 무선 채널을 활용하는 것을 "소프트 핸드오버(soft handover)"라 부른다.
이동국(48)에 관한 소프트 핸드오버와의 접속 시에, 동일한 사용자 데이터를 가진 프레임은 다운링크 상에서 서로 다른 기지국(421내지 42n)으로부터 이동국(48)으로 전송된다. 업링크 상에서, 이동 접속을 위해 이동국(48)으로부터 프레임내에 전송된 사용자 데이터는 다수의 기지국(421내지 42n)에서 수신되고, 기지국 제어기(44)에서, 프레임은 디버시티 핸드오버 유니트(DHO)에 채용된 "최상 품질" 기술을 이용하여 조합되고 선택된다. 디버시티 및 소프트 핸드오버에 대한 부가적인 상세 사항은, 예를 들어, 1997년 11월 26일 자로 출원되고, 명칭이 "CDMA 이동 원격 통신을 위한 다단 디버시티 조정"인 미국 특허 출원 번호(서류 번호 2380-3)와, 1997년 11월 26일 자로 출원되고, 명칭이 "CDMA 이동 원격 통신을 위한 디버시티 조정 무브오버"인 미국 특허 출원 번호(서류 번호 2380-4)에 의해 제공되며, 이들 양자는 여기서 참조로 포함된다.
따라서, 각 기지국(42)은 다수의 이동국을 동시에 서빙(serving)하고, 각 이동국은 다수의 기지국에 의해 동시에 서빙을 받는다. 이동국(48)과 같은 각 이동국에 대하여, 적어도 하나의 접속은 이동 교환 센터(MSC)(46)를 통해 이동국 사이에서 다른 파티에 설정된다. 따라서, 이동국(48)과의 접속은 접속 시에 관계하는 각 기지국에 의해 조정된 병렬 레그(leg)를 가지며(예를 들어, 제 X 의 병렬 레그는 심볼(50X)로 나타낸 바와 같이 공기 인터페이스와 대륙 회선(52X)를 통함), 접속은 또한 기지국 제어기(44) 및 대륙 회선(46)을 통해 이동 교환 센터(MSC)(46)로 연장한다.
각 접속부에는 각 기지국(42) 및 기지국 제어기(44)를 연결하는 링크(52)상의 채널이 지정된다. 설명된 실시예에서, 각 접속을 위한 정보는 프레임으로서 전송되고, 이런 프레임은 접속부에 지정된 채널상에 반송된다. 더욱이, 설명된 실시예에서, AAL2를 채용함으로써, 각 접속 프레임은 접속부에 지정된 채널내의 AAL2 패킷에 반송된다. 도 2에 도시된 바와 같이 AAL2 패킷의 CID 필드를 고려하여, super-A 인터페이스(54)를 통해 각 링크(52)상으로 다중화된 248 개의 접속부가 있다. 이는, 서로 다른 채널의 AAL2 패킷이 도 3에 도시된 방식으로 동일한 ATM 셀에 반송될 수 있다는 것을 의미한다.
따라서, 설명된 실시예에서,기지국(42), 기지국 제어기(44) 및 이동 교환 센터(MSC)(46)는 제각기 ATM에 의한 노드이다. 그와 같이, 이런 노드의 각각은 일반적으로 참조 번호(30)로 표시되는 ATM 스위치를 갖는다. 예를 들면, 기지국(42)은 ATM 스위치(42 내지 30)를 가지고, 기지국 제어기(44)는 ATM 스위치(44 내지 30)를 가지며, 이동 교환 센터(MSC)(46)는 ATM 스위치(46 내지 30)를 갖는다.
기지국 제어기(44)는 전술된 디버시티 및 소프트 핸드오버를 수행하는 디버시티 핸드오버 유니트(60)를 가진다. 예를 들면, 선택/조합 운영 시에, 디버시티 핸드오버 유니트(60)는 이동국(48) 과 기지국 제어기(44) 간의 접속부의 병렬 레그상에 수신된 사용자 데이터의 유사한 프레임을 비교하여, 이동 교환 센터(MSC)(46)로 포워드하기 위한 프레임(예를 들면, 동일한 사용자 데이터를 가진 서로 다른 레그의 프레임 중의 최상의 프레임)을 선택한다. 이런 프레임은 ATM 셀을 다른 접속부(예를 들어, 채널)의 AAL2 패킷과 공유하는 AAL2 패킷의 기지국 제어기(44)에서 수신된다. 그러나, 디버시티 핸드오버 유니트(60)는 다중 접속을 위한 AAL2 패킷을 가진 셀을 조정할 수 없다. 따라서, AAL2 패킷을 가진 ATM 셀은 ATM 스위치(44 내지 30)를 통해 디버시티 핸드오버 유니트(60)로 직접 경로 지정될 수 없다는 문제가 있다. 역으로, 스플릿(splitting) 운영 시에, 이동 교환 센터(MSC)(46)로부터 수신된 프레임은 이동국(48)에 대한 접속부의 레그를 가진 각 기지국(42)로 병렬 분산하기 위해 디버시티 핸드오버 유니트(60)에 의해 복사된다. 그러나, 링크(52) 상에서 기지국(42)으로 전송된 프레임이 AAL2 패킷에 반송되고, 잠재적으로 서로 다른 접속을 위한 AAL2 패킷이 동일한 ATM 셀로 캡슐화되므로, 프레임의 복사는 ATM 스위치(44 내지 30)를 통해 각 기지국(42)으로 직접 경로 지정될 수 없다는 문제가 있다.
전술한 문제는 셀 조정 유니트(CHU)(32)를 제공함으로써 해결된다. 설명된 실시예에서, 각 노드(42, 44 및 46)는 셀 조정 유니트(32)를 가지고, 예를 들어, 각 기지국(42)은 셀 조정 유니트(42-32)를 가지며, 기지국 제어기(44)는 셀 조정 유니트(44-32)를 가지고, 이동 교환 센터(MSC)(46)는 셀 조정 유니트(46-32)를 갖는다. 그 후, 셀 조정 유니트(32)에 대한 참조로 셀 조정 유니트(42-32, 44-32 또는 46-32)의 어느 하나에 적용할 수 있는 것으로 이해된다. 셀 조정 유니트(32)는 예를 들어 도 15 및 16 과 같이 아래에 기술되는 도면과 관련하여 더욱 상세히 기술된다.
[AAL2 프라임 프로토콜]
아래에 상세히 기술되는 바와 같이, 셀 조정 유니트(32)는 특히 디멀티플렉싱 및 다중화 운영을 수행한다. 디멀티플렉싱 운영 시에, 셀 조정 유니트(32)는 AAL2 패킷을 가진 ATM 셀을 이용하여 서로 다른 형의 AAL 프로토콜을 가진 ATM 셀을 형성한다. 특히, 서로 다른 형의 AAL 프로토콜은 여기서 AAL2 프라임으로 참조되는 수정된 AAL2 프로토콜이다. AAL2 프라임 프로토콜에서, ATM 셀의 페이로드는 동일한 채널에 속하는 AAL2 패킷을 가지며, 이런 페이로드내의 모든 AAL2 패킷은 전체 패킷이고, 페이로드는 도 3 및 3a를 참조로 기술된 개시 필드를 갖지 않는다. 다중화 운영 시에, AAL2 패킷을 가진 ATM 셀은 예를 들어 서로 다른 형의 AAL 프로토콜(예를 들어, AAL2 프라임 프로토콜)을 가진 ATM 셀로부터 준비된다.
도 6a는 본 발명의 제 1 프로토콜 모드에 따른 AAL2 프라임 프로토콜의 실시예를 도시한 것이다. 도 6a는 5개의 옥텟 헤더(122) 및 48개의 옥텟 페이로드(123A)를 가진 ATM 셀(120A)을 도시한 것이다. 셀(120A)의 페이로드(123A)는 단지 하나의 AAL2 패킷, 특히 패킷(126)을 포함한다. AAL2 패킷(126)은 전체 AAL2 패킷이다. 페이로드(123A)는 개시 필드를 포함하지 않는다. AAL2 패킷(126)에 의해 활용되지 않는 페이로드(123A)의 잔여 옥텟은 패딩(128)을 포함한다. 어떤 부분적인 AAL2 패킷도 ATM 셀(120A)의 페이로드(123A)내에 포함되지 않는다.
도 6b는 본 발명의 제 2 프로토콜 모드에 따른 AAL2 프라임 프로토콜의 실시예를 도시한 것이다. 도 6b는 또한 5개의 옥텟 헤더(122) 및 48개의 옥텟 페이로드(123A)를 가진 ATM 셀(120B)을 도시한 것이다. 셀(120B)의 페이로드(123B)는 하나 이상의 AAL2 패킷, 특히 패킷(126B(1) 및 126B(2))을 포함한다. 패킷(126B(1) 및 126B(2))은 전체 AAL2 패킷이다. 도 6a의 제 1 프로토콜 모드에서와 같이, 페이로드(123B)는 개시 필드 또는 부분적인 AAL2 패킷을 포함하지 않는다. AAL2 패킷(126)에 의해 활용되지 않는 페이로드(123B)의 잔여 옥텟은 패딩(128)을 포함한다. 그래서, 도 6b의 프로토콜 모드는, 도 6b의 모드에서 다수의 전체 AAL2 패킷이 AAL2 프라임 프로토콜을 가진 ATM 셀내로 캡슐화될 수 있다는 점에서 도 6a의 프로토콜 모드와 다르다.
도 4는 AAL2를 가진 ATM 셀(즉, 셀(204-1))이 AAL2' 프로토콜을 가진 ATM 셀(즉, 셀(20'4-1, 20'4-2,및20'4-3))로 디멀티플렉스되는 방법을 도시한 것이다. ATM 셀(204-1)은 헤더(224)와, 개시 필드(24), AAL2 패킷(264-1내지 264-3) 및 패딩(284)으로 구성된 페이로드를 갖는다. AAL2 프로토콜을 가진 ATM 셀의 CID 필드(도 2 참조)는 노드 내부 접속부상의 특정 VCC를 나타낸다. 도 6a를 참조로 전솔된 AAL2 프라임 프로토콜의 모드에 따르면, 디멀티플렉싱과 동시에, 각각의 AAL2 패킷(264-1내지 264-3)은 AAL2 프라임 프로토콜을 가진 분리 ATM 셀, 즉, 셀(20'4-1, 20'4-2,및20'4-3)내에 존재한다. ATM AAL2 프라임 프로토콜 셀(20'4-1, 20'4-2,및20'4-3)은 각 헤더(22'4-1, 22'4-2,및22'4-3)와, 이에 뒤따른 각 AAL2 패킷(264-1내지 264-3)을 가지며, 각 셀은 최종으로 패딩 필드(28'4-1내지 28'4-3)를 포함한다. 본 발명의 디멀티플렉싱에 대하여서는 예를 들어 본 발명의 셀 조정 유니트와 관련하여 아래에서 더욱 상세히 기술된다.
[기지국 구조]
망(40)의 노드의 구조를 상세히 설명하기 위하여 도 5를 다시 참조하기로 한다. 기지국(42)의 하나는 도 5에서 설명되는 데, 특히 기지국(42X)은 일반적으로 다른 기지국을 나타내고, 대표하여 단지 기지국(42)으로 언급된다. ATM 스위치(42-30) 및 셀 조정 유니트(42-32) 이외에, 기지국(42)은 제어기(42-33), 다수의 연장(extension) 단말기(그 중 하나, 연장 단말기(42-34)만이 설명됨)및, 다수의 전송기/수신기 판(그 중 하나, 특히 다수의 전송기/수신기 판(42-35)만이 도시됨)을 갖는다. 사실상, 셀 조정 유니트(42-32) 및 소자(42-33 내지 42-35)의 각각은 ATM 스위치(42-30)의 포트에 접속되는 각 회로판상에 존재한다. 연장 단말기(42-34)는 기지국(42)을 망(40)의 다른 노드에 제각기 대륙 회선 접속을 위해 구현된다. 각 전송기/수신기 판(42-35)은 ATM 스위치(42-30)와, 각 기지국(42)에 대해 나타낸 사이트(62)와 같은 안테나 방송/수신 사이트 사이에 접속된다. 다수의 전송기/수신기 판의 각각은 분리한 대응 안테나 방송/수신 사이트에 링크될 수 있다.
일례의 기지국(42)의 구조는 간단한 형태로 도시되었지만, 본 발명의 원리를 설명하기에는 충분하다. 유사한 구성 요소 판(예를 들어, 연장 단말기 및 전송기/수신기 판)의 수가 기지국 간에 변할 수 있지만, 다른 기지국은 그런 유사한 구성요소 판을 갖는 것으로 이해된다. 망(40)내에 사용된 기지국의 수는 본 발명에서는 중요하지 않다.
[기지국 제어기 구조]
전술된 바와 같이, 기지국 제어기(44)는 ATM 스위치(44-30), 셀 조정 유니트(44-32) 및 디버시티 핸드오버(DHO) 유니트(60)를 갖는다. 게다가, 기지국 제어기(44)는 또한 도 5의 연장 단말기(44-34(0) 내지 44-34(n))로서 도시된 다수의 연장 단말기를 갖는다. 연장 단말기(44-34(0))는 ATM 스위치(44-30)와, 이동 교환 센터(MSC)(46)로 통하는 링크(56) 사이에 접속된다. 연장 단말기(44-34(1) 내지 44-34(n))는 제각기 ATM 스위치(44-30) 와 링크(521내지 52n) 사이에 접속되는 데, 링크(521내지 52n)는 제각기 기지국(421내지 42n)으로 통한다. 게다가, 기지국 제어기(44)는 이의 주 처리기가 존재하는 주 처리기 판(44-33)을 갖는다. 각각의 ATM 스위치(44-30), 셀 조정 유니트(44-32), 디버시티 핸드오버(DHO) 유니트(60), 연장 단말기(44-34(0) 내지 44-34(n)) 및 주 처리기(44-33)는 ATM 스위치(44-30)의 대응 포트에 접속되는 각 판상에 존재한다.
[이동 교환 센터 구조]
이동 교환 센터(MSC)(46)도 마찬가지로 연장 단말기(46-34(0) 내지 46-34(1)), 셀 조정 유니트(46-32) 및 제어기(46-33)를 위한 판을 포함하는 ATM 스위치(46-30)에 접속된 판을 갖는다. 설명된 실시예에서, 연장 단말기(46-34(0))는 이동 교환 센터(MSC)(46)를 게이트웨이 노드에 접속하는 반면에, 연장 단말기(46-34(1))는 이동 교환 센터(MSC)(46)를 기지국 제어기(44)로 통하는 링크(56)에 접속한다. 이동 교환 센터(MSC)(46)는 기지국 제어기(44) 이외의 많은 다른 기지국에 접속되고, 제각기 그런 접속을 위해 대응하는 연장 단말기가 공급되는 것으로 이해된다. 마찬가지로, 이동 교환 센터(MSC)(46)는 다른 이동 교환 센터에 접속되고, 그런 접속을 위해 대응하는 연장 단말기가 또한 공급되는 것으로 이해된다.
[AAL2 절단]
여기에서 이용되듯이, AAL2 링크는 AAL2 채널과 동기한다. 본 발명의 셀 조정 유니트(32)는 AAL2 링크를 절단할 수 있게 하고, 또한 통상적인 ATM 스위치를 이용할 수도 있다. 이런 이유로, 셀 조정 유니트(32)는 또한 AAL2 링크 절단 유니트 또는 짧게 ALT 유니트로서 언급된다.
전술된 바와 같이, 셀 조정 유니트(32)는 대량의 ATM-VCC 반송 AAL2 채널을 절단한다. 셀 조정 유니트(32)는 각 AAL2 채널을 AAL2 프라임 채널로 변환한다. AAL2 프라임 프로토콜은 통상적인 ATM 스위치 내부의 ATM-VCC 의 각 개별 AAL2 채널을 반송할 수 있게 한다. 즉, 셀 조정 유니트(32)는 표준 ATM 스위치 장비에 의하여 개별 AAL2 접속을 쉽게 분산시킨다.
도 7a는 분산 시스템을 도시한 것으로서, 얼마나 많은 AAL2 프라임 접속부가 셀 조정 유니트(32)에 의해 단일 ATM-VCC상에서 다중화되는 지를 나타낸 것이다. 도 7a는 특히 기지국(42)이 2개의 전송기/수신기 판(42-35(1) 및 42-35(2))를 가지고 있음을 나타낸 것이다. 전송기/수신기 판(42-35(1)) 와 디버시티 핸드오버(DHO) 유니트(60) 사이에는 도 7a의 점선으로 나타낸 바와 같이 양방향 AAL2 프라임 접속이 설정된다. 양방향 AAL2 프라임 접속은 아래의 부품, 즉, 디버시티 핸드오버(DHO) 유니트(60), 셀 조정 유니트(44-32), 연장 단말기(44-34), 링크(52), 연장 단말기(42-34), 셀 조정 유니트(42-32), ATM 스위치(42-30) 및 전송기/수신기 판(42-35(1))을 포함하는 물리적 경로를 이용한다. 기지국(42)의 셀 조정 유니트(42-32)에서, 수 개의 AAL2 프라임 채널은 제각기 개별 ATM-VCC상에서 표준 AAL2 프로토콜을 이용하는 한 ATM-VCC로 다중화된다. 기지국 제어기(44)의 셀 조정 유니트(44-32)에서, AAL2 패킷을 반송하는 ATM 셀은 디멀티플렉스된 페이로드를 가짐으로써, AAL2 프라임 프로토콜을 가진 페이로드를 반송하는 ATM 셀은 디버시티 핸드오버(DHO) 유니트(60)로 경로 지정된다.
도 7b는 도 7a의 변형으로서, 여기서 기지국 제어기(44)는 다수의 디버시티 핸드오버(DHO) 유니트(60(1) 내지 60(n))를 채용한다. 도 7b의 변형에서, 디버시티 핸드오버(DHO) 유니트(60(1))는 어떤 접속을 조정하도록 할당되고, 다른 디버시티 핸드오버(DHO) 유니트는 다른 접속을 조정하도록 할당된다.
도 8은 도 5에서 설명된 바와 같이 망(40)의 부품으로 키되고, 층 다이어그램의 문맥에서 AAL2 링크 절단부를 도시한 것이다. 도 8에서, L1 층은 망(40)의 ATM 스위치(30)에서 ATM 셀의 공간 스위칭을 나타낸 것이다. 연장 단말기(42-34)의 각 측면상의 2개의 연결된 ATM-VCL 링크는 AAL2를 반송하는 ATM-VCC를 나타낸다. 연장 단말기(42-34)는 종래 기술에 따라 ATM-VCC를 확립할 시에 설정된 해석표에 따라 ATM 헤더의 VCI 필드를 변경함으로써 연결한다.
도 8에 도시된 바와 같이, AAL2 프라임 접속은 노드 간의 AAL2 채널및, 노드내의 AAL2 프라임 채널상에서 반송된 종단간(end-to-end) 망 접속이다. 환언하면, AAL2 프라임 접속은 AAL2 프라임 채널상에서 노드 내부의 소자 사이와, 다중화가 실행되지 않을 시에 ATM-VCC의 AAL2 프라임 포맷내 또는 AAL2 채널상의 노드 사이의 종단간에 실행된다.
기지국 제어기(44)의 셀 조정 유니트(44-32)에서, ATM-VCC는 ATM 층에서 절단된다. 셀 조정 유니트(44-32)에서, 각 AAL2 채널은 특정한 AAL2 프라임 채널로 맵된다. 그 후, 각 AAL2 프라임 채널은 최종 목적지에 AAL2 프라임 접속을 하는 ATM-VCC로 맵된다.
도 9는 많은 ATM-VCC가 하나의 연장 단말기(ET) 링크상으로 다중화되는 것을 나타낸 것으로, 이런 ATM-VCC의 각각은 한 셀 조정 유니트(44-32)에 집중되는 AAL2 프라임 접속을 반송한다. 결과적으로 ET-링크가 그런 고 용량을 가지고, 하나의 셀 조정 유니트(44-32)이 트래픽(traffic)을 조정할 수 없을 정도의 많은 ATM-VCC를 반송할 경우, 기지국 제어기(44)에는 도 9a에 도시된 바와 같이 셀 조정 유니트(44-32(1)) 및 셀 조정 유니트(44-32(2))와 같은 다수의 셀 조정 유니트가 구비될 수 있다. 셀 조정 유니트(44-32)의 수와는 무관하게, 셀 조정 유니트(44-32)는 동일한 ATM-VCC에 반송된 AAL2 프라임 접속의 부하를 조정해야 한다. 도 9b는 기지국 제어기(44)내에 채용된 2개의 디버시티 핸드오버(DHO) 유니트(60(1) 내지 60(2))를 사용한 것을 나타낸 것이다.
["A" 인터페이스상의 프로토콜]
전술된 것은 인터페이스(54)를 통한 AAL2 패킷을 가진 ATM 셀의 전송 및, 기지국 제어기(44)내에서는 셀 조정 유니트(44-32)에 의해 AAL2 프로토콜을 가진 ATM 셀 과 AAL2 프라임 프로토콜을 가진 ATM 셀 간의 다중화 및 디멀티플렉싱에 대한 것이다. 다중화 및 디멀티플렉싱 기능 이외에, 셀 조정 유니트는 노드로부터 아웃바운드(outbound)되는 ATM 셀의 대기 행렬을 수행한다. 이런 점에서, 기지국 제어기(44) 및 이동 교환 센터(MSC)(46) 간의 인터페이스(58) 상의 프로토콜은 또한 주목할 만하다. 2개의 프로토콜 중의 어느 하나는 인터페이스(58)상에서 선택적으로나 상호 교환할 수 있게 사용될 수 있다.
도 10a에서 설명된 본 발명의 모드에서, AAL2 프라임 프로토콜을 가진 ATM 셀은 기지국 제어기(44)로부터 다른 노드, 예를 들어, 이동 교환 센터(MSC)(46)로 전송될 수 있다. 이런 점에서, 도 10a는 업링크 상에서 인터페이스(54)로부터 이동 교환 센터(MSC)(46)로의 ATM 셀의 흐름을 나타낸 것이다. 도 10a에 도시된 바와 같이, 인터페이스(54)를 통해 수신된 AAL2 패킷을 가진 ATM 셀은 연장 단말기(44-34(n)) 및 ATM 스위치(44-30)를 통해 셀 조정 유니트(44-32)로 전송되며, 이는 셀 교환 회선(10A-1)로 표시된다. 셀 조정 유니트(44-32)에서, AAL2 패킷을 가진 ATM 셀은 기능 블록(10A-2)로 표시되는 바와 같이 AAL2 프라임 프로토콜로 디멀티플렉스된다. 디멀티플렉싱 후에, AAL2 프라임 프로토콜을 채용한 ATM 셀은 셀 교환 회선(10A-3)로 표시되는 바와 같이 ATM 스위치(44-30)를 통해 디버시티 핸드오버(DHO) 유니트(60)로 스위치된다. 디버시티 핸드오버(DHO) 유니트(60)에서, 디버시티 선택 기능이 수행된다. 디버시티 선택 후에, 선택된 프레임을 가진 셀은 회선(10A-4)로 표시된 바와 같이 연장 단말기(44-34(0))에 직접 인가된다(즉, ATM 스위치(44-30)를 통해 스위치되지 않는다). 연장 단말기(44-34(0))로부터, AAL2 프라임 프로토콜을 가진 ATM 셀은 (예를 들어, 인터페이스(58)에 걸친) 링크(56)를 통해 이동 교환 센터(MSC)(46)로 반송된다. 이동 교환 센터(MSC)(46)에서, AAL2 프라임 프로토콜을 가진 ATM 셀은 연장 단말기(46-34(1))에서 수신되어, ATM 스위치(46-30)를 통해 그의 목적지로 경로 지정된다.
도 10b에서 설명된 본 발명의 모드에서, 링크(56)(예를 들어, 인터페이스(58))를 통해 기지국 제어기(44)로부터 이동 교환 센터(MSC)(46)로 전송된 ATM 셀은 AAL2 프로토콜을 갖는다. 그래서, 도 10b의 모드에서, 도 10a와 다른 셀 조정 절차가 사용된다. 도 10a의 모드에서는, 셀 교환 회선(10B-1 내지 10B-4)로 표시된 셀 교환 절차는 도 10a의 셀 교환 회선(10A-1 내지 10A-4)것과 동일하다. 그러나, 디버시티 선택 후에, 선택된 프레임을 가진 셀은 셀 교환 회선(10B-4)로 표시된 바와 같이 디버시티 핸드오버(DHO) 유니트(60)로부터 셀 조정 유니트(44-32)로 경로 지정된다. 운영(10B-5) 시에, 셀 조정 유니트(44-32)는 다중화 운영 및 대기 행렬 운영을 수행한다. 다중화 운영은 AAL2 프라임 프로토콜(즉,디버시티 핸드오버(DHO) 유니트(60)로부터 수신된 셀의 프로토콜)로부터 AAL2 프로토콜로의 다중화를 포함한다. 따라서, AAL2 프로토콜을 가진 ATM 셀은 셀 교환 회선(10B-6)로 표시된 바와 같이 ATM 스위치(44-30)를 통해 연장 단말기(44-34(0))로 경로 지정하기 위해 셀 조정 유니트(44-32)를 중지(leave)시킨다. 연장 단말기(44-34(0))로부터, AAL2 프로토콜을 가진 ATM 셀은 링크(56)(예를 들어, 인터페이스(58))를 통해 이동 교환 센터(MSC)(46)로 반송된다. 이동 교환 센터(MSC)(46)에서, AAL2 프로토콜을 가진 ATM 셀은 연장 단말기(46-34(1))로 수신되어, ATM 스위치(46-30)를 통해 AAL2 접속이 종료되는 셀 조정 유니트(46-32)로 경로 지정된다. 셀 조정 유니트(46-32)에서, AAL2 패킷을 가진 ATM 셀은 기능 블록(10B-7)로 표시된 바와 같이 AAL2 프라임 프로토콜로 디멀티플렉스된다(CHU(44-32). 디멀티플렉싱 후에, AAL2 프라임 프로토콜을 채용한 ATM 셀은 화살표(10B-8)로 표시된 바와 같이 ATM 스위치(46-30)를 통해 예를 들어 트랜스코드와 같은 AAL2 프라임 절단 소자로 스위치된다. AAL2 프라임 절단부는 AAL2 프라임 프로토콜을 가진 ATM 셀을 예를 들어 AAL1과 같은 다른 프로토콜로 변환한 후에, 그런 셀은 (노드(46)에서의 셀을 전송할 수 있는 연장 단말기(46-34(0))와 같은) 노드(46)의 다른 소자로 (화살표(10B-9)로 표시된 바와 같이) 스위치된다. 궁극적으로, ATM 셀은 이동 교환 센터(MSC)(46)에서 경로 지정된다.
도 10c는 도 10c의 기지국 제어기(44)가 2개의 셀 조정 유니트, 즉, 셀 조정 유니트(44-32(1)) 및 셀 조정 유니트(44-32(2))를 채용한다는 점에서 도 10b와 다르다. 도 10c의 모드에서, AAL2 프로토콜을 가진 ATM 셀과 AAL2 프로토콜을 가진 ATM 셀과의 디멀티플렉싱은 (프로세스(10C-2)로 표시된 바와 같이) 셀 조정 유니트(44-32(1))에 의해 수행된다. 디버시티 핸드오버(DHO) 유니트(60)에서 디버시티가 선택된 후에, AAL2 프라임 프로토콜을 가진 ATM 셀은 셀 교환 회선(10C-4)으로 표시된 바와 같이 셀 조정 유니트(44-32(2))로 전송된다. 도 10c의 모드에서, 제 2 셀 조정 유니트(44-32(2))는 기능 동작(10C-5)으로 표시된 바와 같이 다중화 및 대기 행렬 동작을 수행시킨다. 적당한 대기 행렬로부터의 다중화 및 방전 후에, AAL2 프로토콜을 가진 ATM 셀은 셀 조정 유니트(44-32(2))를 중지하고, 셀 교환 회선(10C-6)으로 표시된 바와 같이 ATM 스위치(44-30)에 의해 연장 단말기(44-34(0))로 경로 지정된다. 연장 단말기(44-34(0))로부터, AAL2 프로토콜을 가진 ATM 셀은 도 10b의 모드와 같은 식으로 링크(56)(예를 들어, 인터페이스(58))를 통해 이동 교환 센터(MSC)(46)로 반송된다.
따라서, 도 10c의 모드는 도 10b의 셀 조정 유니트(44-32)의 기능이 도 10c에서 셀 조정 유니트(44-32(1)) 및 셀 조정 유니트(44-32(2)) 중에서 분할된다는 점에서 도 10b의 모드와 다르다. 도 10c의 모드에서, 셀 조정 유니트(44-32(1))는 AAL2 프로토콜을 가진 ATM 셀을 AAL2 프라임 프로토콜을 가진 ATM 셀로의 다중화를 수행하는 반면에, 셀 조정 유니트(44-32(2))는 역의 디멀티플렉싱 및 대기 행렬을 수행한다. 이런 기능은 바람직하다면 다른 방식으로 분산될 수 있는 것으로 이해된다. 예를 들면, 셀의 디멀티플렉싱 및 대기 행렬은 하나의 셀 조정 유니트에 의해 수행되는 반면에, 대기 행렬은 제 2 셀 조정 유니트에 의해 수행될 수 있다. 게다가, 노드의 한 셀 조정 유니트는 어떤 링크를 서브할 수 있는 반면에, 노드의 다른 셀 조정 유니트는 다른 링크를 조정할 수 있다. 선택적으로, 다수의 셀 조정 유니트는 다중화를 위한 제 1 셀 조정 유니트, 디멀티플렉스를 위한 제 2 셀 조정 유니트 및, 대기 행렬을 위한 제 3 셀 조정 유니트와 같이 이용될 수 있다.
전술된 도 10a 내지 도 10c에서, 화살표는 간략화를 위해 단일 방향으로 표시되었다. 이런 점에서, 노드내의 셀 조정 유니트(CHU) 및 다른 소자 간의 AAL2 프라임 접속은 사실상 양방향성인 것으로 이해된다. 이런 점에서, 노드의 셀 조정 유니트에 대하여, 다중화 기능은 디멀티플렉싱 기능이 수행되는 링크와 다른 링크에 대해 수행된다.
도 10a의 모드는 기지국 제어기(44) 과 이동 교환 센터(MSC)(46) 간의 인터페이스(58)가 지연에 매우 민감하지 않을 시에 더욱 양호하다. 그러나, 인터페이스(58)가 지연에 민감할 경우에, 도 10b (또는 도10c)의 모드는 양호할 수 있다. 더욱이, 전술된 바와 같이, 셀 조정 유니트를 준비함으로써, 인터페이스(58)를 통해 AAL2 프로토콜 또는 AAL2 프라임 프로토콜 중의 어느 하나를 상호 교환할 수 있게 사용할 수 있는 능력이 제공된다. 이런 점에서, 기지국 제어기(44)의 셀 조정 유니트(44-32)가 그의 대기 행렬이 (예를 들어, 지연량으로 표시되는) 소정의 임계치 이상으로 채워지게 됨을 검출할 시에, 오퍼레이터는 매크로(macro) 또는 구성에 의해 다중화 모드를 설정할 수 있다.
[셀 조정 유니트(CHU): 구조적 개요]
셀 조정 유니트(32)의 기능의 효과 및 잇점은 예를 들어 AAL2 프로토콜을 가진 ATM 셀을 AAL2 프라임 프로토콜을 가진 ATM 셀로의 디멀티플렉싱, AAL2 프라임 프로토콜을 가진 ATM 셀을 AAL2 프로토콜을 가진 ATM 셀로의 다중화 와, 전송 전의 셀의 대기 행렬에 대하여 전술되었다. 이런 동작을 수행하는 방법은 도 11에 도시된 바와 같이 대표적인 셀 조정 유니트(32)의 구조에 대한 확실한 설명을 참조로 이해된다.
도 11은 대표적인 셀 조정 유니트(32)를 도시한 것이다. 셀 조정 유니트(32)는 보드(board) 처리기(BP)(200), 스위치 포트 인터페이스 회로(SPIC)(210), 셀 라우터 디지털 신호 처리기(R-DSP)(220) 및, 대기 행렬 서버(230)로서 공지된 대기 행렬 자원을 포함한다. 간략화를 위해, 셀 라우터 디지털 신호 처리기(R-DSP)(220)는 이하에서 셀 라우터(220)로서 언급된다. 대기 행렬 서버(230)는 양호하게도 하나 이상의 디지털 신호 처리기(DSP)를 포함한다. 처리기 버스(240)는 각각의 보드 처리기(BP)(200), 셀 라우터(220) 및 대기 행렬 서버(230)의 각 DSP를 접속한다. 2개의 이중 포트 메모리는 셀 라우터(220) 및 대기 행렬 서버(230), 특히 인-버퍼(in-buffer) 메모리(242) 및 아웃-버퍼(out-buffer) 메모리(244)에 의해 접근할 수 있다. 대기 행렬 서버(230)가 다수의 DSP를 포함할 시에, 한쌍의 (인-버퍼 메모리(242) 및 아웃-버퍼 메모리(244)에 대한) 이중 포트 메모리는 각 DSP에 제공될 수 있다.
스위치 포트 인터페이스 회로(SPIC)(210)는 ATM 스위치(30)에 접속된 셀 조정 유니트(32)의 부분이다. 이외에도, 스위치 포트 인터페이스 회로(SPIC)(210)는 입력 셀 버퍼 또는 FIFO(250) 및 출력 셀 버퍼 또는 FIFO(252)를 포함한다. 입력 셀 FIFO 버퍼 셀은 ATM 스위치(30)로부터 수신되어 셀 라우터(220)로 예정되고, 출력 셀 FIFO 버퍼 셀은 셀 라우터(220)로부터 수신되어 ATM 스위치(30)로 예정된다. 게다가, 스위치 포트 인터페이스 회로(SPIC)(210)는 입력 셀 다중화기(254) 및 출력 셀 다중화기(256)를 포함한다. 입력 셀 다중화기(254)는 셀을 셀 라우터(220) 또는 보드 처리기(BP)(200) 중의 어느 하나로 경로 지정하고, 출력 셀 다중화기(256)는 셀 라우터(220) 또는 보드 처리기(BP)(200)의 어느 하나로부터 셀을 선택하여 ATM 스위치(30)로 경로 지정한다.
[CHU 기능: 셀 라우터 개요]
셀 라우터(220)에 의해 수행된 각종 기능 동작은 도 11의 블록으로 설명된다. 예를 들면, 셀 라우터(220)는 라우터 스케쥴러 기능(258), (각각의 AAL2' 맵핑 기능(262), ATM 맵핑 기능(264), 최우선 순위 기능(266), AAL2 디멀티플렉싱 기능(268)과 인터페이스하는 ATM 디멀티플렉싱 기능(260) 및, 전송 셀 기능(270)을 포함한다.
도 11에서 설명된 기능 이외에, 셀 라우터(220)는 조합된 VCI/CID 테이블(272)를 포함한다. 조합된 VCI/CID 테이블(272)는 도 18 과 도19a 및 도 19b와 관련하여 아래에서 상세히 설명된다. 셀 조정 유니트(32)로 입력하고, 스위치 포트 인터페이스 회로(SPIC)(210)의 입력 셀 FIFO(250)내에 대기 행렬된 ATM 셀은 ATM 스위치(30)를 통해 ATM 셀을 셀 조정 유니트(32)로 지향시키는 데에 이용된 SPIC 태그(tag)를 갖는다. 게다가, 입력 ATM 셀은 그의 헤더의 VCI 값을 갖는다. 입력 ATM 셀이 AAL2 프로토콜을 가질 경우, 각 AAL2 패킷은 그의 패킷 헤더내의 8 비트 채널 식별자(CID)를 갖는다(도 2 참조). 입력 ATM 셀에 대하여, 입력 ATM 셀의 VCI는 조합된 VCI/CID 테이블(272)의 인덱스(index)로서 이용되어 각종 퀀티티(quantities)를 획득한다. 조합된 VCI/CID 테이블(272)로부터 획득된 퀀티티는 출력 ATM 셀에 지정될 새로운 VCI, 셀이 예정된 ATM 스위치(30)의 다음 포트를 나타내는 새로운 SPIC 태그 값 및, 정보를 셀 라우터(220)로부터 대기 행렬 서버(230)로 경로 지정하기 위해 이용될 내부 인터페이스 헤더(IIH)를 포함할 수 있다. AAL2 프라임 프로토콜을 가진 ATM 셀이 생성될 시에, 입력 ATM 셀 헤더의 VCI 값 및, 입력 ATM 셀내에 저장된 AAL2 패킷의 헤더내의 CID 값은 조합된 VCI/CID 테이블(272)을 인덱스하는 데에 이용되어, 생성된 ATM AAL2 프라임 셀에 인가될 새로운 VCI 값 및 SPIC 태그를 획득한다.
셀 라우터(220)는 내부 인터페이스 패키지(246)를 인-버퍼 메모리(242)를 통해 대기 행렬 서버(230)로 전송한다. 도 11에 도시된 바와 같이, AAL2' 맵핑 기능(262)은 AAL2 패킷을 인-버퍼 메모리(242)를 통해 대기 행렬 서버(230)로 전송한다. 마찬가지로, ATM 맵핑 기능(264)은 ATM 셀을 인-버퍼 메모리(242)를 통해 대기 행렬 서버(230)로 전송한다. ATM 셀 및 AAL2 패킷은 셀 라우터(220)로부터 인-버퍼 메모리(242)를 통해 대기 행렬 서버(230)로 전송하며, 이는 제각기 셀 라우터(220)에 의해 인가된 내부 인터페이스 헤더(IIH)를 갖는다. 따라서, 도 11에 도시된 바와 같이, 셀 라우터(220)로부터 인-버퍼 메모리(242)를 통해 대기 행렬 서버(230)로 전송된 각 패키지(246)은 내부 인터페이스 헤더(IIH)를 갖는다.
최우선 순위 기능(266)은 (도 11의 점선으로 표시된 바와 같이) 최우선 순위 지시부를 대기 행렬 서버(230)로 전송하고, 출력 셀을 FIFO(252)에 직접 전송한다. AAL2 디멀티플렉싱 기능(268)은 AAL2 프라임 프로토콜을 가진 ATM 셀을 출력 셀 FIFO(252)로 전송한다. 전송 셀 기능(270)은 아웃-버퍼 메모리(244)를 통해 대기 행렬 서버(230)로부터 (AAL2 프로토콜 또는 스트레이트(straight) ATM 프로토콜의 어느 하나의) ATM 셀을 수신하여, ATM 셀을 출력 셀 FIFO(252)로 전송한다.
전송 셀 기능(270)은 도 13a와 관련하여 아래에서 상세히 기술된다. AAL2 디멀티플렉싱 기능(268)은 도 13b와 관련하여 아래에서 상세히 기술된다. AAL2' 맵핑 기능(262)은 도 13c와 관련하여 아래에서 상세히 기술된다. ATM 맵핑 기능(264)은 도 13d와 관련하여 아래에서 상세히 기술된다. 최우선 순위 기능(266)은 도 13e와 관련하여 아래에서 상세히 기술된다. ATM 디멀티플렉싱 기능(260)은 도 13f와 관련하여 아래에서 상세히 기술된다.
[CHU 기능: 대기 행렬 서버 개요]
셀 라우터(220)의 몇몇 기능은 (인-버퍼 메모리(242)를 통해) 내부 인터페이스 패키지(246)를 다중화 및/또는 대기 행렬을 위한 대기 행렬 서버(230)로 전송한다. 하나 이상의 디지털 신호 처리기를 포함하는 대기 행렬 서버(230)는 링크 다중화기의 기능을 포함하는 각종 기능을 수행하는 것으로서 도 11에 도시되어 있다. 셀 조정 유니트(32)가 존재하는 노드에서, 대기 행렬 서버(230)는 각 연장 단말기(ET) 링크 또는 노드의 ET ATM 포트를 위한 링크 다중화기(280)를 갖는다. 대기 행렬 서버(230)의 대기 행렬 및 다중화 동작은 본래 링크 다중화기(280)에서 수행된다. 도 11은 링크 다중화기(280)의 수가 어느 경우에 노드에서 활동적인 CHU 지원(support)에 따른 ET ATM 포트의 수에 따라 동적으로 변경할 수 있음을 설명한 것이다.
(ATM 셀 또는 AAL2 패킷의 어느 하나를 포함하는) 내부 인터페이스 패키지(246)는 링크 다중화기(280)에 의해 인-버퍼 메모리(242)로부터 추출된다. 링크 다중화기(280)는 내부 인터페이스 패키지(246)가 내부 인터페이스 패키지(246)에 저장된 내부 인터페이스 헤더(IIH)에 의해 링크 다중화기(280)로 지향되는 것을 알고 있다. 링크 다중화기(280)에서 방전됨과 동시에, 대기 행렬 서버(230)에 의해 다중화되거나 대기 행렬된 셀은 아웃-버퍼 메모리(244)내에 저장된다.
링크 다중화기(280)의 기능을 수행하는 것 이외에, 대기 행렬 서버(230)는 다른 기능을 갖는 데, 그 중 몇몇은 도 11의 블록(230)에 표시된다, 이런 기능 중에는 대기 행렬 셀/패킷 기능(284)(도 14a 참조) 및 다중화 기능(286)(도 14b 참조) 양자를 호출하는 (도 14와 관련하여 상세히 기술된) 대기 행렬 서버 스케쥴러 기능(283)이다. 다중화 기능(286)은 AAL2 다중화 기능(290)(도 14d 참조)을 호출할 수 있는 ATM 다중화 기능(288)(도 14c 참조)을 호출한다. 대기 행렬 서버(230)의 다른 기능은 도 11에 도시되어 있지 않고, 아래에서 기술된다.
설명된 실시예에서, 대기 행렬 서버(230)는 8개의 디지털 신호 처리기를 포함하는 데, 그 중 2개는 셀 조정 유니트에 의해 이용된다.
[링크 다중화기]
링크 다중화기(280)의 기능은 도 12에서 설명된다. 각 링크 다중화기(280)는 AAL2 표시 양상(aspect) 및 ATM 표시 양상 양자를 갖는다. 도 12에서, 회선(300)은 AAL2 표시 양상(302)와 ATM 표시 양상(304)를 상징적으로 분할한 것이다. ATM 표시 양상(304)은 또한 링크 다중화기(280)의 제 1 단계로서 언급되는 반면에, AAL2 표시 양상(302)은 또한 링크 다중화기(280)의 제 2 단계로서 언급된다.
AAL2 표시 양상(302)은 먼저 4개의 VCI, 예를 들어, AAL2 VCI 대기 행렬 유니트(3101내지 3104)의 각각에 대한 AAL2 대기 행렬 유니트를 포함한다. AAL2 VCI 대기 행렬 유니트(310)의 다소의 수는 다른 실시예에서 사용될 수 있다. 각각의 AAL2 VCI 대기 행렬 유니트(310)은 내부 인터페이스 패키지(246)를 수신하는 다수의 입력 버퍼 또는 FIFO(312)를 포함하는 데, 각 내부 인터페이스 패키지(246)는 AAL2 패킷을 포함한다. 인-버퍼 메모리(242)로부터 AAL2 VCI 대기 행렬 유니트(310)에 공급된 내부 인터페이스 패키지(246)는 셀 라우터(220)의 AAL2' 맵핑 기능(262)으로부터 포워드된 내부 인터페이스 패키지(246)이다(도 11 참조).
AAL2 VCI 대기 행렬 유니트(310)내에는 분리 입력 FIFO(312)는 각 VCI에 의해 조정된 각각의 서로 다른 서비스 등급(예를 들어, 서비스형의 품질,QOS)에 할당될 수 있다. 도 12의 설명된 실시예에서, 각각의 AAL2 VCI 대기 행렬 유니트(310)에 대해는 4개의 입력 FIFO(312), 품질 등급 1을 조정하는 제 1 입력 FIFO(312), 품질 등급 2를 조정하는 제 2 입력 FIFO(312), 품질 등급 4등이 제공된다. 그러나, 입력 FIFO(312)의 다소의 수는 각각의 AAL2 VCI 대기 행렬 유니트(310)에 제공될 수 있다. 더욱이, 입력 FIFO(312)는 서비스형의 품질과 다른 등급 분류에 이용될 수 있다.
AAL2 VCI 대기 행렬 유니트(310)내의 입력 버퍼 또는 FIFO(312)의 각각의 출력은 모두 AAL2 VCI 대기 행렬 유니트(310)의 AAL2 VCI 다중화기(314)의 입력 포트에 접속된다. 아래에 설명되는 바와 같이. 각각의 AAL2 VCI 대기 행렬 유니트(310)의 AAL2 VCI 다중화기(314)는 대응하는 AAL2 VCI 다중화기 비적재 테이블(316)에 확립된 순서에 따라 AAL2 VCI 대기 행렬 유니트(310)의 입력 FIFO(312)로부터 선입(first-in) 내부 인터페이스 패키지(246)를 선택하여, 선택된 셀을 링크 다중화기(280)의 ATM 표시 양상(304)로 포워드한다. AAL2 VCI 다중화기 비적재 테이블(316)의 일례는 도 15b에 도시되어 있다.
링크 다중화기(280)의 ATM 표시 양상(304)은 4개의 ATM 셀 입력 버퍼 또는 FIFO(3201내지 3204)를 포함한다. 각각의 ATM 셀 입력 FIFO(320)은 서로 다른 품질 등급으로 되어 있는 데, 예를 들어, ATM 셀 입력 FIFO(3201)은 품질 등급 1, ATM 셀 입력 FIFO(3202)은 품질 등급 2, 품질 등급 4 등까지 되어 있다. 각각의 ATM 셀 입력 FIFO(320)은 셀 라우터(220)의 동작 ATM 맵핑 기능(264)의 결과로서 인-버퍼 메모리(242)를 통해 ATM 셀을 수신한다.
AAL2 표시 양상(302)의 AAL2 VCI 다중화기(314)의 각각으로부터의 출력과 함께 ATM 셀 입력 FIFO(3201및 3202)의 출력은 ATM 다중화기(330)의 각 입력 단말기로 입력된다. 게다가, 도 12는 인-버퍼 메모리(242)로부터 획득된 최우선 순위 표시부(322)를 도시한 것이다. ATM 다중화기(330)에 대한 각 입력은 도 15a 및 도 15b를 참조로 기술된 일례의 비적재 테이블과 양립할 수 있도록 설명을 위해 라벨(label)된다. 최우선 순위 표시부(322)로부터의 입력은 "T"로서 라벨된다. ATM 셀 입력 FIFO(3201내지 3204)로부터의 입력은 제각기 입력 "A" 내지 "D"로서 라벨된다. AAL2 VCI 대기 행렬 유니트(3101내지 3104)의 AAL2 VCI 다중화기(314)로부터의 입력은 제각기 입력 "E" 내지 "H"로서 라벨된다. 게다가, ATM 다중화기(330)에 대한 다른 입력은 ATM 셀 헤더 형식자(formatter)(332)로부터 공급된다. ATM 셀 헤더 형식자(332)는 링크 다중화기(280)의 AAL2 표시 양상에 이용된다. 이런 점에서, AAL2 패킷이 하나의 ATM 셀로 다중화되었을 시에, 이런 기능은 ATM 셀의 ATM 헤더를 형성하여 전송된다.
ATM 다중화기(330)는 ATM 다중화기 비적재 테이블(336)내에 저장된 소정의 순서에 따라 각종 입력에서 선택된다. 일례의 ATM 다중화기 비적재 테이블(336)은 도 15a에 도시되어 있다. ATM 다중화기(330)는 ATM 셀을 아웃-버퍼 메모리(244)로 출력한다(도 11 참조). 아웃-버퍼 메모리(244)는 도 12의 FIFO(340)로 도시된 바와 같이 각 링크 다중화기(280)에 대한 FIFO 레지스터를 갖는 것으로 개념화된다. 링크 다중화기(280)에 대한 아웃-버퍼 메모리(244)의 FIFO(340)내에 저장된 셀은 출력 셀 FIFO(252)로 전송하기 위한 셀 라우터(220)의 전송 셀 기능(270)에 의해 추출된다(도 11 참조).
[비적재 테이블]
도 15a는 대표적인 링크 다중화기(280)의 ATM 표시 양상(304)에 대한 일례의 비적재 테이블(336)을 도시한 것이고, 도 15b는 동일한 링크 다중화기(280)의 AAL2 표시 양상(302)에 대한 일례의 비적재 테이블(316)을 도시한 것이다. 도 15a의 ATM 다중화기 비적재 테이블(336) 및, 도 15b의 AAL2 VCI 다중화기 비적재 테이블(316)에서, ATM 셀 입력 FIFO(3201내지 3204)로부터의 입력은 제각기 입력 "A" 내지 "D"로서 라벨되고, AAL2 VCI 대기 행렬 유니트(3101내지 3104)의 AAL2 VCI 다중화기(314)로부터의 입력은 도 12에서 상술한 바와 같이 제각기 입력 "E" 내지 "H"로서 라벨된다.
비적재 테이블(336)의 각 행 및 비적재 테이블(316)의 각 행은 우선 순위 레벨에 대응한다. 예를 들면, 각 테이블의 최상위 행은 최고 우선 순위 레벨을 나타낸다. 각 전송 기회 시에, 비적재 테이블의 열은 전송할 셀을 찾아 횡단된다. 각 열에서, 다중화기에 대한 최고 표시 우선 순위 입력이 먼저 체크된다. 그 우선 순위가 셀을 생성할 수 없을 경우, 다음 최고 우선 순위가 체크되며, 그리고 계속 체크된다. 각 비적재 테이블내에서, 포인터는 열의 트랙이 다음 전송 기회를 위해 지정되게 하는 데에 이용된다.
[셀 라우터 운영: 라우터 스케쥴러 기능]
도 13은 도13a 내지 도 13f와 함께 셀 조정 유니트(32)의 셀 라우터(220)에 의해 수행된 각종 기능을 기술한다. 도 13은 특히 셀 라우터(220)의 라우터 스케쥴러 기능(258)에 의해 수행된 일반적인 단계를 나타낸 것이다. (단계(13-1))로 표시된) 셀 라우터(220)의 리셋과 동시에, 시동, 적재 및 초기화 동작이 수행된다(단계(13-2)). 그 후, 셀 라우터(220)는 단계(13-3)로 개시하는 루프를 실행한다. 단계(13-3)에서, 셀 라우터(220)는 셀 조정 유니트(32)에서 전송되는 대기 행렬 서버(230)의 아웃-버퍼 메모리(244)내에 셀이 있는 지를 판정한다. 그런 셀이 전송을 위해 존재할 경우, 전송 셀 기능(270)은 단계(13-4)로 나타낸 바와 같이 수행된다. 전송 셀 기능(270)에 포함된 일반적인 단계는 도 13a를 참조로 아래에서 설명된다.
셀이 셀 조정 유니트(32)에서 전송을 위해 존재하지 않을 경우, 단계(13-5)에서, 셀 라우터(220)는 처리를 기다리는 스위치 포트 인터페이스 회로(SPIC)(210)의 입력 셀 FIFO(250)내에 셀이 있는 지를 판정한다. 그런 셀이 기다리고 있을 경우, ATM 디멀티플렉싱 기능(260)은 단계(13-6)로 나타낸 바와 같이 수행된다. ATM 디멀티플렉싱 기능(260)에 포함된 일반적인 단계는 도 13b를 참조로 아래에서 설명된다. 그런 셀이 입력 셀 FIFO(250)내에 존재하지 않을 경우, 단계(13-7)에서, 셀 라우터(220)는 낮은 순위(background)의 슬라이스(slice)를 실행한다. 슬라이스가 단계(13-7)에서 실행되는 낮은 순위는 신호를 보드 처리기(BP)(200)로부터 셀 라우터(220) 또는 대기 행렬 서버(230)의 어느 하나로 전송하는 것을 포함한다. 그런 신호는 전송 순위 테이블(예를 들어, 링크 다중화기(280)의 비적재 테이블(316 및 336)내에 저장될 값)(도 12 참조), 제어 정보 등을 포함한다. 어느 전송 셀 기능(270)(단계(13-4)), ATM 디멀티플렉싱 기능(260)(단계(13-6)), 또는 단계(13-7)의 낮은 순위 실행의 종료와 동시에, 실행은 단계(13-3)로 루프 백한다.
[셀 라우터 운영: 전송 셀 기능]
라우터 스케쥴러 기능(258)의 단계(13-4)에서 셀 라우터(220)에 의해 초기화되는 전송 셀 기능(270)(도 13 참조)은 도 13a에 도시된 일반적인 단계를 갖는다. 전송 셀 기능(270)의 시점은 심볼(13A-1)로 나타낸다. 단계(13A-2)에서, 링크 다중화기(280)의 하나는 셀을 셀 라우터(220)로 전송하기 위해 탭(tap)된 (아웃-버퍼 메모리(244)내에 포함된) 출력 ATM 셀 FIFO(340)를 갖도록 선택된다. 대기 행렬 서버(230)가 다수의 링크 다중화기(280)를 가질 시에, 전송 셀 기능(270)은 어느 소정의 기준에 의해, 예를 들어, 라운드 로빈 식으로 셀 출력을 위해 링크 다중화기(280)를 선택할 수 있다. 링크 다중화기(280)가 선택된 후에, 단계(13A-3)에서 선택된 셀은 스위치 포트 인터페이스 회로(SPIC)(210)의 출력 셀 FIFO(252)로 이동된다. 셀이 그렇게 전송된 후, 전송 셀 기능(270)은 다시 호출될 때까지 (단계(13A-4)로 나타낸 바와 같이) 종료된다.
[셀 라우터 운영: ATM 디멀티플렉싱 기능]
ATM 디멀티플렉싱 기능(260)은 기본적으로 스위치 포트 인터페이스 회로(SPIC)(210)의 입력 셀 FIFO(250)로부터 셀을 판독하고, 접속이 확립됨을 체크하며, 4개의 조정된 셀 포맷(AAL2 프라임, AAL5, 최상위 우선 순위 및 AAL2)에 따라 입력 셀 FIFO(250)로부터 수신된 ATM 셀을 분리하는 역할을 한다.
라우터 스케쥴러 기능(258)의 단계(13-6)에서 셀 라우터(220)에 의해 초기화되는 ATM 디멀티플렉싱 기능(260)(도 13 참조)은 도 13b에 도시된 일반적인 단계를 갖는다. ATM 디멀티플렉싱 기능(260)의 시점은 심볼(13B-1)로 나타낸다. 단계(13B-2)에서, 셀이 스위치 포트 인터페이스 회로(SPIC)(210)의 입력 셀 FIFO(250)에서 기다리고 있는 지를 체크한다. 어떤 셀도 기다리고 있지 않을 경우, ATM 디멀티플렉싱 기능(260)은 심볼(13B-3)로 나타낸 바와 같이 종료된다. 셀이 입력 셀 FIFO(250)내에 존재할 경우, ATM 디멀티플렉싱 기능(260)의 나머지는 단계(13B-4)로 개시된다.
단계(13B-4)에서, ATM 디멀티플렉싱 기능(260)은 스위치 포트 인터페이스 회로(SPIC)(210)의 입력 셀 FIFO(250)로부터 대기 셀의 헤더를 판독한다. 셀 헤더가 판독되면, ATM 디멀티플렉싱 기능(260)은 조합된 VCI/CID 테이블(272)를 이용하여 입력 셀의 VCI를 조사한다(도 18 과 도 19a 및 도 19b 참조). 단계(13B-6)에서, 입력 셀의 VCI에 대해 타당성 체크가 수행된다. 입력 셀의 VCI가 타당하지 않을 경우(예를 들어, 범위 이상이거나 접속이 확립되지 않음), 단계(13B-7)에서 제거 ATM 셀 기능을 이용하여 입력 셀을 폐기한다. 제거 ATM 셀 기능은 도 13f-5와 관련하여 아래에서 상세히 기술된다. 제거 ATM 셀 기능의 종료와 동시에, ATM 디멀티플렉싱 기능(260)은 종료된다(단계(13B-8)).
입력 셀의 VCI가 타당할 경우, 셀의 형은 단계(13B-9)에서 체크된다. 이런 점에서, 타당한 VCI는 4개의 서로 다른 셀 포맷의 각각에 대한 4개의 분리 범위내에 있다. 그래서, 단계(13B-9)에서, 수신된 VCI는 이런 범위에 대해 비교되어, 4개의 포맷 중의 어느 것에 셀이 속하는 지를 판정한다. 단계(13B-9)에서 셀 형 체크에 따르면, 아래의 4개의 기능, 즉, AAL2' 맵핑 기능(262)(도 13c 참조)(단계(13B-10)), ATM 맵핑 기능(264)(도 13d 참조)(단계(13B-11)), 최우선 순위 기능(266)(도 13e 참조)(단계(13B-12)) 및, AAL2 디멀티플렉싱 기능(268) 최우선 순위 기능(266) (도 13f 참조)(단계(13B-13)) 중의 하나는 매크로 호출을 위해 선택된다. 이런 기능 중의 적절한 하나의 실행 후에, ATM 디멀티플렉싱 기능(260)은 심볼(13B-14)로 나타낸 바와 같이 종료된다.
[셀 라우터 운영: AAL2' 맵핑 기능]
AAL2' 맵핑 기능(262)은 기본적으로 AAL2 프라임 프로토콜을 가진 ATM 셀로부터 ATM 포맷을 필 오프하고(peel off), 입력 셀내에 포함된 AAL2 패킷을 대기 행렬 서버(230)(예를 들어, 대기 행렬 서버(230)내의 정확한 DSP) 및, 등급 대기 행렬의 정확한 AAL2 품질(예를 들어, 정확한 AAL2 VCI 대기 행렬 유니트(310)에 대한 입력 FIFO(312)의 하나)로 경로 지정하는 내부 인터페이스 헤더(IIH)를 가산하며, AAL2 패킷을 대기 행렬 서버(230)의 정확한 입력 FIFO(312)에 기록하는 역할을 한다.
ATM 디멀티플렉싱 기능(260)의 단계(13B-10)에서 셀 라우터(220)에 의해 초기화되는 AAL2' 맵핑 기능(262)(도 13b 참조)은 도 13c에 도시된 일반적인 단계를 갖는다. AAL2' 맵핑 기능(262)의 시점은 심볼(13C-1)로 나타낸다.
단계(13B-9)에서, AAL2' 맵핑 기능(262)은 조합된 VCI/CID 테이블(272)의 내부 인터페이스 헤더를 획득한다. 이런 내부 인터페이스 헤더(IIH)는 AAL2 패킷과 함께 내부 인터페이스 패키지(246)를 형성하는 데에 이용된다. 내부 인터페이스 헤더(IIH)는 또한 인-버퍼 메모리(242)내의 적당한 어드레스에 내부 인터페이스 패키지(246)를 저장하는 데에 이용됨으로써, 대기 행렬 서버(230)내의 링크 다중화기(280)의 적절한 하나는 내부 인터페이스 패키지(246)를 획득할 수 있다. 특히, 이런 내부 인터페이스 헤더(IIH)는 내부 인터페이스 패키지(246)를 대기 행렬 서버(230)내의 정확한 DSP 로 경로 지정하고, 또한 정확한 링크 다중화기(280)의 정확한 AAL2 VCI 대기 행렬 유니트(310)에 대한 등급 대기 행렬의 정확한 AAL2 품질(예를 들어, 입력 FIFO(312)의 하나)로 경로 지정하는 데에 이용된다(도 12 참조).
단계(13C-4)는 스위치 포트 인터페이스 회로(SPIC)(210)의 입력 셀 FIFO(250)로부터 AAL2 패킷을 획득하는 AAL2' 맵핑 기능(262)을 포함한다. AAL2 패킷이 단계(13C-4)에서 획득된 후, 단계(13C-3)에서 획득되는 내부 인터페이스 헤더(IIH)는 단계(13C-5)에서 가산되어 내부 AAL2 인터페이스 패키지(246)를 형성한다(도 11 참조). 단계(13C-6)에서, 단계(13C-5)에서 형성된 내부 AAL2 인터페이스 패키지(246)는 인-버퍼 메모리(242)로 이동됨으로써, 내부 인터페이스 헤더에 의해 어드레스되는 대기 행렬 서버(230)의 특정 입력 FIFO(312)에 의해 획득될 수 있다. 이와 같이 인-버퍼 메모리(242)로 이동된 내부 인터페이스 패키지(246)에 의해, 단계(13C-7)에서, 스위치 포트 인터페이스 회로(SPIC)(210)의 입력 셀 FIFO(250)의 대기 셀의 나머지는 소거된다. 심볼(13C-8)은 퇴장되는 AAL2' 맵핑 기능(262)을 나타낸 것이다.
[셀 라우터 운영: ATM 맵핑 기능]
ATM 맵핑 기능(264)은 ATM 셀의 헤더의 VCI 및 SPIC 태그에 대해 스위칭 동작을 수행하고, 내부 인터페이스 헤더(IIH)를 ATM 셀에 가산하며, ATM 셀 및 내부 인터페이스 헤더(IIH)를 포함하는 내부 인터페이스 패키지(246)를 인-버퍼 메모리(242)내에 기록함으로써, 적절한 링크 다중화기(280)가 이를 획득할 수 있는 역할을 한다.
ATM 디멀티플렉싱 기능(260)의 단계(13B-11)에서 셀 라우터(220)에 의해 초기화되는 ATM 맵핑 기능(264)(도 13b 참조)은 도 13d에 도시된 일반적인 단계를 갖는다. ATM 맵핑 기능(264)의 시점은 심볼(13D-1)로 나타낸다. 단계(13D-2)에서, ATM 맵핑 기능(264)은 스위치 포트 인터페이스 회로(SPIC)(210)의 입력 셀 FIFO(250)의 다음 대기 셀의 헤더에서 VCI 값을 획득한다. 더욱이, 단계(13D-2)에서, ATM 맵핑 기능(264)은 헤더로부터의 VCI 값을 인덱스로서 이용하여, 조합된 VCI/CID 테이블(272)로부터 새로운 VCI, 새로운 SPIC 태그 및 내부 인터페이스 헤더(IIH)를 획득한다. 그 후, 단계(13D-3)에서, ATM 맵핑 기능(264)은 출력 ATM 셀에 대한 새로운 ATM 헤더를 생성시킨다. 단계(13D-4)는 헤더가 단계(13D-2)에서 판독된 다음 대기 ATM 셀의 ATM 페이로드를 입력 셀 FIFO(250)로부터 획득하는 ATM 맵핑 기능(264)을 도시한 것이다. 단계(13D-5)에서, ATM 맵핑 기능(264)은 단계(13D-4)에서 획득된 SPIC 태그 및 새로운 ATM 헤더를 단계(13D-2)에서 인출된(fetched) 내부 인터페이스 헤더(IIH)에 가산하여 내부 인터페이스 패키지(246)를 형성한다(도 11 참조). 단계(13D-6)에서, 내부 인터페이스 패키지(246)는 내부 인터페이스 헤더에 의해 지정된 인-버퍼 메모리(242)내의 장소로 이동됨으로써, 내부 인터페이스 패키지(246)는 대기 행렬 서버(230)의 정확한 링크 다중화기(280)의 적당한 ATM 셀 입력 FIFO(320)에 의해 추출될 수 있다(도 12 참조). 심볼(13D-7)은 ATM 맵핑 기능(264)의 퇴장을 나타낸다.
[셀 라우터 운영: 최상위 우선 순위 기능]
최상위 우선 순위 기능(266)은 VCI 및 SPIC 태그 값을 스위치하고, 최상위 우선 순위 셀을 출력 셀 FIFO(252)로 이동시키는 역할을 한다. 게다가, 최상위 우선 순위 기능(266)은 처리된 최상위 우선 순위 셀이 인가되는 ET 링크에 대한 링크 다중화기(280)에 표시부를 제공한다. 이런 표시부는 그 ET 링크상의 셀의 흐름을 제어하는 데에 이용된다.
ATM 디멀티플렉싱 기능(260)의 단계(13B-12)에서 셀 라우터(220)에 의해 초기화되는 최상위 우선 순위 기능(266)(도 13b 참조)은 도 13e에 도시된 일반적인 단계를 갖는다. 최상위 우선 순위 기능(266)의 시점은 심볼(13E-1)로 나타낸다. 단계(13E-2)에서, 최상위 우선 순위 기능(266)은 스위치 포트 인터페이스 회로(SPIC)(210)의 입력 셀 FIFO(250)의 다음 대기 셀의 VCI를 획득한다. 더욱이, 단계(13E-2)에서, 최상위 우선 순위 기능(266)은 헤더로부터의 VCI 값을 인덱스로서 이용하여, 조합된 VCI/CID 테이블(272)로부터 새로운 VCI, 새로운 SPIC 태그 및 내부 인터페이스 헤더(IIH)를 획득한다. 그 후, 단계(13E-3)에서, 최상위 우선 순위 기능(266)은 입력 셀 FIFO(250)의 다음 대기 셀로부터 ATM 페이로드를 획득한다. 단계(13E-4)는 단계(13E-3)에서 획득된 ATM 페이로드를 단계(13E-2)에서 인출된 VCI 및 SPIC 태그에 가산하여 최상위 우선 순위 ATM 셀 패키지를 형성하는 최상위 우선 순위 기능(266)을 나타낸 것이다. 단계(13E-5)에서, 최상위 우선 순위 ATM 셀은 출력 셀 FIFO(252)로 이동된다. 단계(13E-5)에서 최상위 우선 순위 ATM 셀의 방전을 나타내게 하기 위하여, 단계(13E-6)에서, 최상위 우선 순위 표시자는 (도 11의 점선 및 도12의 최상위 우선 순위 표시자(322)로 도시된 바와 같이) 최상위 우선 순위 ATM 셀이 방전되는 ET 링크에 대해 설정된다. 심볼(13E-7)은 최상위 우선 순위 기능(266)의 퇴장을 나타낸다.
[셀 라우터 운영: AAL2 디멀티플렉싱 기능]
AAL2 디멀티플렉싱 기능(268)은 본래 AAL2 패킷을 지닌 ATM 셀의 AAL2 패킷을 AAL2 프라임 프로토콜을 가진 ATM 셀로 디멀티플렉스하는 역할을 한다. ATM 디멀티플렉싱 기능(260)의 단계(13B-13)에서 셀 라우터(220)에 의해 초기화되는 AAL2 디멀티플렉싱 기능(268)(도 13b 참조)은 도 13f에 도시된 일반적인 단계를 갖는다.
AAL2 디멀티플렉싱 기능(268)의 시점은 심볼(13F-1)로 표시된다. 단계(13F-2)는 개시 필드 조정 기능을 호출하는 단계를 포함한다. 단계(13F-2)의 개시 필드 조정 기능은 도 13g와 관련하여 아래에 기술된다. 사실상, 개시 필드 조정 기능은 AAL2 패킷을 지닌 ATM 셀의 개시 필드(24)를 추출하여 조정하는 데에 이용된다(도 3 및 3a 참조).
개시 필드 조정 기능이 에러 표시를 제공할 경우(단계(13F-3)), 단계(13F-4)및 단계(13F-5)는 (심볼(13F-6)로 나타낸 바와 같이) AAL2 디멀티플렉싱 기능(268)을 퇴장시키기 전에 수행된다. 단계(13F-4)에서, 제거 ATM 셀 기능이 수행되어(도 13k 참조), 스위치 포트 인터페이스 회로(SPIC)(210)의 입력 셀 FIFO(250)의 다음 대기 셀을 제거한다. 단계(13F-5)는 에러 표시의 리셋을 유발시킨다.
개시 필드 조정 기능이 에러 표시를 복귀시키지 않을 시에, 단계(13F-7)에서, 오버랩 조정 기능이 호출된다. 오버랩 조정 기능은 도 13h와 관련하여 더욱 상세히 기술된다. 오버랩 조정 기능의 퇴장 후에, 단계(13F-8)로 시작하는 루프가 수행된다.
단계(13F-8)에서 시작하는 루프는 입력 셀 FIFO(250)의 다음 대기 ATM 셀의 페이로드의 나머지를 판독하는 역할을 한다(개시 필드는 단계(13F-2)에서 이미 처리되었음). 단계(13F-8)에서, 페이로드의 다음 바이트가 판독된다. 단계(13F-9)는 AAL2 패킷이 여전히 페이로드에 남아있는 지를 판정한다. 결과적으로 페이로드의 나머지가 패딩이 될 경우(도 3 참조), 단계(13F-10)에서, 셀의 나머지는 입력 셀 FIFO(250)로부터 소거되고, AAL2 디멀티플렉싱 기능(268)은 (심볼(13F-11)로 나타낸 바와 같이) 퇴장된다. AAL2 패킷이 다음 대기 ATM 셀에 아직 있을 경우, 그 셀의 다음 AAL2 패킷은 단계(13F-12)에서 판독 AAL2 패킷 기능을 이용하여 판독된다. 판독 AAL2 패킷 기능은 도 13i와 관련하여 더욱 상세히 기술된다.
단계(13F-13)에서, 단계(13F-12)에서 판독된 다음 AAL2 패킷이 입력 셀 FIFO(250)의 다음 ATM 셀과 오버랩하는 것으로 판정될 경우, (심볼(13F-15)로 나타낸) AAL2 디멀티플렉싱 기능(268)을 퇴장하기 전에 단계(13F-14)에서 오버랩 표시가 설정된다. 그렇지 않으면, 단계(13F-16)에서, 생성 AAL2' 셀 기능이 호출된다. 생성 AAL2' 셀 기능은 도 13j와 관련하여 더욱 상세히 기술된다. AAL2 프로토콜을 가진 ATM 셀이 단계(13F-16)에서 생성된 후, 단계(13F-17)에서는, 입력 셀 FIFO(250)의 다음 대기 셀이 종료되었는 지를 판정한다. 종료되었을 경우, AAL2 디멀티플렉싱 기능(268)은 심볼(13F-18)로 나타낸 바와 같이 퇴장된다. 그렇지 않으면, AAL2 디멀티플렉싱 기능(268)은 입력 셀 FIFO(250)의 다음 대기 셀의 다음 바이트의 판독을 위해 단계(13F-18)로 루프백한다.
[셀 라우터 운영: 개시 필드 조정 기능]
개시 필드 조정 기능은 AAL2 패킷을 가진 ATM 셀의 개시 오프셋을 체크하는 역할을 한다(도 3및 도 3a). 개시 필드 조정 기능은 AAL2 디멀티플렉싱 기능(268)의 단계(13F-2)에서 호출된다(도 13f 참조). 개시 필드 조정 기능은 도 13g에 도시된 바와 같은 일반적인 단계를 갖는다.
개시 필드 조정 기능의 시점은 심볼(13G-1)로 표시된다. 단계(13G-2)는 스위치 포트 인터페이스 회로(SPIC)(210)의 입력 셀 FIFO(250)의 다음 대기 셀로부터 개시 필드(24)를 판독하는 단계를 포함한다. 단계(13G-3)에서, 개시 필드의 패리티가 체크된다. 개시 필드의 패리티가 정확하지 않을 경우, 단계(13G-4)로 나타낸 바와 같이 에러 표시가 설정된다. 패리티가 정확할 경우, 단계(13G-5)에서 오프셋 값이 48 이하인 지를 판정하도록 체크를 한다. 오프셋 값이 48 보다 작지 않을 경우, 시퀀스 수가 정확한 지를 단계(13G-6)에서 최종 체크를 한다. 시퀀스 수가 정확할 경우, 개시 필드 조정 기능은 단계(13G-7)로 나타낸 바와 같이 퇴장한다.
개시 필드 조정 기능이 시퀀스 수가 정확하지 않음을 판정할 경우, 단계(13G-8)에서 오버랩 표시가 설정되었는 지를 질의한다. 오보랩 표시는 단계(13F-14)의 이전의 실행으로 설정된다(도 13f 참조). 오버랩 표시가 설정되지 않을 경우, 개시 필드 조정 기능은 심볼(13G-9)로 나타낸 바와 같이 퇴장한다. 오버랩 표시가 설정되었을 경우, 단계(13G-10)는 오버랩 표시를 리셋하는 단계를 포함한다. 그 후, 단계(13G-11)에서, AAL2 패킷의 저장부는 개시 필드 조정 기능에서 퇴장하기 전에(단계(13G-12)) 제거된다.
[셀 라우터 운영: 오버랩 조정 기능]
AAL2 디멀티플렉싱 기능(268)의 단계(13F-7)에서 호출된 오버랩 조정 기능(도 13f 참조)은 도 13h에 나타낸 일반적인 단계를 갖는다. 오버랩 조정 기능의 시점은 심볼(13H-1)로 나타낸다. 단계(13H-2)에서 오버랩 표시가 설정되었는 지를 단계(13G-8)에서 질의한다. 오보랩 표시는 단계(13F-14)의 이전의 실행으로 설정된다(도 13f 참조).
오버랩 표시가 설정되었을 경우, 오버랩 조정 기능의 단계(13H-3)는 수행된다. 단계(13H-3)에서, 스위치 포트 인터페이스 회로(SPIC)(210)의 입력 셀 FIFO(250)의 다음 대기 셀의 개시 필드가 0 보다 큰 지가 판정된다. 개시 필드가 단계(13H-3)에서 0 보다 큰 것으로 판정될 경우, 단계(13H-4) 내지 단계(13H-7)는 오버랩 조정 기능이 (심볼(13H-8)로 나타낸 바와 같이) 퇴장되기 전에 수행된다. 단계(13H-4)에서, AAL2 패킷의 오버랩 부분은 입력 셀 FIFO(250)로부터 판독된다. 그 후, 단계(13H-5)에서, AAL2 패킷은 어셈블(assemble)된다. 단계(13H-6)는 오버랩 표시를 리셋하는 단계를 포함한다. 그 후. 단계(13H-7)에서, 생성 AAL2' 셀 기능이 호출된다. 생성 AAL2' 셀 기능은 도 13j와 관련하여 아래에 더욱 상세히 기술된다. 생성 AAL2' 셀 기능에서 퇴장함과 동시에, 오버랩 조정 기능은 퇴장된다(심볼(13H-8)).
오버랩 표시가 설정되었지만, 개시 필드가 0 보다 크지 않을 경우, 단계(13H-9)는 수행된다. 단계(13H-9)에서, AAL2 패킷의 저장된 부분은 제거된다. 단계(13H-10)에서, 오버랩 표시는 리셋되고, 에러 표시는 단계(13H-11)에서 심볼(13H-12)로 나타낸 바와 같이 오버랩 조정 기능을 퇴장하기 전에 설정된다.
오버랩 조정 기능이 오버랩 표시가 설정되지 않았음을 판정할 시에, 단계(13H-13)에서,개시 필드가 0 보다 큰 지를 체크한다. 개시 필드가 0 보다 크지 않을 경우, 오버랩 조정 기능은 심볼(13H-14)로 나타낸 바와 같이 퇴장된다. 그렇지 않으면, 단계(13H-15)에서, 패킷의 오버랩 부분은 입력 셀 FIFO(250)로부터 소거되고, 에러 표시는 단계(13H-16)에서 (심볼(13H-7)로 나타낸 바와 같이) 오버랩 조정 기능을 퇴장하기 전에 설정된다.
[셀 라우터 운영: 판독 AAL2 패킷 기능]
AAL2 디멀티플렉싱 기능(268)의 단계(13F-12)에서 호출된 판독 AAL2 패킷 기능(도 13f 참조)은 도 13i에 나타낸 일반적인 단계를 갖는다. 판독 AAL2 패킷 기능의 시점은 심볼(13I-1)로 나타낸다. 단계(13I-2)에서, AAL2 패킷 헤더가 ATM 셀의 나머지 보다 큰 지가 판정된다. 단계(13I-2)의 판정이 긍정적일 경우, 잔여 셀은 단계(13I-3)에서 입력 셀 FIFO(250)로부터 판독되어, 심볼(13I-4)로 나타낸 바와 같이 판독 AAL2 패킷 기능을 퇴장하기 전에 (AAL2 패킷을 오버랩하기 위한 [47 옥텟 길이의] 할당된 메모리 공간내에) 저장된다. 다른 한편, AAL2 패킷 헤더가 ATM 셀의 나머지 보다 크지 않을 경우, 단계(13I-5)에서 오버랩 표시자를 체크함으로써 AAL2 패킷이 오버랩되었는 지를 판정한다. 오버랩 표시자는 디멀티플렉싱 객체의 인스턴스(instance)를 보유한 데이터 구조에 설정된다. 단계(13I-5)에서 AAL2 패킷 오버랩이 존재하는 것으로 판정될 경우, 잔여 셀은 단계(13I-6)에서 입력 셀 FIFO(250)로부터 판독됨으로써, AAL2 패킷은 심볼(13I-7)로 나타낸 바와 같이 판독 AAL2 패킷 기능을 퇴장하기 전에 리어셈블(reassemble)되어, AAL2 프라임 포맷을 가진 셀로 전송될 수 있다. AAL2 패킷 오버랩이 존재하지 않는 경우에, AAL2 패킷의 나머지 부분은 심볼(13I-9)로 나타낸 바와 같이 판독 AAL2 패킷 기능을 퇴장하기 전에 입력 셀 FIFO(250)로부터 판독된다.
[셀 라우터 운영: 생성 AAL2 셀 기능]
생성 AAL2 셀 기능은 AAL2 디멀티플렉싱 기능(268)의 단계(13F-16)(도 13f 참조) 및, 오버랩 조정 기능의 단계(13H-7)(도 13H 참조)에서 호출된다. 생성 AAL2 셀 기능은 도 13j에 나타낸 일반적인 단계를 갖는다.
생성 AAL2 셀 기능의 시점은 심볼(13J-1)로 나타낸다. 단계(13J-2)에서, 생성 AAL2' 셀 기능은 CID 테이블로부터 새로운 VCI 및 새로운 SPIC 태그를 획득한다. CID 테이블은 VCI 및 CID 양자에 의해 인덱스된다. CID가 (단계(13J-3)에서 판정되는 바와 같이) 타당하지 않을 경우, 제거 AAL2 패킷 기능은 (단계(13J-5)로 나타낸 바와 같이) 생성 AAL2' 셀 기능에서 퇴장하기 전에 호출된다. CID가 타당할 경우, 단계(13J-6)에서, AAL2 패킷은 새로운 SPIC 태그 및 새로운 VCI에 가산되어 새로운 ATM 셀을 형성한다. 생성 AAL2' 셀 기능에 의해 형성된 새로운 ATM 셀이 AAL2 프라임 프로토콜을 가지므로, 페이로드의 나머지는 단계(13J-7)에서 0 으로 패드(pad)된다. 그 후, 단계(13J-8)에서, 새로이 생성된 AAL2 프라임 셀은 단계(13J-9)로 나타낸 바와 같이 생성 AAL2' 셀 기능에서 퇴장하기 전에 출력 셀 FIFO(252)로 이동된다.
[셀 라우터 운영: 제거 ATM 셀 기능]
제거 ATM 셀 기능은 기본적으로 셀이 타당하지 않은 VCI을 가지거나 접속이 확립되지 않을 경우에 입력 셀 FIFO(250)의 다음 대기 ATM 셀을 제거하는 역할을 한다. 제거 ATM 셀 기능은 ATM 디멀티플렉싱 기능(260)의 단계(13B-7)(도 13b 참조) 및, AAL2 디멀티플렉싱 기능(268)의 단계(13F-4)(도 13f 참조)에서 호출된다. 제거 ATM 셀 기능은 도 13k에 나타낸 일반적인 단계를 갖는다.
제거 ATM 셀 기능의 시점은 심볼(13K-1)로 나타낸다. 단계(13K-2)는 입력 셀 FIFO(250)의 다음 대기 ATM 셀의 헤더를 제거하는 단계를 포함한다. 그 후, 다음 대기 ATM 셀의 페이로드는 입력 셀 FIFO(250)로부터 제거된다. 에러 표시는 제거 ATM 셀 기능이 (단계(13K-5)로 나타낸 바와 같이) 퇴장되기 전에 설정된다(단계(13K-4)).
[셀 라우터 운영: 제거 AAL2 패킷 기능]
제거 AAL2 패킷 기능은 기본적으로, 셀이 타당하지 않은 VCI을 가지거나, 패킷이 타당하지 않은 CID를 가지며, 또는 접속이 확립되지 않을 경우에 입력 셀 FIFO(250)의 다음 대기 ATM 셀의 AAL2 패킷을 제거하는 역할을 한다. 생성 AAL2' 셀 기능의 단계(13J-4)(도 13j 참조)에서 호출되는 제거 AAL2 패킷 기능은 도 13l에 나타낸 일반적인 단계를 갖는다. 제거 AAL2 패킷 기능의 시점은 심볼(13L-1)로 나타낸다. 단계(13L-2)는 입력 셀 FIFO(250)의 다음 대기 ATM 셀의 AAL2 패킷의 헤더를 제거하는 제거 AAL2 패킷 기능을 포함한다. 단계(13L-3)에서, 다음 대기 셀의 AAL2 패킷의 페이로드는 제거된다. 그 후, 에러 표시는 제거 AAL2 패킷 기능이 단계(13L-5)로 나타낸 바와 같이 퇴장되기 전에 단계(13L-4)에서 설정된다.
[대기 행렬 운영: 스케쥴러 기능]
셀 라우터(220)의 각종 기능이 전술되었다. 다음에 기술되는 것은 대기 행렬 서버(230)에 의해 수행된 기능이다. 대기 행렬 서버(230)의 대기 행렬 서버 스케쥴러 기능(283)은 도 14에서 설명된 기본적인 단계를 갖는다. (단계(14-1)로 나타낸) 리셋과, (단계(14-2)로 나타낸) 시동, 적재 및 초기화 후에, 단계(14-3)로 시작하는 루프는 반복적으로 실행된다.
단계(14-3)에서, 대기 행렬 서버(230)의 대기 행렬 서버 스케쥴러 기능(283)은 아웃-버퍼 메모리(244)를 통해 셀을 셀 라우터(220)로 전송할 시간이 있는 지를 판정한다. 특히, 단계(14-3)에서, 대기 행렬 서버 스케쥴러 기능(283)은 어느 물리적 링크상의 셀 전송율이 그 물리적 링크로 예정된 인-버퍼 메모리(242)로부터 ATM 셀의 방전을 허용하는 지를 체크한다. 셀을 전송할 시간이 없을 경우, 단계(14-3)에서 대기 행렬 셀/ 패킷 기능(284)은 인-버퍼 메모리(242)로부터 내부 인터페이스 패킷(246)(예를 들어, ATM 셀 또는 AAL2 패킷)을 판독하여, 예를 들어, 내부 인터페이스 패킷(246)을 FIFO(312 또는 320)의 적절한 하나로 이동하도록 호출된다. FIFO(312 또는 320)의 적절한 하나는 (도 14a와 관련하여 더욱 상세히 기술된) 내부 인터페이스 패킷(246)을 수용한 내부 인터페이스 헤더(IIH)내에 지정된다.
셀 전송율을 체크하고, 인-버퍼 메모리(242)로부터 ATM 셀의 방전을 허용하는 지를 판정하는 단계(14-3)는 링크 레이트 카운터 기능과 관련하여 아래에서 더욱 상세히 기술된다. 단계(14-3)에서, 특정한 물리적 링크가 (연장 단말기(ET)를 통해) ATM 셀을 억셉트하도록 할 시간이 있는 지를 판정할 경우, 대기 행렬 서버 스케쥴러 기능(283)은 단계(14-5)에서 시적절한 연장 단말기(ET)에 대응하는 링크 다중화기(280)의 특정한 하나의 표시부를 획득한다. 그 후, 시적절한 ET 링크를 위해 링크 다중화기(280)는 단계(14-6)에서 체크되어, 그의 대기 행렬(예를 들어, 입력 FIFO(312) 및 ATM 셀 입력 FIFO(320))이 셀을 형성하도록 적재되는 지를 확인한다. 단계(14-6)에서의 판정이 긍정적일 경우, 다중화 기능(286)은 단계(14-7)에서 호출된다. 다른 기능을 호출하는 다중화 기능(286)을 호출함으로써, 시적절한 연장 단말기(ET) 링크에 대응하는 링크 다중화기(280)로부터의 ATM 셀을 준비하여, 아웃-버퍼 메모리(244)로부터의 ATM 셀이 방전된다.
단계(14-6)에서, 선택된 링크 다중화기(280)의 대기 행렬이 준비되지 않은 것으로 판정될 경우, 낮은 순위의 슬라이스는 단계(14-3)로 루프백하기 전에 (단계(14-8)로 나타낸 바와 같이) 실행된다.
따라서, 대기 행렬 서버 스케쥴러 기능(283)은 링크 다중화기(280)내의 셀의대기 행렬을 관리하는 역할을 한다. 대기 행렬 관리와 관련하여, 대기 행렬 서버 스케쥴러 기능(283)은 대기 행렬 셀/ 패킷 기능(284)을 호출한다. 셀 라우터(220)에 대한 셀 전송 관리와 관련하여, 대기 행렬 셀/ 패킷 기능(284)은 다중화 기능(286)을 호출한다.
[대기 행렬 서버 운영: 대기 행렬 셀/ 패킷 기능]
(예를 들어, AAL2' 맵핑 기능(262) 및 ATM 맵핑 기능(264)으로부터) 셀 라우터(220)의 기능으로부터 수신된 모든 내부 인터페이스 패키지(246)는 인-버퍼 메모리(242)내에 저장된다. 인-버퍼 메모리(242)로부터, 내부 인터페이스 패킷으로 반송된 내부 인터페이스 헤더(IIH)를 토대로 셀/패킷은 링크 다중화기(280)의 적절한 하나로 분산된다.
대기 행렬 셀/ 패킷 기능(284)의 기본적인 단계는 도 14a에 도시된다. 심볼(14A-1)은 대기 행렬 셀/ 패킷 기능(284)의 초기화를 나타낸다. 단계(14A-2)는 내부 인터페이스 패키지(246)(예를 들어, ATM 셀 또는 AAL2 패킷의 어느 하나를 가진 내부 인터페이스 헤더(IIH))가 인-버퍼 메모리(242)로부터 이용 가능한 지를 질의하는 대기 행렬 셀/ 패킷 기능(284)을 나타낸다. 내부 인터페이스 패키지(246)가 이용 가능하지 않을 경우, 대기 행렬 셀/ 패킷 기능(284)은 심볼(14A-3)로 나타낸 바와 같이 퇴장한다. 내부 인터페이스 패키지(246)가 인-버퍼 메모리(242)로부터 이용 가능할 경우, 단계(14A-4)에서 대기 행렬 또는 FIFO(312 또는 320)의 하나내에 내부 인터페이스 패키지(246)를 위치시킬 지를 판정한다(도 12 참조). 내부 인터페이스 패키지(246)가 대기 행렬 또는 FIFO내로 삽입되지 않을 경우, 적절한 폐기(discard) 기능, 즉 대기 행렬 폐기 ATM 셀 기능(도 14i 참조) 또는 폐기 ATM AAL2 패킷 기능(도 14j 참조)은 단계(14A-5)에서 호출된다. 적절한 폐기 기능의 종료와 동시에, 대기 행렬 셀/ 패킷 기능(284)은 단계(14A-6)로 나타낸 바와 같이 퇴장된다.
내부 인터페이스 패키지(246)가 대기 행렬 셀/ 패킷 기능(284)에 의해 대기 행렬될 시에, 단계(14A-7)에서 내부 인터페이스 패키지(246)내에 포함되는 내부 인터페이스 헤더(IIH)는 시간 스탬프(TS)로 대체된다(도 12 참조). 그 후, 단계(14A-8)에서, 링크 다중화기(280)의 적절한 하나의 내부 인터페이스 헤더내에 지정되는 바와 같이, (셀 또는 패킷의 어느 하나를 포함하는) 내부 인터페이스 패키지(246)는 FIFO의 적절한 하나, 예를 들어, AAL2 패킷용 입력 FIFO(312)의 하나, 또는 ATM 셀용 ATM 셀 입력 FIFO(320)의 하나로 이동된다.
단계(14A-7)에서, 내부 인터페이스 헤더(IIH)에 대한 시간 스탬프(TS)의 치환(substitution)에 대하여, 도 12의 AAL2 VCI 대기 행렬 유니트(3101)의 서비스 등급 1의 입력 FIFO(312)는 AAL2 패킷을 포함하는 내부 인터페이스 패키지(246)는 시간 스탬프(TS)로 대체되어 그 입력 FIFO(312)의 헤드에 저장된 내부 인터페이스 헤더(IIH)를 갖는다. 이런 동작을 고려하여, 대기 행렬 셀/ 패킷 기능(284)는 또한 시간 스탬프 기능으로 공지되어 있다. 도 12에서 그와 같이 나타나 있지 않지만, 도 12의 FIFO(312 및 320)의 각각은 그 내에 저장된 많은 내부 인터페이스 패키지(246)를 갖는 것으로 이해되고, 각각의 내부 인터페이스 패키지(246)는 도 12에 나타나 있는 바와 같이 대응하는 시간 스탬프(TS)를 갖는다. 또한, 시간 스탬프(TS)는 내부 인터페이스 패키지(246)에 가산되거나 연결될 수 있어, 내부 인터페이스 헤더(IIH)를 대신할 필요가 없다.
단계(14A-9)에서, 대기 행렬 표시부(QI)가 단계(14A-8)에서 이동된 셀 또는 패킷을 수신한 FIFO에 설정되었는 지를 체크한다. 도 12의 FIFO(312 및 320)의 각각에는 메모리내에 저장된 관련 FIFO에 대응하는 비트인 대기 행렬 표시부(QI)가 제공된다.
대기 행렬 표시부(QI)는 적절한 FIFO가 적어도 하나의 엔트리(예를 들어, 경우에 따라 셀 또는 패킷)를 갖는 동안에 설정된다. 대기 행렬 표시부(QI)가 설정되지 않았을 경우, 대기 행렬 표시부(QI)는 (단계(14A-11)로 나타낸) 대기 행렬 셀/ 패킷 기능(284)을 퇴장하기 전에 단계(14A-10)에서 설정된다. 대기 행렬 표시부(QI)가 설정되었을 경우, 대기 행렬 셀/ 패킷 기능(284)는 단계(14A-12)에서 간단히 퇴장된다.
[대기 행렬 서버 운영: 다중화 기능]
다중화 기능(286)은 단계(14A-7)에서 대기 행렬 서버 스케쥴러 기능(283)에 의해 호출된다. 다중화 기능(286)에 의해 수행된 기본적인 단계는 도 14b에 도시되어 있다. 심볼(14B-1)은 다중화 기능(286)의 초기화를 나타낸다. 단계(14B-2)는 최우선 순위 표시부가 설정되었는 지를 질의한다(도 12의 최우선 순위 표시부(322) 참조). ATM 셀에 대한 최우선 순위 표시부는 단계(13E-6)에서 셀 라우터(220)의 최우선 순위 기능(266)의 인-버퍼 메모리(242)내에 표시되었다(도 13e 참조). 최우선 순위 표시부(322)가 설정되지 않았을 경우, ATM 다중화 기능(288)은 ATM 표시 양상(304)상의 서로 다른 품질 등급에 속하는 ATM 셀을 다중화시켜, 다중화된 AAL2 패킷(AAL2 표시 양상(302))을 가진 ATM 셀을 형성하는 AAL2 다중화 기능(290)을 호출한다. ATM 다중화 기능(288)의 종료와 동시에, 다중화 기능(286)은 단계(14B-4)로 나타낸 바와 같이 퇴장된다. 최우선 순위 표시부(322)가 설정되었을 경우, 단계(14B-5)에서 최우선 순위 표시부(322)는 (단계(14B-6)로 나타낸 바와 같이) 다중화 기능(286)으로부터 퇴장하기 전에 리셋된다.
[대기 행렬 서버 운영: ATM 다중화 기능]
ATM 다중화 기능(288)은 다중화 기능(286)에 의해 호출된다(도 14b의 단계(14B-3) 참조). ATM 다중화 기능(288)이 호출되었을 시에, 다중화 기능(286)은 셀이 멀티플렉스 아웃(multiplex out)되는 (대응하는 ET 링크를 서브하는) 특정한 링크 다중화기(280)를 선택한다. ATM 다중화 기능(288)에 의해 수행된 기본적인 단계는 도 14c에 도시되어 있다.
심볼(14C-1)은 ATM 다중화 기능(288)의 초기화를 나타낸다. 단계(14C-2)는 잠재적인 루프의 시점이다. 단계(14C-2)에서, ATM 다중화 기능(288)은 링크 다중화기(280)에 대한 비적재 테이블(336)를 참고로 하고, 특히, 이런 셀 전송 기회를 위해 지정된 열을 참고로 한다. 단계(14C-3)의 최초 실행과 동시에, ATM 다중화 기능(288)은 비적재 테이블(336)의 지정된 열에 대한 최고 우선 순위 레벨을 체크하여, FIFO가 비적재할 셀을 갖는 지를 판정한다. 셀이 최고 우선 순위 레벨의 최고 순위 FIFO내에 존재하지 않을 경우, 동일한 열의 내림 차순 우선 순위의 다른 FIFO는 (FIFO에 대한 대기 행렬 표시부(QI)를 참고로) 셀의 존재를 체크된다. 예를 들면, 도 15a의 ATM 다중화기 비적재 테이블(336)을 참고로, 내부 인터페이스 패키지(246)가 (도 12의 ATM 다중화기(330)에 대한 입력 "E" 에 대응하는) AAL2 VCI 대기 행렬 유니트(3101)의 서비스 등급 1에 대한 입력 FIFO(312)에서 이용 가능하지 않을 경우, 입력 "F" 에 대응하는 FIFO(312)는 한 세트의 대기 행렬 표시부(QI)가 발견될 때까지 체크된다.
따라서, 단계(14C-4)에서, 지정된 열의 최고 우선 순위 레벨의 FIFO가 셀을 가지지 않고, ATM 다중화 기능(288)은 단계(14C-6)로 나타낸 바와 같이 동일한 열의 다음 하위 우선 순위 레벨로 넘겨, ATM 다중화기 비적재 테이블(336)을 참고로(단계(14C-2)), 동일한 열의 다음 하위 우선 순위 레벨을 액세스한다. 예를 들면, 도15a의 시나리오에서, 지정된 열의 링크 다중화기(280)의 서비스 등급 2에 대한 FIFO는 (비적재 테이블(336)의 제 2 행에 도시된 바와 같이) 적재된 FIFO에 대해 체크된다. 따라서, 단계(14C-3) 내지 단계(14C-6)는 다음 하위 우선 순위 레벨을 위해 반복되어, 내부 인터페이스 패키지(246)를 가진 FIFO를 탐색한다.
최종으로, 링크 다중화기(280)의 FIFO의 어느 것도 제공된 내부 인터페이스 패키지(246)를 갖지 않은 것으로 판정될 경우, ATM 다중화 기능(288)은 단계(14C-5)로 나타낸 바와 같이 퇴장된다. 그러나, 내부 인터페이스 패키지(246)가 이런 전략에 따라 FIFO에서 발견되지 않을 경우, 단계(14C-7)는 수행된다.
단계(14C-7)에서, 내부 인터페이스 패키지(246)가 단계(14C-3)에서 존재하는 것으로 발견된 대기 행렬이 대기 행렬 서버(230)의 AAL2 표시 양상(302)의 대기 행렬, 즉, FIFO(312)의 하나인 지가 판정된다(도 12 참조). 준비 대기 행렬이 참으로 AAL2 패킷을 조정하는 FIFO(312)의 하나일 경우, AAL2 다중화 기능(290)은 (단계(14C-8)로 나타낸 바와 같이) 호출되어, 다중 AAL2 패킷을 가진 ATM 셀을 형성한다. ATM 다중화 기능(288)은 도 14d와 관련하여 아래에서 상세히 기술된다. AAL2 다중화 기능(290)의 종료와 동시에, ATM 다중화 기능(288)은 비적재 테이블(336)의 다음 열로 진행한다(도 15a 참조). 따라서, 포인터는 이런 테이블에 대한 다음 호출을 위해 설정되고, 처리는 ATM 다중화 기능(288)의 다음 호출을 위해 이런 포인터에서 다시 시작한다. 그 후, ATM 다중화 기능(288)은 단계(14C-10)로 나타낸 바와 같이 퇴장한다.
셀이 이용 가능한 단계(14C-7)에서 판정된 대기 행렬이 AAL2 대기 행렬이 아니라, 대신에 ATM 대기 행렬(즉, 대기 행렬(320)의 하나)일 경우, 단계(14C-11)는 수행된다. 단계(14C-11)에서, 이용 가능한 대기 행렬의 다음 대기 셀의 시간 스탬프(TS)는 체크된다. 전술된 바와 같이, 시간 스탬프(TS)는 다음 판독을 기다리는 대기 행렬의 셀 내용의 수명 표시를 제공한다. 단계(14C-12)에서, 선택된 대기 행렬의 시간 스탬프(TS)는 현재 시간을 나타내는 값과 비교된다. 시간 스탬프(TS)가 소정의 량 만큼 현재 시간값 보다 오래되었을 경우, AAL2 다중화 기능(290)은 단계(14C-14)에서 대기 행렬의 지연량이 허용 가능한 소정의 최대 지연량 보다 크게 실현시킨다.
지연량이 허용된 것보다 클 경우, 단계(14C-13)에서 폐기 ATM 셀 기능은 수명이 다한 ATM 셀을 소거하도록 호출된다. 폐기 ATM 셀 기능은 도 14i를 참조로 기술된다. 수명이 다한 ATM 셀이 단계(14C-13)에서 폐기 ATM 셀 기능에 의해 폐기될 경우, AAL2 다중화 기능(290)은 다른 (더욱 최근의) 셀이 동일한 대기 행렬에 존재하는 지를 찾도록 단계(14C-3)로 루프백한다.
단계(14C-12)에서, 선택된 대기 행렬의 셀이 과도하게 수명이 다하지 않은 것으로 판정될 경우, 셀은 (도 14k에서 기술된) 대기 행렬 해제 ATM 셀 기능을 호출함으로써 단계(14C-14)에서 대기 행렬 해제된다. 셀의 대기 행렬 해제는 셀을 출력 ATM 셀 FIFO(340)으로 효과적으로 이동시킨다(도 12 참조). 셀의 대기 행렬 해제 후에, AAL2 다중화 기능(290)은 퇴장(단계(14C-16)로 나타낸 퇴장)하기 전에 비적재 테이블(316)의 다음 열로 진행한다(도 15b 참조).
[대기 행렬 서버 운영: AAL2 다중화 기능]
ATM 다중화 기능(288)의 단계(14C-8)에서 호출된 AAL2 다중화 기능(290)(도 14c 참조)은 도 14d에 도시된 기본적인 단계를 가지고 있다. 단계(14D-1)는 AAL2 다중화 기능(290)의 초기화를 나타낸다. AAL2 다중화 기능(290)은 기본적으로 FIFO(312)내에 저장되고, 서로 다른 품질 등급에 속하는 AAL2 패킷을 AAL2 프로토콜을 가진 ATM 셀(도 12 참조)로 다중화시키는 역할을 한다. 다중화는 비적재 테이블(316)에 따라 수행된다(일례로서 도 15b 참조). AAL2 다중화 기능(290)이 AAL2 프로토콜을 가진 ATM 셀을 준비하므로, 형성한 셀의 ATM 헤더 및 개시 필드는 생성되어야 한다. 결국, 단계(14D-2)에서, AAL2 다중화 기능(290)은 생성 ATM-헤더 및 개시 필드 기능을 호출한다. 생성 ATM-헤더 및 개시 필드 기능의 각종 상세 사항은 도 14e에 도시되어 있고, 아래에서 기술된다. 단계(14D-3)에서, AAL2 다중화 기능(290)은 오버랩 표시가 있는 지를 질의한다. 오버랩 표시는 AAL2 패킷의 부분이 메모리내에 저장될 시에 존재한다(VCI 마다 하나의 오버랩 표시의 잠재성이 있음). 오버랩 표시가 존재할 경우, 2개의 동작이 취해진다. 즉, (1) 단계(14D-4)에서, AAL2 패킷의 저장 부분은 단계(14D-2)에서 생성된 ATM 헤더에 가산되고, (2) 단계(14D-5)에서, 오버랩 표시는 단계(14D-6)를 수행하기 전에 리셋된다.
단계(14D-6)에서, 비적재 테이블(316)의 다음 열로 전진한다(도 15b 참조). 그 후, AAL2 패킷을 획득하기 위하여, 단계(14D-7)에서 선택 AAL2 패킷 기능이 실행된다. 선택 AAL2 패킷 기능은 도 14f와 관련하여 아래에서 더욱 상세히 기술된다. 단계(14D-8)에서, AAL2 다중화 기능(290)은 단계(14D-7)에서 선택 AAL2 패킷 기능의 호출로 어느 AAL2 패킷이 선택되는 지를 (예를 들어, AAL2 패킷이 어느 FIFO(312)에 존재되는 지를) 판정한다. AAL2 패킷이 존재되지 않을 경우, 단계(14D-9)에서 형성된 나머지 ATM 셀은 (단계(14D-10)로 나타낸 바와 같이) AAL2 다중화 기능(290)을 퇴장하기 전에 패드된다(예를 들어, 0으로 필된다).
선택 AAL2 패킷 기능의 호출로 AAL2 패킷이 제공될 경우, 단계(14D-11)에서 어떤 형의 포맷이 실제로 있는 지에 관해 판정이 행해진다. AAL2 프라임 포맷이 사실상 있는 경우, 즉, AAL2 프라임 프로토콜을 가진 ATM 셀이 형성될 경우, 단계(14D-12)에서 AAL2' 페이로드 준비 기능은 AAL2 다중화 기능(290)을 퇴장하기 전에 호출된다(단계(14D-13)). 도 14g와 관련하여 더욱 상세히 기술되는 AAL2' 페이로드 준비 기능은 필수적으로 AAL2 패킷을 FIFO(312)의 하나로부터 출력 ATM 셀 FIFO(340)로 이동시켜 셀의 나머지를 0으로 패드함으로써 AAL2 프라임 프로토콜을 가진 ATM 셀을 형성한다.
단계(14D-11)에서, AAL2 프라임 포맷이 사실상 없을 경우, 단계(14D-14)에서 AAL2 패킷을 위해 ATM 셀을 형성할 장소가 있는 지를 체크한다. AAL2 패킷을 위해 형성한 ATM 셀내에 룸(room)이 있을 경우, 단계(14D-15)에서 대기 행렬 해제 AAL2 패킷 기능은 비적재 테이블(316)의 다음 열로 이동하기 위해 단계(14D-6)로 복귀하기 전에 호출된다. 대기 행렬 해제 AAL2 패킷 기능은 도 14l과 관련하여 더욱 상세히 기술된다. AAL2 패킷을 위해 형성한 ATM 셀내에 불충분한 룸이 있을 경우, 단계(14D-16)에서 AAL2 오버랩 포맷 기능은 AAL2 다중화 기능(290)으로부터 퇴장(단계(14D-13)로 나타낸 퇴장)하기 전에 호출된다. AAL2 오버랩 포맷 기능은 도14h를 참조로 아래에서 더욱 상세히 기술된다.
[대기 행렬 서버 운영: 생성 ATM 헤더 및 개시 필드 기능]
생성 ATM-헤더 및 개시 필드 기능이 포함된 기본적인 단계는 도 14e에서 기술된다. 생성 ATM-헤더 및 개시 필드 기능은 도 14d의 단계(14D-2)에 의해 도시된 바와 같이 AAL2 다중화 기능(290)에 의해 호출된다. 생성 ATM-헤더 및 개시 필드 기능의 초기화는 심볼(14E-1)로 나타낸다. 단계(14E-2)에서, 생성 ATM-헤더 및 개시 필드 기능은 다중화기(330)를 통해 (VPI 및 VCI를 가진) 미리 구성된 ATM 헤더 및 SPAS 태그를 출력 ATM 셀 FIFO(340)으로 이동시킨다(도 12 참조). ATM 헤더 및 SPAS 플래그는 접속이 확립될 시, 예를 들어, 셀 조정 유니트(44-32) 와 연장 단말기(44-34) 간의 접속이 확립될 시에 미리 구성된다. 그 후, 단계(14E-3)에서, 오버랩 표시가 설정되는 지를 체크한다. 오버랩 표시가 설정될 시에, 단계(14E-4)에서 오프셋 값(OSF)(도 3a 참조)는 AAL2 패킷의 저장 부분의 길이와 같도록 설정된다. 오버랩 표시가 설정되지 않을 경우, 단계(14E-5)에서 리셋된다. 단계(14E-4) 또는단계(14E-5) 후에, 셀 시퀀스 수(SN) 및 패리티(P)(도 3a 참조)는 단계(14E-6)에서 생성된다. 그 후, 단계(14E-7)에서, 전체 개시 필드- 오프셋 값(OSF), 셀 시퀀스 수(SN), 및 패리티(P)는 출력 ATM 셀 FIFO(340)으로 이동된다.
[대기 행렬 서버 운영: 선택 AAL2 패킷 기능]
선택 AAL2 패킷 기능이 포함된 기본적인 단계는 도 14f에 도시되어 있다. 선택 AAL2 패킷 기능은 단계(14D-7)에서 AAL2 다중화 기능(290)에 의해 호출된다(도 14d 참조). 선택 AAL2 패킷 기능에 의해 수행된 운영은 (1) 다음 AAL2 패킷이 추출되는 품질 등급을 선택하고, (2) 선택된 AAL2 패킷과 관련된 시간 스탬프를 체크하여, 너무 오래되지 않게 한다. 선택 AAL2 패킷 기능의 초기화는 심볼(14F-1)로 나타낸다.
선택 AAL2 패킷 기능의 단계(14F-2)는 비적재 테이블(316)을 참고로 하여(도 12 및 도 15b 참조). 비적재 테이블(316)내에 저장된 전략에 따라 AAL2 패킷이 추출되는 다음 대기 행렬(예를 들어, FIFO(312)의 하나)을 판정하는 것을 포함한다. 단계(14F-3)에서, AAL2 패킷이 비적재 테이블(316)로 나타낸 대기 행렬내에 존재하지 않는 것으로 판정될 경우, (비적재 테이블(316) 마다 식별된) 다음 최고 우선 순위 레벨의 대기 행렬은 준비 AAL2 패킷을 위해 체크된다. 다음 최고 우선 순위 레벨의 대기 행렬이 준비 AAL2 패킷을 갖지 않을 경우에는 다음 하위 우선 순위 레벨로 이전되고(단계(14F-5)), 단계(14F-2)로 시작하는 루프는 다음 하위 우선 순위 레벨에 대한 것을 제외하고는 다시 실행된다. 지정된 열의 모든 대기 행렬이 (단계(14F-4)에서 판정된) 이용 가능한 AAL2 패킷을 가지고 있지 않을 경우, 선택 AAL2 패킷 기능은 (단계(14F-6)로 나타낸 바와 같이) 퇴장된다.
이용 가능한 AAL2 패킷을 가진 대기 행렬이 단계(14F-3)에 위치될 시에, 이용 가능한 AAL2 패킷과 관련된 시간 스탬프는 단계(14F-7)에서 조사된다. 시간 스탬프가 AAL2 패킷이 너무 오래되었음을 나타낼 경우(단계(14F-8)), 폐기 AAL2 패킷 기능은 과도하게 수명이 다한 AAL2 패킷을 폐기하기 위하여 단계(14F-9)에서 호출된다. AAL2 패킷이 폐기될 시에, 선택 AAL2 패킷 기능은 단계(14F-3)로 루프백하여, 다른 AAL2 패킷이 동일한 대기 행렬(FIFO(312))에서 이용 가능한 지를 판정한다. 단계(14F-3)에서 판정된 대기 행렬에 존재하는 AAL2 패킷이 너무 오래되지 않았을 경우, 선택 AAL2 패킷 기능은 단계(14F-10)로 나타낸 바와 같이 퇴장한다.
[대기 행렬 서버 운영: AAL2' 포맷 기능]
AAL2' 페이로드 준비 기능에 포함된 기본적인 단계는 도 14g에 도시되어 있다. AAL2' 페이로드 준비 기능은 AAL2 다중화 기능(290)의 단계(14D-12)에서 호출된다(도 14d 참조). AAL2' 페이로드 준비 기능은 본래 AAL2 패킷을 FIFO(312)의 선택된 하나로부터 출력 ATM 셀 FIFO(340)로 이동시켜, ATM 셀의 나머지를 0으로 패드하는 역할을 한다. AAL2' 페이로드 준비 기능의 초기화는 심볼(14G-1)로 나타낸다. 단계(14G-2)는 (도 14l와 관련하여 더욱 상세히 기술되는) 대기 행렬 해제 AAL2 패킷 기능을 호출하는 단계를 포함한다. 대기 행렬 해제 AAL2 패킷 기능은 적절한 입력 FIFO(312)로부터 AAL2 패킷을 비적재하여, 비적재된 AAL2 패킷을 출력 ATM 셀 FIFO(340)로 이동시키는 역할을 한다. 대기 행렬 해제 AAL2 패킷 기능의 종료 후에, 출력 ATM 셀 FIFO(340)내에 형성된 ATM 셀의 나머지는 단계(14G-3)로 나타낸 바와 같이 패드된다(예를 들어, 0으로 패드된다). 그 후, 단계(14F-4)에서, AAL2' 페이로드 준비 기능은 퇴장된다.
[대기 행렬 서버 운영: AAL2 오버랩 포맷 기능]
AAL2 오버랩 포맷 기능은 도 14h에 도시된 기본적인 단계를 갖는다. 사실상, AAL2 오버랩 포맷 기능은 AAL2 패킷을 스플릿(split)하고, 출력 ATM 셀 FIFO(340)내에 형성된 ATM 셀의 만료(end)에 AAL2 패킷의 시점을 위치시키며, AAL2 패킷의 나머지(형성된 ATM 셀내에 맞지 않은 부분)를 전술된 메모리내의 부분 패킷 또는 오버랩 패킷 유지 장소내에 저장하는 역할을 한다. 심볼(14H-1)은 AAL2 오버랩 포맷 기능의 초기화를 나타낸다. 단계(14H-2)에서, 출력 ATM 셀 FIFO(340)내에 형성된 ATM 셀의 만료에 알맞는 만큼의 AAL2 패킷은 출력 ATM 셀 FIFO(340)로 이동된다. 그 후, 단계(14H-3)에서, AAL2 패킷의 나머지(즉, 출력 ATM 셀 FIFO(340)에 알맞지 않은 부분)는 부분 패킷 유지 장소내에 저장된다. AAL2 패킷이 2개의 셀로 스플릿되거나 오버랩되므로, 오버랩 표시는 (단계(14H-5)로 나타낸 바와 같이) AAL2 오버랩 포맷 기능을 퇴장하기 전에 단계(14H-4)에서 설정된다.
[대기 행렬 서버 운영: 폐기 ATM 셀 기능]
폐기 ATM 셀 기능은 도 14i에 도시된 기본적인 단계를 갖는다. 폐기 ATM 셀 기능은 대기 행렬 ATM 셀/AAL2 패킷 기능(284)의 단계(14A-5)(도 14a 참조) 또는 ATM 다중화 기능(288)의 단계(14C-13)(도 14c 참조)의 어느 하나로부터 호출된다. 폐기 ATM 셀 기능은 폐기 ATM 셀 기능이 호출되는 특정한 대기 행렬(예를 들어, FIFO(320)의 하나)에서의 과도한 지연 또는 오버플로우로 인해 ATM 셀을 폐기하는 역할을 한다. 폐기 ATM 셀 기능의 초기화는 심볼(14I-1)로 나타낸다. 단계(14I-2)에서, 폐기 ATM 셀 기능은 폐기 ATM 셀 기능이 호출되는 특정한 대기 행렬(320)로부터 시간 스탬프 및 다음 대기 셀을 제거한다. 단계(14I-3)에서, 폐기된 셀이 그 FIFO(320)에서 마지막인 것으로 판정될 경우, 그 FIFO에 대한 대기 행렬 표시(QI)는 단계(14I-4)에서 리셋된다. 그 후, 단계(14I-5)에서, 에러 카운터는 ATM 셀이 폐기되는 대기 행렬(예를 들어, FIFO(320))에 대해 증대된다. 그 후, 폐기 ATM 셀 기능은 단계(14I-6)로 나타낸 바와 같이) 퇴장된다.
[대기 행렬 서버 운영: 폐기 AAL2 패킷 기능]
폐기 AAL2 패킷 기능의 기본적인 단계는 도 14j에 도시되어 있다. 폐기 AAL2 패킷 기능은 대기 행렬 ATM 셀/AAL2 패킷 기능(284)의 단계(14A-5)(도 14a 참조) 또는 선택 AAL2 패킷 기능의 단계(14F-9)(도 14f 참조)의 어느 하나에서 호출된다. 폐기 AAL2 패킷 기능은 폐기 ATM 셀 기능이 호출되는 특정한 대기 행렬(예를 들어, FIFO(312)의 하나)에서의 과도한 지연 또는 오버플로우로 인해 AAL2 패킷을 폐기하는 역할을 한다. 폐기 AAL2 패킷 기능의 단계(14J-1) 내지 단계(14J-6)는 제각기 도 14j의 폐기 ATM 셀 기능의 단계(14I-1) 내지 단계(14I-6)와 유사하며, 폐기 AAL2 패킷 기능은 FIFO(320)의 ATM 셀 보다도 FIFO(312)의 AAL2 패킷에 속하는 것으로 이해된다.
[대기 행렬 서버 운영: 대기 행렬 해제 ATM 셀 기능]
대기 행렬 해제 ATM 셀 기능의 기본적인 단계는 도 14k에 도시되어 있다. 대기 행렬 해제 ATM 셀 기능은 ATM 다중화 기능(280)의 단계(14C-14)(도 14 참조)에서 호출된다. 대기 행렬 해제 ATM 셀 기능의 초기화는 단계(14K-1)로 나타낸다. 단계(14K-2)에서, 시간 스탬프는 단계(14C-3)에서 선택된 대기 행렬(예를 들어, FIFO(320))에 대해 소거된다. 그 후, 단계(14K-3)에서, 선택된 대기 행렬(예를 들어, FIFO(320))로부터의 ATM 셀은 다중화기(330)를 통해 출력 ATM 셀 FIFO(340)로 이동된다. 그렇게 이동된 ATM 셀은 (단계(14K-4)에서 판정된) 대기 행렬내의 마지막 셀일 경우, 그 대기 행렬에 대한 대기 행렬 표시(QI)는 (단계(14K-6)로 나타낸) 대기 행렬 해제 ATM 셀 기능에서 퇴장하기 전에 리셋된다(단계(14K-5)). 출력 ATM 셀 FIFO(340)로 이동된 ATM 셀을 포함한 대기 행렬이 다른 셀을 가질 경우, 대기 행렬 표시(QI)는 리셋될 필요가 없어, 단계(14K-7)로 나타낸 바와 같이 대기 행렬 해제 ATM 셀 기능이 퇴장된다.
[대기 행렬 서버 운영: 대기 행렬 해제 AAL2 패킷 기능]
대기 행렬 해제 AAL2 패킷 기능의 기본적인 단계는 도 14l에 도시되어 있다. 대기 행렬 해제 AAL2 패킷 기능은 AAL2 다중화 기능(290)의 단계(14D-15)(도 14d 참조) 또는 AAL2' 페이로드 준비 기능의 단계(14G-2)(도 14g 참조)의 어느 하나에서 호출된다. 대기 행렬 해제 AAL2 패킷 기능의 단계(14l-1) 내지 단계(14l-7)는 도 14k의 대기 행렬 해제 AAL2 패킷 기능의 단계(14k-1) 내지 단계(14k-7)와 유사하며, 대기 행렬 해제 AAL2 패킷 기능은 서로 다른 장소로부터 호출되고, FIFO(320)에서 이동된 ATM 셀 보다는 FIFO(312)에서 이동된 AAL2 패킷을 포함하는것으로 이해된다.
[CHU: 운영의 요약]
셀 조정 유니트(32)는 많은 운영, 즉 (1) AAL2 프로토콜을 가진 입력 ATM 셀(예를 들어, ATM 셀 페이로드의 AAL2 패킷의 가변수)을 AAL2 프라임 프로토콜을 가진 ATM 셀로의 디멀티플렉싱하고, (2) AAL2 프라임 프로토콜을 가진 ATM 셀을 AAL2 프로토콜을 가진 ATM 셀로의 대기 행렬 및 다중화시키며, (3) ATM 셀을 대기 행렬시키고, (4) 최우선 순위를 조정하는 것을 포함한다. 이런 운영의 각각은 전술된 각종 기능을 참조로 아래에서 요약된다.
[운영 요약: AAL2 프로토콜 셀을 AAL2 프라임 프로토콜 셀로의 디멀티플렉싱]
AAL2 프로토콜을 가진 입력 ATM 셀의 디멀티플렉싱은 예를 들어 AAL2 프로토콜을 가진 ATM 셀이 super A 인터페이스(54)를 통해 기지국(42)으로부터의 기지국 제어기(44)에서 수신될 시에(도 5 참조) 일어날 수 있다. 그런 경우에, AAL2 패킷은, ATM 스위치(44-30)를 통해 (예를 들어, 디버시티 핸드오버(DHO) 유니트(60)와 같은) 다중 AAL2 패킷을 가진 ATM 셀을 조정할 수 없는 다른 유니트로 스위치될 수 있는 셀 포맷으로 추출될 필요가 있다.
AAL2 프로토콜을 가진 입력 ATM 셀의 디멀티플렉싱에서, 입력 셀이 스위치 포트 인터페이스 회로(SPIC)(210)의 입력 셀 FIFO(250)에서 기다리는 라우터 스케쥴러 기능의 단계(13-5)에서 판정될 시에(도 13 참조), ATM 디멀티플렉싱 기능(260)은 호출된다(단계(13B-6)). (단계(13-6)에서) 입력 셀의 타당성을 체크하고, (단계(13B-9)에서) 입력 셀이 디멀티플렉싱을 필요로 할 시에 AAL2 프로토콜을 가지는 것으로 판정한 후에, AAL2 디멀티플렉싱 기능(268)은 단계(13B-13)에서 ㅗ호출된다. AAL2 디멀티플렉싱 기능(268)(도 13f 참조)은 개시 필드 조정 기능을 호출함으로써(도 13g 참조) 입력 ATM 셀의 페이로드에서의 개시 필드를 체크한다. 더욱이, (단계(13F-7)에서) 오버랩 조정 기능을 호출함으로써(도 13h 참조) 오버랩 표시가 설정되어, 이전의 입력 ATM 셀에 부분적으로 존재하는 AAL2 패킷 내용이 여전히 조정되어야 함을 나타내는 것으로 판정된다.
오버랩 표시가 설정되지 않았다면, AAL2 디멀티플렉싱 기능(268)(도 13f 참조)은 입력 ATM 셀의 페이로드에 존재하는 하나 이상의 전체 AAL2 패킷을 처리한다. 각각의 전체 AAL2 패킷이 단계(13F-8)에서 시작하는 운영 루프에 의해 처리된다. AAL2 패킷을 처리할 시에, 단계(13F-12)에서 AAL2 디멀티플렉싱 기능(268)은 판독 AAL2 패킷 기능을 호출함으로써(도 13i 참조) AAL2 패킷을 판독한다. 그 후, 생성 AAL2' 셀 기능은 호출되어(단계(13F-16)), 단계(13F-12)에서 판독된 AAL2 패킷을 이용하여 AAL2 프라임 프로토콜 페이로드를 형성한다.
생성 AAL2' 셀 기능(도 13j 참조)은 AAL2 패킷 헤더내의 CID 값을 이용하여 조합된 VCI/CID 테이블(272)를 참고로 함으로써 (단계(13J-2) 와, 또한 도 18, 도 19a 및 도 19b 참조) 형성된 ATM 셀에 대한 새로운 VCI 및 SPIC 태그를 획득하는 역할을 한다. 단계(13J-6)에서 생성 AAL2' 셀 기능은 단계(13F-12)에서 획득된 AAL2 패킷을 새로운 VCI 및 SPIC 태그에 가산하여 AAL2 프라임 페이로드를 형성하고, 단계(13J-7)에서 페이로드의 나머지를 패드한다. 이와 같이 구성된 AAL2 프라임 프로토콜 페이로드를 가진 ATM 셀은 출력 셀 FIFO(252)로 이동된다(단계(13J-8)).
입력 ATM 셀에 존재하는 AAL2 패킷을 처리하는 절차는 (단계(13F-17)에서 판정된 바와 같이) 입력 셀의 만료까지 계속하여, 각 AAL2 패킷에 대한 AAL2 프라임 프로토콜를 가진 새로운 ATM 셀을 생성시킨다. 그러나, AAL2 프로토콜를 가진 입력 ATM 셀이 불완전한 AAL2 패킷으로 만료할 경우, 오버랩 표시는 설정된다(단계(13F-14)). 오버랩 표시를 설정함으로써. 불완전한 AAL2 패킷이 AAL2 프로토콜을 가진 다음 ATM 셀을 수신할 시에 오버랩 조정 기능에 의해 완전해져 리어셈블될 수 있는 상황이 설정된다.
전술된 바와 같이, 입력 ATM 셀의 페이로드가 이런 입력 ATM 셀 및 이전의 ATM 셀을 브리지(bridge)하는 패킷의 일부로 시작할 경우에 오버랩이 생긴다. 오버랩 표시가 있을 경우, 오버랩 조정 기능(도 13h)은 각종 운영을 수행한다. 이런 운영 중에는 (1) (단계(13H-4)에서) 입력 셀 FIFO(250)으로부터 AAL2 패킷의 오버랩 부분을 판독하고, (2) (단계(13H-5)에서) 단계(13H-4)에서 판독된 부분 과 이전의 ATM 셀로부터 저장된 부분을 이용하여 AAL2 패킷을 리어셈블하며, (3) (단계(13H-7)에서) 생성 AAL2' 셀 기능을 호출한다. 오버랩 표시에 관하여, 생성 AAL2' 셀 기능은 전체 패킷과 유사한 방식으로 수행하며, 단계(13J-6)에서 형성된 ATM 페이로드는 단계(13H-2)에서 획득된 새로운 VCI 및 SPIC 태그를 이전의 ATM 셀로부터 남겨진 AAL2 패킷의 부분 및, FIFO(250)에서 대기하는 ATM 셀의 시점에 획득된 AAL2 패킷의 부분으로부터 형성된 페이로드에 가산하는 것을 포함한다.
AAL2 패킷 헤더가 2개의 ATM 셀 간에 스플릿되는 경우에, 판독 AAL2 패킷 기능(도 13i 참조)은 호출된다.
[운영 요약: AAL2 패킷을 ATM 셀로의 다중화]
AAL2 프라임 프로토콜을 가진 ATM 셀이 노드에서 수신되고, 수신된 셀의 페이로드의 전체 패킷이 AAL2 프로토콜을 가진 ATM 셀로 다중화될 시기가 있다. 그러한 것은 예를 들어 인터페이스(58)를 통해 이동 교환 센터(MSC)(46)로부터 기지국 제어기(44)에서 수신된 AAL2 프라임 프로토콜을 가진 ATM 셀에 대하여 일어날 수 있다(도 5 참조). 이런 AAL2 프라임 프로토콜 패킷을 가진 ATM 셀의 페이로드는 인터페이스(54)를 통해 기지국(42)으로 인가하기 위해 AAL2 패킷을 가진 ATM 셀로 다중화된다.
라우터 스케쥴러 기능의 단계(13-5)에서(도 13 참조) 입력 셀이 스위치 포트 인터페이스 회로(SPIC)(210)의 입력 셀 FIFO(250)에서 기다리고 있는 것으로 판정될 시에, ATM 디멀티플렉싱 기능(260)은 호출된다(단계(13-6)). (단계(13B-6)에서) 입력 셀의 타당성을 체크하여, (단계(13B-9)에서) 입력 셀이 다중화를 필요로 할 시에 AAL2 패킷을 가진 AAL2 프라임 프로토콜을 가지는 것으로 판정한 후에, AAL2' 맵핑 기능은 단계(13B-10)에서 호출된다.
AAL2' 맵핑 기능(262)(도 13c 참조)은 대기 행렬 서버(230)로 전송하기 위해 (다중화될 필요가 있는 AAL2 패킷을 포함하는) 내부 인터페이스 패키지(246)를 생성시킨다. 그렇게 할 시에, AAL2' 맵핑 기능(262)은 인덱스로서 입력 ATM 셀의 VCI를 이용하여(단계(13C-3)) 조합된 VCI/CID 테이블(272)로부터 내부 인터페이스 헤더(IIH)를 획득한다. 내부 인터페이스 헤더(IIH) 및 AAL2 프라임 프로토콜 셀로부터의 AAL2 패킷은 어셈블되어 내부 인터페이스 패키지(246)를 형성하는 데, 이는 인-버퍼 메모리(242)에 기록됨으로써(단계(13C-6)) 대기 행렬 서버(230)에 이용 가능할 수 있다.
대기 행렬 서버(230)는 인-버퍼 메모리(242)의 내부 인터페이스 패키지(246)내에 저장된 AAL2 패킷을 AAL2 포맷을 가진 ATM 셀로 다중화하여, ATM 셀을 지정된 ET 링크로 지향시키는 헤더를 AAL2 포맷을 가진 ATM 셀에 제공하는 역할을 한다(도 5 참조). ATM 셀은 지정된 ET 링크에 대응하는 링크 다중화기(280)의 출력 ATM 셀 FIFO(340)내에 형성되고, 출력 ATM 셀 FIFO(340)는 아웃-버퍼 메모리(244)내에 포함된다.
내부 인터페이스 패키지(246)가 인-버퍼 메모리(242)로부터 (단계(14-3)에서 판정된) 대기 행렬 서버(230)로 전송되도록 하는 시간을 가질 시에. 대기 행렬 ATM 셀/AAL2 패킷 기능은 호출된다(도 14a 참조). AAL2 패킷을 가진 ATM 셀에 할당될 출력 VCI에 따르면, 내부 인터페이스 패키지(246)는 AAL2 VCI 대기 행렬 유니트(310)의 하나로 지향된다. 내부 인터페이스 패키지(246)와 관련된 서비스 등급을 고려하여, 내부 인터페이스 패키지(246)는 지향되는 AAL2 VCI 대기 행렬 유니트(310)의 등급 지정한 입력 FIFO(312)내에 저장된다. 내부 인터페이스 패키지(246)가 적절한 입력 FIFO(312)내에 저장될 시에, 현재 시간 스탬프(TS) 값은 내부 인터페이스 헤더(IIH)를 대신한다.
ATM 셀이 입력 FIFO(312)내에 저장된 내부 인터페이스 패키지(246)내에 포함되는 AAL2 패킷으로부터 구성될 시에, 대기 행렬 서버 스케쥴러는 단계(14-7)에서 다중화 기능을 호출하고, 차례로 도 14c의 ATM 다중화 기능을 호출한다. ATM 다중화 기능은 비적재 테이블(336)을 체크하여, 내부 인터페이스 패키지(246)이 저장된 특정한 AAL2 VCI 대기 행렬 유니트(310)가 비적재를 위해 탭될 수 있을 시기를 판정한다(단계(14C-7) 참조). 내부 인터페이스 패키지(246)내에 포함된 AAL2 패킷이 비적재되는 것으로 판정될 시에, AAL2 다중화 기능은 단계(14C-8)에서 호출된다. AAL2 다중화 기능은(도 14d 참조) 생성 ATM 헤더 및 개시 필드 기능을 호출함으로써(도 14e 참조) 새로이 형성한 셀을 위해 ATM 헤더를 형성하도록 진행한다. 그 후, 비적재 테이블(316)는 탭된 AAL2 VCI 대기 행렬 유니트(310)에 적재될 특정 입력 FIFO(312)를 판정하기 위해 참고된다. 이런 관계에서 내부 인터페이스 패키지(246)가 (대기 행렬 표시(QI)를 토대로) 선택된 입력 FIFO(312)내에 존재하고, 내부 인터페이스 패키지(246)가 과도하게 수명이 다해지지 않는 것으로 한다( 단계(14F-8) 참조).
입력 FIFO(312)가 전술된 식으로 선택되었을 시에, AAL2 다중화 기능은 형성된 셀이 그의 페이로드에서 내부 인터페이스 패키지(246)의 AAL2 패킷을 수용하기에 충분한 룸을 가지는 지를 판정한다(단계(14D-4)). 룸이 존재할 시에, 내부 인터페이스 패키지(246)의 AAL2 패킷은 (대기 행렬 해제 AAL2 패킷 기능을 호출함으로써(도 14l 참조) 입력 FIFO(312)로부터 비적재된다. AAL2 패킷의 비적재 단계는 AAL2 패킷을 셀이 형성되는 출력 ATM 셀 FIFO(340)로 이동시키는 단계, 내부 인터페이스 패키지(246)과 관련된 시간 스탬프(TS)를 소거하는 단계 및, 대기 행렬 표시가 AAL2 패킷을 비적재한 FIFO(312)에 설정될 필요가 있는 지를 판정하는 단계를 포함한다(도 14l 참조).그 후, AAL2 다중화 기능은 다음 내부 인터페이스 패키지(246)의 AAL2 패킷가 형성된 ATM 셀내에 완전히 적합하지 않을 때까지 형성되는 셀의 페이로드를 계속 필(fill)한다. 그 적합도(fit)가 정확하지 않을 시에, AAL2 다중화 기능은 단계(14D-16)에서 AAL2 오버랩 포맷 기능을 호출한다. AAL2 오버랩 포맷 기능(도 14h 참조)은 페이로드내에 적합할 AAL2 패킷의 부분을 페이로드로 이동시켜, 그 나머지를 다음 ATM 셀로 사용하기 위해 저장한다.
따라서, 대기 행렬 서버(230)는 선택된 ET 링크에 대응하는 링크 다중화기(280)의 출력 ATM 셀 FIFO(340)내에 AAL2 프로토콜을 가진 출력 ATM 셀을 형성하는 데, 출력 ATM 셀은 AAL2 프라임 프로토콜을 가진 입력 ATM 셀내에 수신된 AAL2 패킷으로부터 형성된다. 이와 같이 형성되고, 출력 ATM 셀 FIFO(340)내에 저장된 ATM 셀은 출력 ATM 셀 FIFO(340)에서 취해지는 데, 이때 라우터 스케쥴러 기능은 그런 ATM 셀이 대기 행렬 서버(230)로부터 전송될 수 있는 지를 (단계(13-3)에서) 판정한다. 그렇게 하기 위하여, 라우터 스케쥴러 기능은 전송 셀 기능을 호출하는 데(도 13a 참조), 이런 전송 셀 기능은 ATM 셀이 추출되어 그런 ATM 셀을 출력 셀 FIFO(252)로 이동시키는 특정한 링크 다중화기(280)를 선택한다.
[운영 요약: ATM 셀의 대기 행렬]
몇몇 ATM 셀은 ATM 스위치(30)를 통해, 예를 들어 ET 보드(34)와 같은 ATM 스위치(30)에 부착된 다른 보드로 경로 지정되기 전에 다중화되거나 디멀티플렉스될 필요가 없다. 그럼에도 불구하고, 본 발명의 셀 조정 유니트(32)는 수많은 ET 링크에 대한 조정 대기 행렬 운영에 편리한 중앙 집중식 풀(pool)을 제공한다.
셀 라우터(220)가 내부 인터페이스 패키지(246)를 대기 행렬 서버(230)에 제공하는 방식은 전술된 다중화에 대한 설명으로부터 이해되고, 제공된 내부 인터페이스 패키지(246)는 AAL2 패키지보다는 (내부 인터페이스 헤더(IIH)와 함께) ATM 셀을 포함한다. 이런 점에서, 라우터 스케쥴러 기능(도 13 참조)은 단계(13B-11)에서 ATM 맵핑 기능을 호출하는 ATM 디멀티플렉싱 기능을 호출한다(도 13B 참조). ATM 맵핑 기능(도 13d참조)은 내부 인터페이스 헤더(IIH)를 생성시키고, 출력 ATM 셀에 대한 새로운 ATM 헤더를 생성시키며(단계(13D-3)), 입력 ATM 셀, 새로운 ATM 헤더 및 내부 인터페이스 헤더(IIH)의 페이로드를 이용하여 내부 인터페이스 패키지(246)를 형성한다. 그 후, ATM 맵핑 기능은 내부 인터페이스 패키지(246)를 인-버퍼 메모리(242)로 이동시킨다.
대기 행렬 서버(230)는 인-버퍼 메모리(242)내의 내부 인터페이스 패키지(246)내에 저장된 ATM 셀을 적절한 링크 다중화기(280)에 대해 도 12에 도시된 대기 행렬 시스템으로 분산시키는 역할을 한다. 다중화의 경우에서와 같이, ATM 셀은 궁극적으로 적절한 링크 다중화기(280)용 출력 ATM 셀 FIFO(340)내에 존재한다.
내부 인터페이스 패키지(246)가 인-버퍼 메모리(242)로부터 (단계(14-3)에서 판정된) 대기 행렬 서버(230)로 전송되도록 하는 시간을 가질 시에. 대기 행렬 ATM 셀/AAL2 패킷 기능은 호출된다(도 14a 참조). AAL2 패킷을 가진 ATM 셀에 할당될 출력 VCI에 따르면, 내부 인터페이스 패키지(246)는 새로운 ATM 헤더에 표시된 서비스 등급에 따라 ATM 셀 입력 FIFO(320)의 하나로 지향된다(도 12 참조). 내부 인터페이스 패키지(246)가 적절한 입력 FIFO(312)내에 저장될 시에, 현재 시간 스탬프(TS) 값은 내부 인터페이스 헤더(IIH)를 대신한다.
ATM 셀이 대기 행렬 서버(230)로부터 추출될 시에, 대기 행렬 서버 스케쥴러는 단계(14-7)에서 다중화 기능을 호출하고, 차례로 도 14c의 ATM 다중화 기능을 호출한다. ATM 다중화 기능은 비적재 테이블(336)을 체크하여, 내부 인터페이스 패키지(246)이 저장된 특정한 ATM 셀 입력 FIFO(320)가 비적재를 위해 탭될 수 있을 시기를 판정한다(단계(14C-7) 참조). 이런 관계에서 내부 인터페이스 패키지(246)가 (대기 행렬 표시(QI)를 토대로) 선택된 입력 FIFO(320)내에 존재하고, 내부 인터페이스 패키지(246)가 과도하게 수명이 다해지지 않는 것으로 한다( 단계(14C-12) 참조).
입력 FIFO(320)가 전술된 식으로 선택되었을 시에, ATM 다중화 기능은 (대기 행렬 해제 ATM 패킷 기능을 호출함으로써(도 14k 참조) ATM 셀 입력 FIFO(320)로부터 내부 인터페이스 패키지(246)로부터의 ATM 셀을 비적재한다. ATM 셀의 비적재 단계는 ATM 셀을 셀이 형성되는 출력 ATM 셀 FIFO(340)로 이동시키는 단계, 내부 인터페이스 패키지(246)와 관련된 시간 스탬프(TS)를 소거하는 단계 및, 대기 행렬 표시가 ATM 셀을 비적재한 FIFO(320)에 리셋될 필요가 있는 지를 판정하는 단계를 포함한다(도 14k 참조).
따라서, 대기 행렬 서버(230)는 새로이 형성된 ATM 셀을 선택된 ET 링크에 대응하는 링크 다중화기(280)의 출력 ATM 셀 FIFO(340)로 경로 지정한다. 이와 같이 형성되고, 출력 ATM 셀 FIFO(340)내에 저장된 ATM 셀은 출력 ATM 셀 FIFO(340)에서 취해지는 데, 이때 라우터 스케쥴러 기능은 그런 ATM 셀이 대기 행렬 서버(230)로부터 전송될 수 있는 지를 (단계(13-3)에서) 판정한다. 그렇게 하기 위하여, 라우터 스케쥴러 기능은 전송 셀 기능을 호출하는 데(도 13a 참조), 이런 전송 셀 기능은 ATM 셀이 추출되어 그런 ATM 셀을 출력 셀 FIFO(252)로 이동시키는 특정한 링크 다중화기(280)를 선택한다.
[운영 요약: 최상위 우선 순위 셀의 조정]
노드에 의해 조정된 대부분의 ATM 셀은 노드를 다른 노드에 접속하는 ET 링크의 하나상으로 전송하기 전에 대기 행렬되지만, 몇몇 ATM 셀은 대기 행렬될 필요가 없을 수 있다. 그런 "최우선 순위" ATM 셀은 셀 조정 유니트(32)의 대기 행렬 서버(230)를 회피할 수 있다. 이런 가능성을 제공하기 위하여, 셀 조정 유니트(32)의 셀 라우터(220)에는 최우선 순위 기능(266)이 제공된다. 셀 라우터(220)의 문맥(context)에서의 최우선 순위 기능(266)의 운영에 대해서는 이제 설명된다.
셀 조정 유니트(32)에서의 최우선 순위 ATM 셀의 수신으로 초기에 전술된 다른 ATM 셀과 같은 식으로 조정된다. 이런 점에서, 라우터 스케쥴러 기능의 단계(13-5)(도 13 참조)에서 입력 셀이 스위치 포트 인터페이스 회로(SPIC)(210)의 입력 셀 FIFO(250)내에서 기다리는 것으로 판정될 시에, ATM 디멀티플렉싱 기능(260)은 호출된다(단계(13-6)). (단계(13B-6)에서) 입력 셀의 타당성을 체크하고, (단계(13B-9)에서) 입력 셀이 최우선 순위 셀인 것으로 판정한 후, 최우선 순위 기능(266)은 단계(13B-12)에서 호출된다
최우선 순위 기능(266)(도 13e 참조)은 내부 인터페이스 헤더(IIH)와 함께 조합된 VCI/CID 테이블(272)로부터 출력 최우선 순위 ATM 셀에 대한 새로운 VCI 및 SPIC 태그를 획득한다. 최우선 순위 기능(266)이 페이로드를 대기 행렬 서버(230)로 전송하지 않지만, 최우선 순위 기능(266)은 인-버퍼 메모리(242)를 통해 대기 행렬 서버(230)로 전송하여 최우선 순위 표시부(322)의 설정에 이용되도록 하기 위하여(도 12 참조) 내부 인터페이스 패키지(246)를 획득한다. 본래, 최우선 순위 기능(266)은 입력 ATM 셀로부터 페이로드를 획득하여, 새로운 VCI 및 SPIC 태그를 가산하고(단계(13E-4) 참조), 이와 같이 재구성된 ATM 셀을 출력 셀 FIFO(252)로 이동시킨다(단계(13E-5) 참조). 그래서, 그런 최우선 순위 셀은 대기 행렬 서버(230)의 대기 행렬 방식에서 대기 행렬될 필요가 없다.
[CHU: 셀 경로 지정 및 대기 행렬 관리]
전술된 바와 같이, 셀 조정 유니트(32)는 대기 행렬 서버(230)를 포함한다. 대기 행렬 서버(230)는 출력을 대기 행렬하기 위해 중앙 집중되거나 풀된 자원을 제공한다. 이런 점에서, 대기 행렬 서버(230)는 다수의 링크 다중화기(280)를 포함하는 데, 각 링크 다중화기(280)는 도 12에 도시된 대기 행렬 방식을 갖는다. 관련된 대기 행렬 방식을 가진 링크 다중화기(280)는 대기 행렬 관리를 필요로 하는 각 출력 ET 링크에 할당될 수 있다.
도 16a는 셀 조정 유니트(32)가 존재하는 ATM 교환 노드(1640)를 통해 ATM 셀의 잠재적인 라우팅(routings)을 도시한 것이다. ATM 교환 노드(1640)는 예를 들어 도 5의 기지국(42), 기지국 제어기(44) 또는 이동 교환 센터(MSC)(46)을 포함하는 전술된 어느 노드일 수 있고, (간단한 방식이지만) 전술된 구조 및 동작을 나타낸다. 도 16a의 셀 조정 유니트(32)는 ATM 스위치(1630)의 포트에 접속된다. 연장 단말기(ET)(1634(1) 내지 1634(5))는 노드(1640)에 대한 입력 링크를 ATM 스위치(1630)에 접속하는 것으로 도시되어 있다. 연장 단말기(ET)(1634(6) 및 1634(7))는 노드(1640)를 출력 링크에 접속하는 것으로 도시되어 있다. 일반적으로, 연장 단말기(ET)는 여기에 접속된 입력 및 출력 링크를 가지만, 본 기술에서 간략화를 위해 연장 단말기(ET)(1634(1) 내지 1634(5))에 의해 조정된 입력 링크 및, 연장 단말기(ET)(1634(6) 및 1634(7))에 의해 조정된 출력 링크는 강조된다. 더욱이, 각 입력 또는 출력 링크는 다수의 ATM-VCC를 조정할 수 있는 것으로 이해된다.
도 16a의 특정한 시나리오에서, 연장 단말기(ET)(1634(7))에 의해 조정된 물리적 출력은 확장(advanced) 대기 행렬을 필요로 하지 않는다. 다른 한편, 연장 단말기(ET)(1634(6))에 의해 조정된 물리적 출력은 확장 대기 행렬을 필요로 한다. 연장 단말기(ET)(1634(6)) 또는 연장 단말기(ET)(1634(7))의 어느 것도 확장 대기 행렬 관리를 위한 온-보드(on-board) 준비를 할 필요가 없다. 연장 단말기(ET)(1634(6))에 의해 조정된 물리적 출력 링크가 대기 행렬을 필요로 하므로, 연장 단말기(ET)(1634(6))로 예정된 모든 ATM VCC는 도 16a의 교환 회선(16A-1)으로 나타낸 바와 같이 ATM 스위치(1630)를 통해 셀 조정 유니트(32)내에 제공된 중앙 집중 대기 행령 서버(230)로 경로 지정된다. 셀 조정 유니트(32)내에서 대기행렬 관리가 이루어진 후, 연장 단말기(ET)(1634(6))로 예정된 아웃바운드(outbound) ATM 셀은 교환 회선(16A-3)으로 나타낸 바와 같이 ATM 스위치(1630)를 통해 연장 단말기(ET)(1634(6))로 경로 지정된다. 대조적으로, 대기 행렬 관리를 필요로 하지 않는 연장 단말기(ET)(1634(6))로 예정된 ATM VCC는 교환 회선(16A-2)으로 나타낸 바와 같이 ATM 스위치(1630)를 통해 연장 단말기(ET)(1634(7))로 직접 경로 지정된다.
도 16a의 실시예에서, 대기 행령 서버(230)는 그런 관리를 필요로 하는 출력 링크에 활용될 수 있는 중앙 집중화된 확장 대기 행렬 관리 자원을 제공하지만, 그런 관리를 필요로 하지 않는 출력 링크에 예정된 ATM 셀에 의해 바이패스된다.
도 16b의 실시예는 도 16a의 실시예와 동일한 노드 구조를 필수적으로 가지고 있지만, 셀을 경로 지정할 시에 약간 서로 다른 접근법을 사용한다. 도 16b의 실시예에서, 모든 입력 ATM 셀은 필수적으로 ATM 스위치(1630)를 통해 셀 조정 유니트(32)로 경로 지정된다. 셀 조정 유니트(32)에서, "최우선 순위" 로서 나타내는 ATM 셀은 대기 행령 서버(230)로 포워드되지 않지만, 최우선 순위 기능(266)에 의하여 신속히 조정되게 제공된다. 최우선 순위 기능(266)은 필수적으로 대기 행렬이 불필요한 목적지(예를 들어, 연장 단말기(ET)(1634(7)))에 도달하기 위해 새로운 VCI 및 SPIC 태그를 가진 최우선 순위 ATM 셀을 제공하여, 대기 행렬 서버(230)의 대기 행렬 방식을 통해 경로 지정하지 않고 그런 셀을 출력 셀 FIFO(252)로 포워드한다(도 11 참조). 그러나, 최우선 순위 기능(266)와 관련하여, 최우선 순위 표시부(322)는 대기 행령 서버(230)에 제공됨으로써, 대기 행령 서버(230)는 다른 ATM 셀의 출력 조정 시에 보상할 수 있다.
도 17a는 최우선 순위 셀의 경로 지정과 관련하여 포인트 대 멀티포인트 능력을 활용하는 ATM 교환 노드(1740A)를 도시한 것이다. 포인트 대 멀티포인트 처리 시에, 입력 ATM 셀의 카피(copy)는 하나 이상의 ATM-VCC에 제공된다. 도 17a에서, ATM 교환 노드(1730A)는 카피 에이전트 역할을 한다. 연장 단말기(ET)(1734(1))로부터 인바운드된(inbound) ATM 셀은 ATM 스위치(1730)에 의해 카피되어, ATM 스위치(1730)를 통해 각 연장 단말기(ET)(1734(2)) 및 셀 조정 유니트(32)로 경로 지정된다. 셀 조정 유니트(32)에서, ATM 셀의 수신된 카피는 대기 행렬 서버(230)의 어느 대기 행렬내에 저장되지 않지만, 지정된 ATM-VCC로부터의 고 우선 순위 ATM 셀이 연장 단말기(ET)(1734(2))로 직접 경로 지정되는 대기 행렬 서버(230)를 표시하는 데에 이용된다.
도 17b는 ATM 스위치(1730B)가 멀티포인트 카피 능력을 갖지 않은 경우에 도 17a의 실시예의 변형을 도시한 것이다. 도 17b의 노드(1740B)에서, 입력 최우선 순위 ATM 셀은 셀 조정 유니트(32)로 경로 지정된다. 셀 조정 유니트(32)의 입력에서, 최우선 순위 모니터(TPM)는 각 입력 ATM 셀의 헤더를 모니터하여, 최우선 순위 VCC에 속하는 지를 판정한다. 최우선 순위 모니터(TPM)에 의해 판정되듯이, 셀이 최우선 순위 VCC에 속하는 경우, 최우선 순위 다중화기(32M)는 그런 셀을 셀 조정 유니트(32)의 출력으로 직접 경로 지정한다. 대기 행렬 서버(230)는 최우선 순위 셀이 단락 회로 대기 행렬 서버(230)를 갖는 것으로 되어야 한다.
따라서, 셀 조정 유니트(32)의 대기 행렬 서버(230)에 의해 제공되는 중앙 집중화 및 풀된 확장 대기 행렬 관리는 잇점으로 각 출력 링크(예를 들어, 각 연장 단말기(ET))에서 확장 대기 행렬 관리를 필요로 하지 않는다.
[조합된 VCI/CID 테이블]
셀 라우터(220)내에 포함되는 것으로 설명된 조합된 VCI/CID 테이블(272)의 일례는 도 18에 도시되어 있다. 도 18에 도시되어 있는 바와 같이, 조합된 VCI/CID 테이블(272)은 열((1) 내지 (10))으로 언급된 10 열을 갖는 것으로 개념화된다. 열((1))은 CID 값을 포함하고(도 2 참조), 열((2))은 입력 VCI 값을 포함하며, 열((3))은 접속형 표시자를 포함하고, 열((4))은 ET-링크 값을 포함하며, 열((5))은 AAL2-링크 값을 포함하고, 열((6))은 테이블 오프셋 값을 포함하며, 열((7))은 출력 VPI 값을 포함하고, 열((8))은 출력 VCI 값을 포함하며, 열((9))은 출력 (SPIC) 태그 값을 포함하고, 그리고 열((10))은 내부 인터페이스 헤더(IIH)를 포함한다. 조합된 VCI/CID 테이블(272)은 또한 테이블부 또는 구간, 특히 테이블부(18020) 및 테이블 구간(1802A내지 1802H)로 그룹화된 행을 갖는 것으로 개념화된다.
간략화를 위하여, 도 18의 조합된 VCI/CID 테이블(272)은 반듯이 모든 열의 값을 나타내지 않는다. 이런 값은 단지 본 발명의 원리를 설명하는 데에 유용한 열에 제공된다. 더욱이, 조합된 VCI/CID 테이블(272)내에 활용된 VCI 값은 노드-내부 VCI 값인 것으로 이해된다. 노드로 입력하는 셀에 대하여, 입력 셀의 VCI 값은 연장 단말기에서 예를 들어 노드내에 이용하기 위한 내부 VCI 값으로 변경된다. 내부 VCI 값은 ATM 스위치(30)를 통해 셀을 셀 조정 유니트(32)로 경로 지정할 수 있다. 셀 조정 유니트(32)는 조합된 VCI/CID 테이블(272)을 이용하여 셀이 셀 조정 유니트(32)에서 경로 지정되게 하는 새로운 내부 VCI를 ATM 스위치(30)를 통해 노드의 다른 보드에 할당한다. 노드로부터 퇴장하기 전에, 마지막 활용된 내부 VCI 값은 셀을 ATM 망의 다른 노드로 경로 지정할 수 있는 외부 VCI 값으로 변경된다.
도 19a는 AAL2 프로토콜을 가진 ATM 셀이 (예를 들어, 도 4에 의해 전술된 식으로) AAL2 프라임 프로토콜을 가진 하나 이상의 ATM 셀로 디멀티플렉스될 시에 VPI/VCI 정보를 획득하는 데에 활용된 단계를 도시한 것이다. 디멀티플렉싱 동작 시에는 초기에 조합된 VCI/CID 테이블(272)의 AAL2 부가 참고로 된다. 단계(19A-1)에서, 입력 셀의 내부 VCI 값은 AAL2 테이블부(18020)내에 적당한 행을 위치시키는 데에 이용된다. 예를 들면, 입력 VCI 값이 "32"일 경우, 조합된 VCI/CID 테이블(272)의 제 1 행은 표시된다. 단계(19A-2)에서, 셀 라우터(220)는 표시된 행으로부터 (열(6)으로부터의) 테이블 오프셋을 판정한다. "32"의 입력 VCI의 예에서, 열(6)으로부터 획득된 테이블 오프셋은 "A"이다. 테이블 오프셋 "A"는 셀 라우터(220)가 오프셋 "A"에 의해 지정되는 조합된 VCI/CID 테이블(272)의 체크 구간(1802A)임을 나타낸다.
적당한 테이블 구간이 위치된다면, 단계(19A-3)에서, 셀 라우터(220)는 입력 ATM 셀의 제 1 AAL2 패킷의 CID를 이용하여, 적당한 테이블 구간내에 특정 행을 위치시킨다. 발견된 적당한 테이블 구간의 특정 행에 의해, 단계(19A-4)에서, 셀 라우터(220)는 필요한 정보, 예를 들어 제각기 열(7) 및 열(8)로부터의 새로운 구간 VPI 값 및 새로운 VCI 값을 획득한다. 예를 들면, 제 1 AAL2 패킷의 CID가 "8"일 경우, 단계(19A-4)에서, 8의 CID 및 열(7)을 가진 부(1802A)의 행의 교차시에 찾아진 VPI 값은 복귀된 VPI 값이고, 동일한 행 및 열(8)의 교차시에 찾아진 VCI는 복귀된 VCI 값이다.
도 19a의 단계(19A-3) 및 단계(19A-4)는 디멀티플렉스될 수 있는 ATM 셀의 각 AAL2 패킷에 대해 수행되는 것으로 이해된다. 예를 들면, 도 4의 디멀티플렉싱 예와 관련하여, 단계(19A-3) 및 단계(19A-4)의 동작은 3번, 제각기 셀(20'4-1내지 20'4-3)의 형성을 위한 AAL2 패킷(264-1내지 264-3)에 대해 한번 수행된다.
도 19b는 AAL2 패킷을 잠재적으로 다수의 AAL2 패킷을 가진 ATM 셀로 다중화할 시에 포함된 단계를 도시한 것이다. 단계(19B-1)에서, 입력 ATM 셀의 VCI 값은정확한 행을 조합된 VCI/CID 테이블(272)내에 위치시키는 데에 이용된다. 예를 들면, 입력 VCI가 "49"일 경우, 테이블 구간(1802A)의 제 2 행은 표시된다. 단계(19B-2)에서, 단계(19B-1)에서 위치된 행으로부터의 ET-링크 값 및 AAL2-링크 값은 획득된다. 입력 VCI가 "49"인 예에서, ET-링크 값은 "0"이고, AAL2-링크 값은 "0"이다. 단계(19B-3)에서, 단계(19B-2)에서 찾아진 ET-링크 및 AAL2-링크 값을 가진 조합된 VCI/CID 테이블(272)의 AAL2 부, 예를 들어 테이블 부(18020)의 행은 찾아진다. 현재 예에서는 테이블 부(18020)의 제 1 행이 찾아진다. 그 후, 단계(19B-3)에서 찾아진 행으로부터의 VPI 및 VCI 값은 다중화된 셀의 ATM 헤더에 활용된다.
[시간 스탬핑을 가진 대기 행렬]
어떤 입력 ATM 셀에 대하여, 셀 라우터(220)가 인-버퍼 메모리(242)를 통해 대기 행렬 서버(230)로 전송하기 위해 내부 인터페이스 패키지(246)를 준비하는 방법을 전술하였다. 내부 인터페이스 패키지(246)는 내부 인터페이스 헤더(IIH)와, (1) 입력 ATM 셀의 페이로드 또는 (2) 입력 ATM 셀로부터의 AAL2 패킷 중의 하나를 포함한다. ATM 셀을 이용하여 내부 인터페이스 패키지(246)를 준비할 시에 포함된 단계는 ATM 맵핑 기능(264)에 도시되어 있고(도 13d 참조), AAL2 패킷을 이용하여 내부 인터페이스 패키지(246)를 준비할 시에 포함된 단계는 AAL2' 맵핑 기능(262)에 도시되어 있다(도 13c 참조).
도 14a의 대기 행렬 셀/패킷 기능(284)은 또한 시간 스탬핑 기능으로 언급된다. 도 20a는, 도 14a의 대기 행렬 셀/패킷 기능(284)보다 더욱 간단한 형태로, ATM 패키지를 대기 행렬 서버(230)의 대기 행렬로 이동시키는 기본적인 단계를 도시한 것이다. 단계(20A-1)에서, 내부 인터페이스 패키지(246)는 인-버퍼 메모리(242)로부터 획득된다. 그 후, 단계(20A-2)에서, 내부 인터페이스 패키지(246)의 내부 인터페이스 헤더(IIH)는 시간 스탬프(TS)로 대체된다. 시간 스탬프(TS)는 내부 인터페이스 패키지(246)이 대기 행렬 서버(230)의 대기 행렬내에 저장되는 시간에 관계된다. 단계(20B-3)는 대기 행렬 서버(230)의 적절한 대기 행렬내에 저장되는 시간 스탬프(TS)를 가진 내부 인터페이스 패키지(246)를 나타낸 것이다. 내부 인터페이스 패키지(246)가 AAL2 패킷을 포함할 경우, 시간 스탬프(TS)는 내부 인터페이스 패키지(246)는 AAL2 VCI 대기 행렬 유니트(310)의 하나의 입력 FIFO(312)의 하나내에 저장된다. 패키지가 저장되는 대기 행렬 유니트(310)는 VCI에 의존하고, 대기 행렬 유니트(310)의 FIFO(312)는 서비스 등급에 의존한다. 내부 인터페이스 패키지(246)가 ATM 셀 페이로드를 포함할 경우, 시간 스탬프를 가진 내부 인터페이스 패키지(246)는 (서비스 등급에 의존하는) ATM 셀 입력 FIFO(320)의 하나내에 저장된다. 도 12는 시간 스탬프(TS)를 포함할 시에 각 입력 FIFO(312) 및 ATM 셀 입력 FIFO(320)내에 비적재될 다음 패키지를 도시한 것이다. 입력 FIFO(312) 및 ATM 셀 입력 FIFO(320)내의 모든 엔트리는, 설명되지는 않았지만, 그런 시간 스탬프(TS)를 가지는 것으로 이해된다.
ATM 셀이 대기 행렬 서버(230)에서 판독되는 방법은 대기 행렬 서버 스케쥴러 기능(283) 과 이에 의해 호출된 기능, 특히 AAL2 패킷의 판독을 위한 도 14f의 선택 AAL2 패킷 기능 및, ATM 페이로드의 판독을 위한 도 14C의 ATM 다중화 기능(288)(이 중의 어느 하나는 판독 기능 또는 시간 스탬프 체킹 기능인 것으로 고려됨)과 관련하여 기술되었다. 도 20b는 본 발명의 시간 스탬핑 특징이 관계되는 한 대기 행렬로부터 ATM 패키지를 대기 행렬 해제하기 위한 기본적인 단계를 더욱 간단한 형태로 도시한 플로우챠트이다. 단계(20B-1)는 참조되는 대기 행렬의 다음 패키지를 나타낸 것이다. 단계(20B-1)의 다음 패키지는 대기 행렬이 입력 FIFO(312)인 경우의 AAL2 패킷이나, 대기 행렬이 ATM 셀 입력 FIFO(320)인 경우의 ATM 페이로드일 수 있다. 단계(20B-2)에서, 단계(20B-1)에서 참조되는 다음 패키지의 시간 스탬프(TS)는 획득되어 체크된다. 단계(20B-3)에서, 단계(20B-2)에서 획득된 시간 스탬프(TS)는 현재 시간 값과 판정된 차와 비교된다. 그 차는 패키지의 저장 및 판독 간의 지연량을 나타낸다. 단계(20B-4)에서, 단계(20B-3)에서 판정된 지연량은 최대 허용 가능 지연량과 비교된다. 단계(20B-3)에서 판정된 지연량이 최대 허용 가능 지연량을 초과할 경우, 패키지는 단계(20B-5)로 나타낸 바와 같이 폐기된다. 그렇지 않으면, 패키지는 단계(20B-6)로 나타낸 바와 같이 셀 형성을 위해 활용되고, 예를 들어 대기 행렬 해제된다.
최대 허용 가능 지연량은 한 대기 행렬에서 다른 대기 행렬로 변할 수 있는 것으로 이해된다. 즉, (예를 들어, 데이터 접속과 같은) 어떤 접속은 다른 접속(예를 들어, 보이스(voice) 접속)보다 지연이 민감하지 않을 수 있어, 보다 작은 최대 허용 가능 지연값을 가질 수 있다. 마찬가지로, 최대 허용 가능 지연량은 예를 들어 서비스 등급의 품질과 같은 다른 요소에 따라 변할 수 있다.
도 20b의 동작은 시간 스탬프된 대기 행렬을 이용하여 대기 행렬의 패키지의 보유 기간이 허용 가능한 것보다 긴 지를 판정하는 것을 설명한 것이다. 다른 설명은 가능한 버퍼 폭주 문제를 잠재적으로 치유하는 문맥에서 이루어진다. 이런 점에서, 도 20c는 시간 스탬프된 대기 행렬을 이용하여 대기 행렬 필을 모니터하기 위해 대기 행렬 서버(230)에 의해 실행 가능한 대기 행렬 모니터링 기능의 기본적인 단계를 도시한 플로우챠트이다. 도 20c의 대기 행렬 모니터링 기능은 대기 행렬 서버(230)의 각 대기 행렬, 예를 들어, 입력 FIFO(312) 및 ATM 셀 입력 FIFO(320)에 대해 제각기 실행될 수 있다. 단계(20C-1)는 호출을 기다리는 대기 행렬 모니터링 기능을 나타낸 것이다. 대기 행렬 모니터링 기능의 호출은 주기적으로 일어나거나, 트리거링 사상(triggering event)의 발생 시에 일어날 수 있다. 호출된 후, 단계(20C-2)에서, 대기 행렬 모니터링 기능은 소정의 대기 행렬의 대기 행렬 필 레벨이 허용 가능한 임계치를 초과하는 지를 판정한다. 이런 점에서, 각 필 레벨은 각 대기 행렬에 유지되는 데, 이런 필 레벨은 대기 행렬의 활용 정도를 나타낸다. 허용 가능한 임계치는 대기 행렬의 능력의 고정 퍼센티지일 수 있다. 대기 행렬의 허용 가능한 임계치가 초과되지 않을 경우, 대기 행렬 모니터링 기능은 단계(20C-1)의 대기 상태로 복귀시킨다. 허용 가능한 임계치가 초과될 경우, 단계(20C-3)에서 대기 행렬 모니터링 기능은 대기 행렬내의 다음 패키지(예를 들어, 패킷 또는 ATM 페이로드)에 대한 시간 스탬프(TS)를 체크한다. 그 후, 단계(20C-4)에서, 시간 스탬프(TS)는 참조물(예를 들어, 현재 시간)과 비교되어, 대기 행렬내의 다음 패키지가 너무 오래되었는 지를 판정한다. 대기 패키지가 너무 오래되지 않았을 경우, 대기 행렬 모니터링 기능은 단계(20C-1)의 대기 상태로 복귀시킨다. 대기 패키지가 너무 오래되었을 경우, 단계(20C-5)에서 패키지는 폐기된다. 패키지 폐기는 전술된 각종 폐기 기능을 호출한다.
[대기 행렬로부터의 조정된 셀 방전]
전술된 바와 같이, 도 11의 셀 조정 유니트(32)의 셀 라우터(220)는 스위치 포트 인터페이스 회로(SPIC)(210)를 통해 ATM 셀을 ATM 스위치(30)에 인가한다. 셀 라우터(220)에 의해 ATM 스위치(30)에 인가된 어떤 ATM 셀은 링크 다중화기(280)가 아웃-버퍼 메모리(244)내에 형성하는 ATM 셀을 출력하는 대기 행렬 서버(230)로부터 획득된다. 대기 행렬 서버(230)내에 형성되어 저장된 셀은 노드간 링크로 예정된다. 예를 들면, 도 5의 기지국 제어기(44)의 문맥에서, 대기 행렬 서버(230)내에 형성되어 저장된 ATM 셀은 ATM 스위치(44-30)를 통해 연장 단말기(44-34(0))로 경로 지정되어, 물리적 링크(56)로 이동 교환 센터(MSC)(46)에 인가한다.
대기 행렬 서버(230)는 특정 물리적 링크에 의해 셀의 전송율보다 고속율로 특정한 물리적 링크(예를 들어, 물리적 링크(56))로 예정된 ATM 셀을 형성하여, 셀 조정 유니트(32)가 출력시킬 수 있다. 즉, 링크 다중화기(280)의 처리 능력은 링크 다중화기(280) 서버에 대한 물리적 링크의 처리 능력보다 클 수 있다. 그런 가능성을 교정(remedy)하기 위하여, 본 발명의 대기 행렬 서버(230)는 링크 다중화기(280)로부터 ATM 셀을 대응하는 물리적 링크의 전송율로 조정되는 율로 방전시킨다. 서로 다른 물리적 링크의 전송율은 서로 달라, 대기 행렬 서버(230)가 서로 다른 링크 다중화기(280)로부터 셀 방전율을 서로 다르게 할 수 있다.
이런 점에서, 대기 행렬 서버 스케쥴러 기능(283)(도 14 참조)은 단계(14-3)에서 ATM 셀을 대기 행렬 서버(230)로부터 셀 라우터(22)(궁극적으로는 ATM 스위치(30))로 시간에 맞게 방전시키는 지를 체크한다. 이런 적절한 방전 시간은 대기 행렬 서버(230)내에 존재하는 링크 레이트 카운터 기능에 의해 판정된다. 링크 레이트 카운터 테이블과 관련한 링크 레이트 카운터 기능은 아래에서 기술된다. (대기 행렬 서버(230)를 포함하는) 셀 조정 유니트(32)는 기지국 제어기(44)(도 5 참조)와 같은 노드의 ATM 스위치(30)에 접속된다. 노드는 또한 ATM 스위치(30)에 접속되는 주 처리기 보드(44-33)와 같은 노드 제어기 또는 주 제어기를 갖는다. 주 처리기 보드(44-33)는 도 22에 도시된 바와 같은 링크 레이트 카운터 테이블을 메모리내에 저장한다. 링크 레이트 카운터 테이블은 노드의 각 물리적 링크에 대한 엔트리 세트를 갖는 데, 이런 엔트리 세트는 (1) (다수의 셀 조정 유니트(32)가 제공될 수 있으므로) 물리적 링크를 조정하는 특정 셀 조정 유니트(32)의 어드레스(CHU＃), (2) (대기 행렬 서버(230)가 다수의 처리기를 포함할 수 있으므로) 물리적 링크를 조정하는 어드레스된 셀 조정 유니트(32)의 대기 행렬 서버(230)의 특정 디지털 신호 처리기(DSP＃)의 식별부. (3) 물리적 링크를 조정하는 어드레스된 대기 행렬 서버(230)내의 특정 링크 다중화기(280)의 식별부 및, (4) 물리적 링크의 타이밍 특성(예를 들어, 전송율)을 포함한다. 도 22는 특히 도 5의 물리적 링크(56)에 대한 엔트리, 즉, 값"56"을 포함한 링크 레이트 카운터 테이블의 "Link" 열, 값"44-32"을 포함한 "CHU＃" 열(이 경우에는 노드의 단일 셀 조정 유니트(32)를 나타냄), 제 1 처리기가 사용되는 것을 나타내는 "DSP＃" 열, 제 1 링크 다중화기(280)가 활용되는 것을 나타내는 "LINK MUX＃" 열 및, 물리적 링크(56)에 대한 전송율이 초당 1.5 메가비트인 것을 나타내는 "TIMING CHARACTERISTICS" 열을 도시한 것이다.
테이블(22)의 링크 레이트 카운터 테이블에 포함된 정보는 ATM 스위치(30)를 통해 노드 제어기, 예를 들어, 도 5의 주 처리기(44-33)로부터 셀 조정 유니트(32)로 전송된다. 셀 조정 유니트(32)에서, 링크 레이트 카운터 테이블의 정보는 입력 셀 다중화기(254)를 통해 보드 처리기(200)로 전송된다. 보드 처리기(200)는 처리기 버스(240)를 통해 링크 레이트 카운터 테이블의 정보를 대기 행렬 서버(230)로 전송하는 데, 대기 행렬 서버(230)는 낮은 순위의 슬라이스를 처리할 시에 그런 정보를 획득하여 저장한다(도 14의 단계(14-8) 참조).
링크 레이트 카운터 기능의 기본적인 동작은 대기 행렬 서버(230)에 의해 유지된 링크 다중화기(280)의 하나, 즉, 물리적 링크 q에 대응하는 링크 다중화기(280)에 대해 도 21에 도시되어 있다. 링크 레이트 카운터 기능은 대기 행렬 서버(230)에 의해 유지된 각 링크 다중화기(280)에 대해, 예를 들어, 다중 작업 문맥에서 수행되는 것으로 이해된다.
단계(21-1)에서, 링크 레이트 카운터 기능은 링크 q에 대한 다운카운터를 설정한다. 링크 q에 대한 다운카운터내로 적재될 값은 링크 q에 대한 링크 레이트 카운터 테이블내에 적재된 TIMING CHARACTERISTICS 값에 관하여 획득되거나 판정된다. 다운카운터의 적재 후에, 다운카운터의 감소는 단계(21-2)에서 행해질 수 있다. 이런 감소는 다운카운터에 대한 클럭 신호 입력에 알맞은 관계로 일어난다. 다운카운터의 값이 0으로 감소될 시에, 단계(21-3)에서 신호 또는 인터럽트는 링크 q에 대한 링크 다중화기(280)가 셀을 전송할 준비가 되어 있는 대기 행렬 서버 스케쥴러 기능(283)으로 전송된다. 이런 신호 또는 인터럽트는 단계(14-3)에서 긍정적인 결과를 유발시키는 역할을 한다. 게다가, 단계(21-3)에서 이런 신호 또는 인터럽트는 링크 q에 대한 링크 다중화기(280)의 아이덴티티(identity)를 표시하는 데, 이런 아이덴티티는 다중화 기능이 호출될 수 있는 적절한 링크 다중화기(280)를 선택하기 위해 단계(14-5)에서 대기 행렬 서버 스케쥴러 기능(283)에 의해 활용된다(도 14 참조). 신호 또는 인터럽트가 단계(21-3)에서 발생된 후, 단계(21-4)에서 링크 레이트 카운터 기능은 링크 레이트 카운터 테이블을 체크하여, 이로 부터 단계(21-1)에서 다운카운터내로 적재할 적절한 값을 획득한다.
단계(21-1) 내지 (21-4)에 의해 형성된 루프는 물리적 링크가 ATM 셀을 액셉트할 능력에 알맞은 관계로 신호 또는 인터럽트를 대기 행렬 서버(230)를 계속 제공한다. 단계(21-3)에서 발생된 신호 또는 인터럽트는 대기 행렬 서버 스케쥴러 기능(283)이 단계(14-7)에서 다중화 기능을 호출하게 하여, 궁극적으로 물리적 링크에 대한 링크 다중화기(280)가 ATM 셀을 제공하여 물리적 링크로 경로 지정시킨다. 따라서, 링크 레이트 카운터 기능은 어느 특정한 물리적 링크에 대해 셀 조정 유니트(32)가 물리적 링크가 셀을 다른 노드로 전송할 수 있는 것보다 큰 율로 ATM 셀을 전송할 수 없게 한다.
본 발명은 다음의 동시 출원된 미국 특허원에 기재된 ATM 시스템과 관련하여 이용될 수 있으며, 이의 모두는 여기서 참조로 포함된다.
미국 특허원 제 08/ - 호(서류 번호 2380-15) 및 미국 특허원 제 08/ - 호(서류 번호 2380-16) 양자는 명칭이 "비동기식 전송 모드 스위치"로서, 이는 1997년 12월 19일자로 출원된 미국 특허 출원 60/071,063 및 1998년 5월 22일자로 출원된 미국 특허 출원 60/086,619으로 최초 출원하고, 이의 양자 모두는 여기서 참고로 포함된다.
명칭이 "원격 통신 방법, 배치 및 장치"인 미국 특허 출원 제 호(서류 번호 2380-46).
본 발명이 양호한 실시예에 관련하여 기술되었지만, 본 발명은 이런 실시예로 제한되지 않고, 첨부한 청구의 범위의 정신 및 범주내에서 다양하게 변형시킬 수 있다.

Claims (70)

  1. 셀룰러 원격 통신망에 있어서,
    이동국과의 공기 인터페이스를 가진 기지국,
    기지국과의 ATM AAL2 인터페이스를 가진 기지국 제어기 노드및,
    기지국 제어기 노드보다 우수한 노드를 포함하는 데,
    기지국 제어기 노드 와 우수한 노드 간의 인터페이스는 하나 이상의 AAL2 패킷을 포함하는 페이로드를 가진 ATM 셀을 반송하며, 기지국 제어기 노드 와 우수한 노드 간의 인터페이스 상에 반송된 ATM 셀의 페이로드내의 모든 AAL2 패킷은 전체 AAL2 패킷인 셀룰러 원격 통신망.
  2. 제 1 항에 있어서,
    상기 기지국 제어기 노드 와 우수한 노드 간의 인터페이스는 많은 전체 AAL2 패킷이 하나로 제한되는 페이로드를 가진 각각의 ATM 셀을 반송하는 셀룰러 원격 통신망.
  3. 제 1 항에 있어서,
    상기 기지국 제어기 노드 와 우수한 노드 간의 인터페이스 상에는 AAL2 패킷을 반송하지 않는 ATM 셀의 어느 페이로드부가 패딩으로 필(fill)되는 셀룰러 원격 통신망.
  4. 제 1 항에 있어서,
    상기 기지국 제어기 노드 와 우수한 노드 간의 인터페이스 상에는 ATM 셀이 개시 필드를 갖지 않는 셀룰러 원격 통신망.
  5. 제 1 항에 있어서,
    상기 우수한 노드는 이동 교환 센터인 셀룰러 원격 통신망.
  6. 제 1 항에 있어서,
    상기 기지국 제어기 노드는 상기 기지국과의 인터페이스로부터 ATM AAL2 패킷을 획득하여, 상기 기지국 노드 와 우수한 노드 간의 인터페이스 상에 반송되는 ATM 셀을 준비하는 셀 조정 유니트를 포함하는 셀룰러 원격 통신망.
  7. 제 6 항에 있어서,
    상기 망은 이동국과 이동 접속을 확립하는 다수의 기지국을 포함하고, 상기 기지국 제어기 노드는 각각의 다수의 기지국과의 ATM AAL2 인터페이스를 가지며, 다수의 기지국으로부터 AAL2 패킷을 가진 ATM 셀은 셀 조정 유니트로 경로 지정되는 셀룰러 원격 통신망.
  8. 제 7 항에 있어서,
    상기 기지국 노드는 다수의 셀 조정 유니트를 가지며, 2개 이상의 기지국으로부터의 AAL2 패킷은 하나 이상의 셀 조정 유니트로 경로 지정되는 셀룰러 원격 통신망.
  9. 제 7 항에 있어서,
    상기 기지국 제어기 노드는 디버시티 핸드오버 유니트를 더 포함하고, 상기 셀 조정 유니트에 의해 준비된 ATM 셀은 디버시티 동작을 위한 디버시티 핸드오버 유니트로 전송되는 셀룰러 원격 통신망.
  10. 제 9 항에 있어서,
    상기 디버시티 동작 후에, 상기 셀 조정 유니트에 의해 준비된 ATM 셀은 우수한 노드로 전송하기 전에 대기 행렬을 위해 셀 조정 유니트로 되돌려 전송되는 셀룰러 원격 통신망.
  11. 셀룰러 원격 통신망에 있어서,
    이동국과의 공기 인터페이스를 가진 기지국,
    기지국과의 ATM AAL2 인터페이스를 가진 기지국 제어기 노드및,
    기지국 제어기 노드보다 우수한 노드를 포함하는 데,
    기지국 제어기 노드 와 우수한 노드 간의 인터페이스는 AAL2 패킷을 포함하는 ATM 셀을 반송하며, AAL2 패킷은 AAL2 포맷과 다른 포맷으로 ATM 셀내에 삽입되는 셀룰러 원격 통신망.
  12. 제 11 항에 있어서,
    상기 AAL2 패킷은 ATM 셀내에 삽입되어, ATM 셀의 페이로드내에 삽입된 모든 AAL2 패킷은 전체 AAL2 패킷이고, ATM 셀은 개시 필드를 갖지 않는 셀룰러 원격 통신망.
  13. 제 12 항에 있어서,
    상기 AAL2 패킷이 삽입되는 ATM 셀의 페이로드는 하나로 제한되는 많은 전체 AAL2 패킷을 가지는 셀룰러 원격 통신망.
  14. 제 12 항에 있어서,
    상기 AAL2 패킷을 반송하지 않는 ATM 셀의 어느 페이로드부가 패딩으로 필되는 셀룰러 원격 통신망.
  15. 제 11 항에 있어서,
    상기 기지국 제어기 노드는 상기 기지국과의 인터페이스로부터 ATM AAL2 패킷을 획득하여, 상기 기지국 노드 와 우수한 노드 간의 인터페이스 상에 반송되는 ATM 셀을 준비하는 셀 조정 유니트를 포함하는 셀룰러 원격 통신망.
  16. 제 15 항에 있어서,
    상기 망은 이동국과 이동 접속을 확립하는 다수의 기지국을 포함하고, 상기 기지국 제어기 노드는 각각의 다수의 기지국과의 ATM AAL2 인터페이스를 가지며, 다수의 기지국으로부터 AAL2 패킷을 가진 ATM 셀은 셀 조정 유니트로 경로 지정되는 셀룰러 원격 통신망.
  17. 제 16 항에 있어서,
    상기 기지국 제어기 노드는 다수의 셀 조정 유니트를 가지며, 2개 이상의 기지국으로부터의 AAL2 패킷은 하나 이상의 셀 조정 유니트로 경로 지정되는 셀룰러 원격 통신망.
  18. 제 15 항에 있어서,
    상기 기지국 제어기는 디버시티 핸드오버 유니트를 더 포함하고, 상기 셀 조정 유니트에 의해 준비된 ATM 셀은 디버시티 동작을 위한 디버시티 핸드오버 유니트로 전송되는 셀룰러 원격 통신망.
  19. 제 18 항에 있어서,
    상기 디버시티 동작 후에, 상기 셀 조정 유니트에 의해 준비된 ATM 셀은 우수한 노드로 전송하기 전에 대기 행렬을 위해 셀 조정 유니트로 되돌려 전송되는 셀룰러 원격 통신망.
  20. 셀룰러 원격 통신망에 있어서,
    이동국과의 공기 인터페이스를 가진 기지국,
    기지국/제어기 노드 인터페이스에 의해 기지국에 접속된 기지국 제어기 노드로서, 제 1 형의 AAL 프로토콜의 ATM 셀은 기지국/제어 노드 인터페이스 상에 전송되는 기지국 제어기 노드및,
    기지국 제어기내에 포함된 셀 조정 유니트를 구비하는 데, 상기 셀 조정 유니트는 제 1 형의 AAL 프로토콜를 절단(terminate)하고, 제 1 형의 AAL 프로토콜의 ATM 셀의 페이로드를 이용하여 제 2 형의 AAL 프로토콜을 형성하는 셀룰러 원격 통신망.
  21. 제 20 항에 있어서,
    상기 망은 이동국과 이동 접속을 확립하는 다수의 기지국을 포함하고, 상기 기지국 제어기 노드는 각각의 다수의 기지국과의 ATM AAL2 인터페이스를 가지며, 다수의 기지국으로부터 AAL2 패킷을 가진 ATM 셀은 셀 조정 유니트로 경로 지정되는 셀룰러 원격 통신망.
  22. 제 21 항에 있어서,
    상기 기지국 제어기 노드는 다수의 셀 조정 유니트를 가지며, 2개 이상의 기지국으로부터의 AAL2 패킷은 하나 이상의 셀 조정 유니트로 경로 지정되는 셀룰러 원격 통신망.
  23. 제 20 항에 있어서,
    상기 제 2 형의 AAL 프로토콜의 ATM 셀을 처리하는 기지국 제어기에서의 처리 유니트를 더 포함하는 셀룰러 원격 통신망.
  24. 제 23 항에 있어서,
    상기 처리 유니트는 상기 기지국/제어 노드 인터페이스를 통해 인가된 다수의 기지국으로부터 프레임을 선택하는 디버시티 핸드오버 유니트인 셀룰러 원격 통신망.
  25. 제 23 항에 있어서,
    상기 처리 유니트에서 처리한 후에, 상기 제 2 형의 AAL 프로토콜의 ATM 셀은 상기 셀 조정 유니트로 전송되는 셀룰러 원격 통신망.
  26. 제 25 항에 있어서,
    상기 처리 유니트에서 처리한 후에, 상기 제 2 형의 AAL 프로토콜의 ATM 셀은 대기 행렬을 위해 상기 셀 조정 유니트로 전송되는 셀룰러 원격 통신망.
  27. 제 26 항에 있어서,
    무선망 제어기 노드보다 우수한 노드를 더 포함하는 데, 대기 행렬 후에, 상기 제 2 형의 AAL 프로토콜의 ATM 셀은 기지국 제어기 노드 와 우수한 노드 간의 인터페이스에 인가되는 원격 통신망.
  28. 제 25 항에 있어서,
    상기 무선망 제어기 노드보다 우수한 노드를 더 포함하는 데, 상기 처리 유니트에서 처리한 후에, 상기 제 2 형의 AAL 프로토콜의 ATM 셀은 상기 셀 조정 유니트로 전송되고, 상기 셀 조정 유니트는 상기 제 2 형의 AAL 프로토콜의 ATM 셀의 페이로드를 이용하여, 기지국 제어기 노드 와 우수한 노드 간의 인터페이스에 인가하기 위해 제 1 형의 AAL 프로토콜의 ATM 셀을 준비하는 셀룰러 원격 통신망.
  29. 통신망의 노드로서, ATM 스위칭에 접속된 셀 조정 유니트를 포함하는 데, 상기 셀 조정 유니트는 제 1 형의 AAL 프로토콜의 ATM 셀의 페이로드를 이용하여 제 2 형의 AAL 프로토콜의 ATM 셀을 형성하는 통신망 노드.
  30. 제 29 항에 있어서,
    상기 제 1 형의 AAL 프로토콜을 가진 ATM 셀을 수신하도록 접속된 ATM 스위치를 더 포함하는 데, 상기 ATM 스위치는 상기 제 1 형의 AAL 프로토콜을 가진 ATM 셀을 상기 ATM 스위치에 접속된 셀 조정 유니트로 경로 지정하는 통신망 노드.
  31. 제 30 항에 있어서,
    상기 ATM 스위치에 접속되어 제 2 형의 AAL 프로토콜의 ATM 셀로 처리 동작을 수행시키는 처리 유니트를 더 포함하는 통신망 노드.
  32. 제 31 항에 있어서,
    상기 처리 유니트에 의해 처리한 후, 상기 제 2 형의 AAL 프로토콜의 ATM 셀은 상기 조정 유니트로 되돌려 전송되는 통신망 노드.
  33. 제 32 항에 있어서,
    상기 제 2 형의 AAL 프로토콜의 ATM 셀이 상기 조정 유니트로 되돌려 전송될 시에, 상기 제 2 형의 AAL 프로토콜의 ATM 셀은 망의 다른 노드로 출력시키기 위해 대기 행렬되는 통신망 노드.
  34. 제 32 항에 있어서,
    상기 제 2 형의 AAL 프로토콜의 ATM 셀이 상기 조정 유니트로 되돌려 전송될 시에, 상기 제 2 형의 AAL 프로토콜의 ATM 셀의 페이로드는 상기 제 1 형의 AAL 프로토콜의 ATM 셀을 형성하는 데에 이용되는 통신망 노드.
  35. 제 29 항에 있어서,
    상기 제 1 형의 AAL 프로토콜은 AAL2이고, 상기 제 2 형의 AAL 프로토콜은 ATM 셀이 개시 필드없이 AAL2 패킷의 전체수를 가지는 수정된 AAL2 프로토콜인 통신망 노드.
  36. 제 29 항에 있어서,
    상기 망은 다수의 다른 노드를 가지고, 상기 노드는 다수의 셀 조정 유니트를 포함하며, 2개 이상의 다른 노드로부터의 AAL2 패킷은 하나 이상의 셀 조정 유니트로 경로 지정되는 통신망 노드.
  37. 제 36 항에 있어서,
    상기 망은 셀룰러 원격 통신망이고, 상기 노드는 기지국 제어기 노드이며, 다른 노드는 기지국인 통신망 노드.
  38. 제 29 항에 있어서,
    상기 망은 셀룰러 원격 통신망이고, 상기 노드는 기지국 제어기 노드인 통신망 노드.
  39. 제 29 항에 있어서,
    상기 망은 다수의 기지국 노드를 포함하는 셀룰러 원격 통신망이고, 상기 노드는 기지국 제어기 노드이며, 상기 기지국 제어기 노드는,
    상기 다수의 기지국 노드로부터 상기 제 1 형의 AAL 프로토콜을 가진 ATM 셀을 수신하도록 접속된 ATM 스위치로서, 상기 제 1 형의 AAL 프로토콜을 가진 ATM 셀을 상기 ATM 스위치에 접속된 셀 조정 유니트로 경로 지정하는 ATM 스위치 및,
    상기 ATM 스위치에 접속된 디버시티 핸드오버 유니트를 더 포함하는 데, 상기 제 2 형의 AAL 프로토콜의 ATM 셀은 상기 디버시티 핸드오버 유니트로 전송되는통신망 노드.
  40. 통신망으로서, 상기 제 1 형의 AAL 프로토콜의 ATM 셀의 페이로드를 이용하여 제 2 형의 AAL 프로토콜의 ATM 셀을 형성하는 셀 조정 유니트를 가진 노드를 포함하는 통신망.
  41. 제 40 항에 있어서,
    상기 망은 제 1 형의 AAL 프로토콜을 가진 ATM 셀을 송수신하는 하위 순위 노드를 더 포함하고, 상기 노드는 상기 제 1 형의 AAL 프로토콜을 가진 ATM 셀을 수신하고, 상기 셀 조정 유니트에 접속되는 ATM 스위치를 포함함으로써, 상기 ATM 스위치는 상기 제 1 형의 AAL 프로토콜을 가진 ATM 셀을 상기 셀 조정 유니트로 경로 지정하는 통신망.
  42. 제 41 항에 있어서,
    상기 망은 다수의 하위 순위 노드를 포함하며, 상기 다수의 하위 순위 노드로부터 상기 제 1 형의 AAL 프로토콜을 가진 ATM 셀은 상기 ATM 스위치를 통해 상기 셀 조정 유니트로 경로 지정되는 통신망.
  43. 제 41 항에 있어서,
    상기 망은 다수의 하위 순위 노드를 포함하고, 상기 노드는 다수의 셀 조정 유니트를 포함하며, 상기 다수의 하위 순위 노드로부터 상기 제 1 형의 AAL 프로토콜을 가진 ATM 셀은 상기 ATM 스위치를 통해 하나 이상의 상기 셀 조정 유니트로 경로 지정되는 통신망.
  44. 제 40 항에 있어서,
    상기 노드는,
    상기 제 1 형의 AAL 프로토콜을 가진 ATM 셀을 수신하고, 상기 셀 조정 유니트에 접속되는 ATM 스위치로서, 상기 제 1 형의 AAL 프로토콜을 가진 ATM 셀을 상기 셀 조정 유니트로 경로 지정하는 ATM 스위치 및,
    상기 ATM 스위치에 접속되어, 상기 제 2 형의 AAL 프로토콜의 ATM 셀로 처리 동작을 수행시키는 처리 유니트를 더 포함하는 통신망.
  45. 제 44 항에 있어서,
    상기 처리 유니트에 의해 처리한 후, 상기 제 2 형의 AAL 프로토콜의 ATM 셀은 상기 셀 조정 유니트로 되돌려 전송되는 통신망.
  46. 제 45 항에 있어서,
    상기 제 2 형의 AAL 프로토콜의 ATM 셀이 상기 셀 조정 유니트로 되돌려 전송될 시에, 상기 제 2 형의 AAL 프로토콜의 ATM 셀은 망의 다른 노드로 출력시키기 위해 대기 행렬되는 통신망.
  47. 제 45 항에 있어서,
    상기 제 2 형의 AAL 프로토콜의 ATM 셀이 상기 셀 조정 유니트로 되돌려 전송될 시에, 상기 제 2 형의 AAL 프로토콜의 ATM 셀의 페이로드는 상기 제 1 형의 AAL 프로토콜의 ATM 셀을 형성하는 데에 이용되는 통신망.
  48. 제 40 항에 있어서,
    상기 제 1 형의 AAL 프로토콜은 AAL2이고, 상기 제 2 형의 AAL 프로토콜은 ATM 셀이 개시 필드없이 AAL2 패킷의 전체수를 가지는 수정된 AAL2 프로토콜인 통신망.
  49. 제 40 항에 있어서,
    상기 망은 셀룰러 원격 통신망이고, 상기 노드는 기지국 제어기 노드인 통신망.
  50. 제 49 항에 있어서,
    상기 노드는,
    상기 제 1 형의 AAL 프로토콜을 가진 ATM 셀을 수신하고, 상기 셀 조정 유니트에 접속되는 ATM 스위치로서, 상기 제 1 형의 AAL 프로토콜을 가진 ATM 셀을 상기 셀 조정 유니트로 경로 지정하는 ATM 스위치 및,
    상기 ATM 스위치에 접속된 디버시티 핸드오버 유니트를 더 포함하는 데, 상기 제 2 형의 AAL 프로토콜의 ATM 셀은 상기 디버시티 핸드오버 유니트로 전송되는통신망.
  51. 통신망을 운영하는 방법으로서, 상기 망의 노드에서의 셀 조정 유니트를 이용하여 제 1 형의 AAL 프로토콜의 ATM 셀의 페이로드로부터 제 2 형의 AAL 프로토콜의 ATM 셀을 형성하는 단계를 포함하는 통신망 운영 방법.
  52. 제 51 항에 있어서,
    ATM 스위치에서 제 1 형의 AAL 프로토콜을 가진 ATM 셀을 수신하는 단계 및,
    상기 제 1 형의 AAL 프로토콜을 가진 ATM 셀을 상기 ATM 스위치를 통해 상기 셀 조정 유니트로 경로 지정하는 단계를 더 포함하는 통신망 운영 방법.
  53. 제 52 항에 있어서,
    상기 제 2 형의 AAL 프로토콜의 ATM 셀을 상기 ATM 스위치를 통해 상기 ATM 스위치에 접속된 처리 유니트로 경로 지정하는 단계 및,
    상기 처리 유니트에서 상기 제 2 형의 AAL 프로토콜의 ATM 셀로 처리 동작을 수행시키는 단계를 더 포함하는 통신망 운영 방법.
  54. 제 53 항에 있어서,
    상기 통신망은 원격 통신망이고, 상기 노드는 기지국 제어기 노드이며, 상기 처리 유니트는 디버시티 핸드오버 유니트이고, 상기 처리 동작은 프레임 선택/조합 및 프레임 스플리팅(splitting)의 하나인 통신망 운영 방법.
  55. 제 53 항에 있어서,
    상기 처리 유니트에 의해 처리한 후, 상기 제 2 형의 AAL 프로토콜의 ATM 셀은 상기 셀 조정 유니트로 되돌려 전송되는 통신망 운영 방법.
  56. 제 55 항에 있어서,
    상기 제 2 형의 AAL 프로토콜의 ATM 셀이 상기 처리 유니트로부터 상기 셀조정 유니트로 되돌려 전송된 후에, 상기 셀 조정 유니트에서 상기 제 2 형의 AAL 프로토콜의 ATM 셀을 대기 행렬하는 단계를 더 포함하는 통신망 운영 방법.
  57. 제 55 항에 있어서,
    상기 제 2 형의 AAL 프로토콜의 ATM 셀이 상기 처리 유니트로부터 상기 셀조정 유니트로 되돌려 전송된 후에, 상기 셀 조정 유니트에서 상기 제 2 형의 AAL 프로토콜의 ATM 셀의 페이로드로부터 상기 제 1 형의 AAL 프로토콜의 ATM 셀을 형성하는 단계를 더 포함하는 통신망 운영 방법.
  58. 제 51 항에 있어서,
    상기 제 1 형의 AAL 프로토콜은 AAL2이고, 상기 제 2 형의 AAL 프로토콜은 ATM 셀이 개시 필드없이 AAL2 패킷의 전체수를 가지는 수정된 AAL2 프로토콜인 통신망 운영 방법.
  59. 제 51 항에 있어서,
    상기 망은 셀룰러 원격 통신망이고, 상기 ATM 스위치는 기지국 제어기 노드에 존재하는 통신망 운영 방법.
  60. 통신망 운영 방법에 있어서,
    AAL2를 이용하여 하나의 ATM VC상의 다수의 사용자 채널을 망의 노드에 다중화시키는 단계 및,
    선택된 사용자 채널의 AAL2 패킷을 수정된 ATM 셀로 맵핑함으로써 선택된 사용자 채널을 종료하는 단계를 포함하는 데, 상기 수정된 ATM 셀의 페이로드내의 모든 AAL2 패킷이 선택된 사용자 채널의 전체 AAL2 패킷인 통신망 운영 방법.
  61. 제 60 항에 있어서,
    상기 다수의 사용자 채널이 다중화되는 ATM AAL2 셀을 ATM 스위치를 통해 선택된 사용자 채널의 AAL2 패킷을 수정된 ATM 셀로 맵하는 셀 조정 유니트로 경로 지정하는 단계를 더 포함하는 통신망 운영 방법.
  62. 제 61 항에 있어서,
    상기 수정된 ATM 셀을 상기 ATM 스위치를 통해 처리 유니트로 경로 지정하는 단계 및,
    상기 처리 유니트에서 상기 수정된 ATM 셀로 처리 동작을 수행시키는 단계를 더 포함하는 통신망 운영 방법.
  63. 제 62 항에 있어서,
    상기 망은 원격 통신망이고, 상기 노드는 상기 망의 기지국 제어기 노드이며, 상기 처리 유니트는 디버시티 핸드오버 유니트이고, 상기 처리 동작은 프레임 선택/조합 및 프레임 스플리팅의 하나인 통신망 운영 방법.
  64. 제 62 항에 있어서,
    상기 처리 유니트에 의해 처리한 후, 상기 수정된 ATM 셀은 상기 셀 조정 유니트로 되돌려 전송되는 통신망 운영 방법.
  65. 제 64 항에 있어서,
    상기 수정된 ATM 셀이 상기 처리 유니트로부터 상기 셀 조정 유니트로 되돌려 전송된 후에, 상기 셀 조정 유니트에서 상기 수정된 ATM 셀을 대기 행렬하는 단계를 더 포함하는 통신망 운영 방법.
  66. 제 62 항에 있어서,
    상기 수정된 ATM 셀이 상기 처리 유니트로부터 상기 셀 조정 유니트로 되돌려 전송된 후에, 상기 셀 조정 유니트에서 상기 수정된 ATM 셀의 페이로드를 이용하여 ATM AAL2 셀을 형성하는 단계를 더 포함하는 통신망 운영 방법.
  67. 제 66 항에 있어서,
    상기 망은 원격 통신망이고, 상기 노드는 상기 망의 기지국 제어기 노드이며, 상기 수정된 ATM 셀이 상기 셀 조정 유니트로 되돌려 전송된 후에 형성된 ATM AAL2 셀은 상기 망의 이동 교환 제어기 노드로 전송되는 통신망 운영 방법.
  68. 제 61 항에 있어서,
    상기 망의 다수의 하위 순위 노드로부터 AAL2를 이용하여 다중화된 다수의 사용자 채널을 수신하는 단계를 더 포함하는 통신망 운영 방법.
  69. 제 61 항에 있어서,
    상기 AAL2를 이용하여 다중화된 다수의 사용자 채널을 노드를 포함하는 다수의 셀 조정 유니트로 지향시키는 단계를 포함하는 데, 하나 이상의 상기 셀 조정 유니트는 상기 망의 다수의 하위 순위 노드로부터 다수의 사용자 채널을 수신하는 통신망 운영 방법.
  70. 제 60 항에 있어서,
    상기 망은 원격 통신망이고, 상기 노드는 상기 망의 기지국 제어기 노드인 통신망 운영 방법.
KR1020007006824A 1997-12-19 1998-12-08 서로 다른 에이에이엘 프로토콜을 조정하는 비동기식 전송모드 시스템 KR20010033357A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US7106397P 1997-12-19 1997-12-19
US60/071,063 1997-12-19
US09/188,102 US6804246B1 (en) 1997-12-19 1998-11-09 Asynchronous transfer mode system handling differing AAL protocols
US9/188,102 1998-11-09
PCT/SE1998/002249 WO1999033314A1 (en) 1997-12-19 1998-12-08 Asynchronous transfer mode system handling differing aal protocols

Publications (1)

Publication Number Publication Date
KR20010033357A true KR20010033357A (ko) 2001-04-25

Family

ID=26751790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007006824A KR20010033357A (ko) 1997-12-19 1998-12-08 서로 다른 에이에이엘 프로토콜을 조정하는 비동기식 전송모드 시스템

Country Status (11)

Country Link
US (1) US6804246B1 (ko)
EP (1) EP1040718B1 (ko)
JP (1) JP2001527363A (ko)
KR (1) KR20010033357A (ko)
CN (1) CN1135898C (ko)
AR (1) AR015501A1 (ko)
AU (1) AU752991B2 (ko)
CA (1) CA2314886A1 (ko)
DE (1) DE69839679D1 (ko)
TW (1) TW417371B (ko)
WO (1) WO1999033314A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0982970B1 (en) * 1998-08-21 2006-10-04 Nippon Telegraph and Telephone Corporation ATM switch
JP2000078197A (ja) * 1998-09-03 2000-03-14 Toshiba Corp 通信ノード及びパケット転送方法
DE19845031B4 (de) * 1998-09-30 2005-03-31 Siemens Ag Verfahren zum Verbinden von Vermittlungsanlagen über ein paketorientiertes Kommunikationsnetz
DE69941989D1 (de) * 1999-09-29 2010-03-18 Nokia Corp Telekommunikationsnetzwerk benutzende das w-cdma protokoll mit aal-2 basierten netzabschlusseinheiten
KR100357703B1 (ko) * 1999-12-30 2002-10-25 주식회사 하이닉스반도체 차세대 이동통신 시스템의 제어국 장치
EP1137314A1 (en) * 2000-03-23 2001-09-26 Siemens Information and Communication Networks S.p.A. Telecommunication process and system handling data organized in cells of variable length
US6751214B1 (en) * 2000-03-30 2004-06-15 Azanda Network Devices, Inc. Methods and apparatus for dynamically allocating bandwidth between ATM cells and packets
GB0028261D0 (en) * 2000-11-20 2001-01-03 Nokia Networks Oy Network resource reallocation in iub
US7116683B1 (en) 2000-11-21 2006-10-03 Telefonaktiebolaget Lm Ericsson (Publ) Sequencing of user data packets segmented into AAL2 packets transported over internet protocol (IP)
KR100364746B1 (ko) * 2000-12-29 2002-12-16 엘지전자 주식회사 차세대 이동통신 시스템의 기지국 제어기에서의 ＡＡＬ２Ｌａｙｅｒ 처리 시스템 및 처리 방법
US20020131416A1 (en) * 2001-03-19 2002-09-19 Stefan Pudas Dynamic set-up of ATM bearers for AAL2 connections
US7230948B2 (en) * 2001-06-01 2007-06-12 Telefonaktiebolaget Lm Ericsson (Publ) Bandwidth efficient Quality of Service separation of AAL2 traffic
FR2825867B1 (fr) * 2001-06-12 2003-08-15 France Telecom Unite de commutation d'un reseau de transmission par paquets destinee a commuter des paquets d'une connexion presents sur une entree d'un de ses ports vers au moins une sortie d'un de ses ports
EP1282276B1 (en) * 2001-07-31 2007-09-19 Telefonaktiebolaget LM Ericsson (publ) Channel resource allocation arrangement and method
US7369555B2 (en) 2001-07-31 2008-05-06 Telefonaktiebolaget Lm Ericsson (Publ) Channel resource allocation arrangement and method
US7382823B1 (en) * 2002-02-22 2008-06-03 Xilinx, Inc. Channel bonding control logic architecture
US7283535B2 (en) * 2002-10-28 2007-10-16 Telefonaktiebolaget Lm Ericsson (Publ) Concentrator for user AAL2 traffic carried on UBR virtual channels
KR100967951B1 (ko) * 2003-06-02 2010-07-06 트랜스퍼시픽 소닉, 엘엘씨 비동기 전송모드를 이용하는 ｃｄｍａ 시스템에서의 음성통화를 위한 ａａｌ0 구조
US7613186B2 (en) * 2004-05-06 2009-11-03 Via Telecom Co., Ltd. Processing multiplex sublayer data unit data in hardware
US7486939B2 (en) * 2005-06-21 2009-02-03 Motorola, Inc. Apparatus for removing distortions created by an amplifier
US20060291384A1 (en) * 2005-06-28 2006-12-28 Harris John M System and method for discarding packets
CN101754361B (zh) * 2008-12-05 2012-09-05 电信科学技术研究院 一种多小区联合传输的方法、系统及装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0592623A1 (en) 1992-03-21 1994-04-20 Roke Manor Research Limited Atm radio network
MX9308193A (es) 1993-01-29 1995-01-31 Ericsson Telefon Ab L M Conmutador atm de acceso controlado.
JPH07297830A (ja) 1994-04-21 1995-11-10 Mitsubishi Electric Corp 多重化装置、非多重化装置、スイッチング装置、およびネットワークアダプタ
JP3614907B2 (ja) * 1994-12-28 2005-01-26 株式会社東芝 データ再送制御方法及びデータ再送制御システム
SE505845C2 (sv) 1995-04-24 1997-10-13 Ericsson Telefon Ab L M Telekommunikationssystem och sätt att överföra mikroceller i detta
US5963564A (en) 1995-06-13 1999-10-05 Telefonaktiebolaget Lm Ericsson Synchronizing the transmission of data via a two-way link
DE69634401T2 (de) 1996-03-08 2005-12-29 Ntt Docomo, Inc. System und verfahren zur kurzzellenmultiplex-atm-übertragung
US5946309A (en) 1996-08-21 1999-08-31 Telefonaktiebolaget Lm Ericsson Hybrid ATM adaptation layer
JP2956608B2 (ja) * 1996-09-17 1999-10-04 日本電気株式会社 Ａｔｍ伝送装置
US6018521A (en) * 1996-12-27 2000-01-25 Motorola, Inc. Network interface subsystem for use in an ATM communications system
US5953339A (en) * 1997-04-14 1999-09-14 Lucent Technologies Inc. Logical link connection server
US6266343B1 (en) * 1997-07-22 2001-07-24 Nortel Networks Limited Telecommunications system
US6154450A (en) * 1997-08-22 2000-11-28 Telefonaktiebolaget Lm Ericsson Signaling method for CDMA quality based power control
US6169738B1 (en) * 1997-11-06 2001-01-02 Lucent Technologies Inc. Method for call admission in packet voice system using statistical multiplexing and dynamic voice encoding
US6230013B1 (en) * 1997-11-26 2001-05-08 Telefonaktiebolaget Lm Ericsson (Publ) Diversity handling moveover for CDMA mobile telecommunications
US6504845B1 (en) * 1997-12-19 2003-01-07 Telefonaktiebolaget Lm Ericsson (Publ) Centralized queuing for ATM node
US6373834B1 (en) * 1997-12-19 2002-04-16 Telefonaktiebolaget Lm Ericsson Synchronization for cellular telecommunications network
US6041064A (en) * 1998-01-29 2000-03-21 General Datacomm, Inc. Voice server module for ATM switch
JP3538537B2 (ja) * 1998-03-20 2004-06-14 富士通株式会社 ショートセル対応ａｔｍ交換機及びそのルーティング方法
US6449275B1 (en) * 1998-12-17 2002-09-10 Telefonaktiebolaget Lm Ericsson (Publ) Internal routing through multi-staged ATM node
US6396811B1 (en) * 1998-12-17 2002-05-28 Telefonaktiebolaget Lm Ericsson Segmented performance monitoring of multi-stage ATM node
KR100357703B1 (ko) * 1999-12-30 2002-10-25 주식회사 하이닉스반도체 차세대 이동통신 시스템의 제어국 장치
JP3570499B2 (ja) * 2000-05-19 2004-09-29 日本電気株式会社 音声信号傍受方式

Also Published As

Publication number Publication date
WO1999033314A1 (en) 1999-07-01
CN1135898C (zh) 2004-01-21
TW417371B (en) 2001-01-01
CN1285132A (zh) 2001-02-21
CA2314886A1 (en) 1999-07-01
AU752991B2 (en) 2002-10-03
JP2001527363A (ja) 2001-12-25
AR015501A1 (es) 2001-05-02
EP1040718B1 (en) 2008-07-02
DE69839679D1 (de) 2008-08-14
EP1040718A1 (en) 2000-10-04
US6804246B1 (en) 2004-10-12
AU1988299A (en) 1999-07-12

Similar Documents

Publication Publication Date Title
KR20010033358A (ko) 에이티엠 시간 스탬프된 대기 행렬
KR20010024784A (ko) 에이티엠 노드의 중앙 집중화된 대기 행렬
KR20010033359A (ko) 에이티엠 모드로 각종 에이에이엘 프로토콜을 조정하기위한 테이블
EP1040718B1 (en) Asynchronous transfer mode system handling differing aal protocols
JP4369046B2 (ja) 移動通信用の非同期転送モードのプラットフォーム
KR100633379B1 (ko) 에이티엠 큐로부터의 조정된 셀 방출
KR20010033369A (ko) 에이티엠 노드의 셀 조정 유니트 및 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid