KR20010028937A - Method for inspection of scaling & overlay pattern on semiconductor wafer - Google Patents
Method for inspection of scaling & overlay pattern on semiconductor wafer Download PDFInfo
- Publication number
- KR20010028937A KR20010028937A KR1019990041481A KR19990041481A KR20010028937A KR 20010028937 A KR20010028937 A KR 20010028937A KR 1019990041481 A KR1019990041481 A KR 1019990041481A KR 19990041481 A KR19990041481 A KR 19990041481A KR 20010028937 A KR20010028937 A KR 20010028937A
- Authority
- KR
- South Korea
- Prior art keywords
- overlay
- measurement
- pattern
- measurement mark
- mark
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
Description
본 발명은 반도체 웨이퍼 가공(fabrication)에 관한 것으로, 보다 상세하게는 반도체 웨이퍼 상에 형성된 다층 패턴의 크기 및 오버레이 측정 장치에 관한 것이다.TECHNICAL FIELD The present invention relates to semiconductor wafer fabrication, and more particularly, to an apparatus for measuring the size and overlay of a multilayer pattern formed on a semiconductor wafer.
주지하는 바와 같이, 반도체 웨이퍼 가공은 로트(lot) 단위의 매 반도체 웨이퍼의 표면에 여러 종류의 막을 형성시키고, 패턴 마스크를 이용하여 반도체 웨이퍼의 특정 부분을 선택적으로 깍아내는 작업을 되풀이함으로서 반도체 웨이퍼상의 각각의 칩 상에 동일한 패턴을 갖는 전자 회로를 구성해 나가는 전 과정을 지칭한다.As is well known, semiconductor wafer processing is performed by forming various kinds of films on the surface of each semiconductor wafer in a lot unit, and repeatedly scraping off a specific portion of the semiconductor wafer using a pattern mask. It refers to the whole process of constructing an electronic circuit having the same pattern on each chip.
상술한 반도체 웨이퍼 가공 과정에서, 스태퍼(stepper)로부터 자외선을 발생하여 패턴 마스크 상에 그려진 회로 패턴을 반도체 웨이퍼 표면에 전사해주는 포토마스킹(photomasking) 공정은 웨이퍼 스테이지 상에 안착된 반도체 웨이퍼의 정확한 정렬과 정렬된 웨이퍼에 대하여 정확한 노광량 또는 노광 시간조절을 필요로 한다. 따라서, 이와 같은 포토 마스킹 공정의 완료후 그 공정이 정확히 이루어졌는지 확인하는 측정 과정이 수행된다. 이때, 측정 과정에서 필요한 측정 항목은 첫 번째로 전자 주사빔 현미경(critical dimension scanning electronic beam microscope : CD SEM)을 이용해서 반도체 웨이퍼 상에 전사된 패턴의 크기가 원하는 크기로 형성되어있는지를 확인하는 것이고, 두 번째로 오버레이 측정장비를 이전에 수행된 포토마스킹 공정에 의해 형성된 패턴과 현재 수행된 포토마스킹 공정에 의해 형성된 패턴과의 위치 정렬이 제대로 이루어졌는지를 확인하는 것이다.In the above-described semiconductor wafer processing, a photomasking process for generating ultraviolet rays from a stepper and transferring the circuit pattern drawn on the pattern mask to the surface of the semiconductor wafer is used to accurately align the semiconductor wafer deposited on the wafer stage. Accurate exposure dose or exposure time adjustment is required for the wafers aligned with each other. Therefore, after the completion of the photo masking process, a measurement process is performed to confirm whether the process is correctly performed. In this case, a measurement item required in the measurement process is to first check whether the size of the transferred pattern on the semiconductor wafer is formed to a desired size using a critical dimension scanning electronic beam microscope (CD SEM). Secondly, the overlay measuring device checks whether the alignment between the pattern formed by the photomasking process performed previously and the pattern formed by the photomasking process performed now is properly performed.
전자 주사빔 현미경은 먼저 측정을 위한 반도체 웨이퍼를 정확한 측정 위치에 배치하는 웨이퍼 정렬(wafer alignment)을 수행한 다음, 전자 빔(electron beam)을 정렬된 웨이퍼 상에 방사하고, 그 웨이퍼로부터 반사되는 2차 전자 빔을 검출함으로써 반도체 웨이퍼상의 패턴의 모양을 구하고 그로부터 패턴의 크기를 측정한다. 오버레이 측정 장치는 전자 주사빔 현미경에서 수행되는 바와 동일한 웨이퍼 정렬을 수행한 후, 가시광 빔(visual beam)을 정렬된 웨이퍼상에 방사하고, 그 웨이퍼로부터 반사되는 반사광 빔을 검출함으로써 반도체 웨이퍼상에 형성된 이전의 패턴과 현재 패턴과의 벗어난 정도를 측정한다.The electron scanning beam microscope first performs wafer alignment, which places the semiconductor wafer for measurement at the correct measurement position, and then emits an electron beam onto the aligned wafer, which is reflected from the wafer. By detecting the difference electron beam, the shape of the pattern on the semiconductor wafer is obtained and the size of the pattern is measured therefrom. The overlay measuring device is formed on the semiconductor wafer by performing the same wafer alignment as that performed in an electron scanning beam microscope, then emitting a visual beam onto the aligned wafer and detecting the reflected light beam reflected from the wafer. Measure the deviation of the previous pattern from the current pattern.
한편, 도 1은 종래의 CD 측정 마크 및 오버레이 측정 마크가 형성된 웨이퍼의 일부를 도시한 평면도이다.1 is a plan view showing a portion of a wafer on which conventional CD measurement marks and overlay measurement marks are formed.
도 1에 도시된 바와 같이, 종래의 CD 측정 마크 및 오버레이 마크는 웨이퍼 전면에 단위 반도체 소자를 형성하는 메인 칩(main chip ; 3)의 가장자리 즉, 스크라이브 라인(4 ; scribe line)에 형성된다. 스크라이브 라인(4)에는 이외에도 도면상 미도시되어 있으나, 포토 마스킹 공정에 의해 형성된 다른 여러 가지 항목을 측정하기 위한 측정 마크들이 함께 형성되어 있다.As shown in FIG. 1, conventional CD measurement marks and overlay marks are formed on the edge of the main chip 3, that is, the scribe line 4, which forms the unit semiconductor element on the front surface of the wafer. Although not shown in the drawings, the scribe line 4 is provided with measurement marks for measuring various other items formed by the photomasking process.
종래의 상술한 전형적인 반도체 웨이퍼상의 패턴 크기의 측정과 오버레이 측정은 각기 전자 주사빔 현미경과 오버레이 측정 장치에 의해 별도로 수행되고 있으며, 전자 주사빔 현미경과 오버레이 측정 장치에서 패턴 크기의 측정과 오버레이 측정에 앞서 각기 동일한 웨이퍼 정렬 작업을 수행하고 있다. 또한, 그 측정 절차에 있어서, 전자 주사빔 현미경에 의한 패턴 크기의 측정이 완료된 다음 웨이퍼를 다시 오버레이 장치로 이동하여 오버레이를 측정하는 방식으로 진행되고 있다.The measurement and overlay measurement of the pattern size on the conventional semiconductor wafer described above are performed separately by the electron scanning beam microscope and the overlay measuring device, respectively, before the measurement of the pattern size and the overlay measurement by the electron scanning beam microscope and the overlay measuring device. Each is performing the same wafer alignment. In addition, in the measurement procedure, the measurement of the pattern size by the electron scanning beam microscope is completed, and then the wafer is moved back to the overlay device to proceed with the method of measuring the overlay.
따라서, 이러한 이중적인 작업으로 인하여, 반도체 가공 공정 시간이 상대적으로 많이 소요되는 문제가 대두되고 있다.Therefore, due to such a double operation, a problem that takes a relatively long time for the semiconductor processing process has emerged.
특히, 가시광 빔을 이용하는 오버레이 측정 장비로는 0.2㎛ 이하의 미세 패턴 구조의 오버레이를 측정하기에 측정 데이터의 신뢰도가 낮아 보다 분해능이 우수한 장비를 필요로 하고 있다.In particular, as an overlay measuring device using a visible light beam, a device having excellent resolution is required because the reliability of measurement data is low to measure an overlay of a fine pattern structure of 0.2 μm or less.
따라서, 본 발명은 이와 같은 종래의 문제점을 해결하기 위해 포토 마스킹 공정 후 통합된 CD 측정 마크 및 오버레이 마크를 이용하여 전자 주사빔 현미경으로 패턴 크기 및 오버레이 측정을 겸용할 수 있는 측정 방법을 제공하는 것을 그 목적으로 한다.Accordingly, the present invention provides a measurement method capable of combining pattern size and overlay measurement with an electron scanning beam microscope using an integrated CD measurement mark and an overlay mark after a photo masking process to solve such a conventional problem. For that purpose.
상술한 목적을 달성하기 위한 본 발명은 반도체 웨이퍼 상에 형성된 다층 패턴의 크기 및 오버레이를 측정하는 방법에 있어서, 웨이퍼 상에 형성되는 서로 이웃하는 4개의 샷(shot) 중앙에 패턴의 CD 측정 및 오버레이를 측정할 수 있는 통합된 측정 마크를 형성할 수 있도록 포토 마스킹 공정 시 메인 칩의 가장자리 모서리에 분할된 측정 마크를 형성하고, 전자 주사빔 현미경으로 4개의 샷 중앙에 형성된 통합된 측정 마크를 이용해 패턴의 CD 및 오버레이를 측정하는 방법을 제공한다.The present invention for achieving the above object is a method for measuring the size and overlay of a multi-layer pattern formed on a semiconductor wafer, the CD measurement and overlay of the pattern in the center of four adjacent shots formed on the wafer In the photo masking process, a divided measurement mark is formed at the edge edge of the main chip so as to form an integrated measurement mark capable of measuring the pattern. Provides a way to measure CDs and overlays.
본 발명에 따르면, 전자 주사빔 현미경으로 4개의 샷 중앙에 형성된 통합된 측정 마크를 이용해 패턴의 CD 측정 및 오버레이 측정이 하나의 장비에서 이루어질 수 있어 반도체 가공 시간을 단축할 수 있으며, 특히, 오버레이 측정의 신뢰도를 향상시킬 수 있다.According to the present invention, CD measurement and overlay measurement of a pattern can be made in one equipment by using the integrated measurement mark formed at the center of four shots with an electron scanning beam microscope, thereby shortening the semiconductor processing time, in particular, overlay measurement Can improve the reliability.
본 발명의 상기 목적과 여러 가지 장점은 이 기술 분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 아래에 기술되는 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.The above objects and various advantages of the present invention will become more apparent from the preferred embodiments of the invention described below with reference to the accompanying drawings by those skilled in the art.
도 1은 종래의 CD 측정 마크 및 오버레이 측정 마크가 형성된 웨이퍼의 일부를 도시한 평면도,1 is a plan view showing a portion of a wafer on which a conventional CD measurement mark and an overlay measurement mark are formed;
도 2는 본 발명에 따른 통합된 측정 마크가 도시된 웨이퍼의 일부를 도시한 평면도,2 is a plan view showing a portion of a wafer showing an integrated measurement mark in accordance with the present invention;
도 3은 본 발명에 따른 분할된 측정 마크가 도시된 하나의 샷을 도시한 평면도,3 is a plan view showing one shot showing a divided measurement mark according to the present invention;
도 4는 본 발명에 따른 통합된 측정 마크를 확대 도시한 평면도.4 is an enlarged plan view of an integrated measurement mark according to the invention.
＜도면의 주요부분에 대한 부호의 설명＞<Description of the code | symbol about the principal part of drawing>
10 ; 샷 11 ; 메인 칩10; Shot 11; Main chip
12 ; 스크라이브 라인 20 ; 통합된 측정 마크12; Scribe line 20; Integrated measuring mark
20' ; 분할된 측정 마크 21 ; CD 측정 마크20 '; Divided measurement marks 21; CD measurement mark
22 ; 오버레이 측정 마크 23 ; 보조 마크22; Overlay measurement mark 23; Secondary mark
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 따른 통합된 측정 마크가 도시된 웨이퍼의 일부를 도시한 평면도이며, 도 3은 본 발명에 따른 분할된 측정 마크가 도시된 하나의 샷을 도시한 평면도이며, 도 4는 본 발명에 따른 통합된 측정 마크를 확대 도시한 평면도이다.FIG. 2 is a plan view of a portion of a wafer with an integrated measurement mark in accordance with the present invention, FIG. 3 is a plan view of one shot showing a segmented measurement mark in accordance with the present invention, and FIG. An enlarged plan view of the integrated measuring mark according to the invention.
본 발명에 따르면, 포토 마스킹 공정에 의해 샷(10)의 중앙부에는 메인 칩(11)이 형성되고, 그 가장자리 즉, 스크라이브 라인(12)에는 반도체 웨이퍼 패턴의 CD 측정 마크(21)와 오버레이 측정 마크(22)가 통합된 측정 마크(20) 및 도면상 미도시되어 있으나, 다양한 측정 마크가 도시된다.According to the present invention, the main chip 11 is formed at the center portion of the shot 10 by a photo masking process, and the CD measurement mark 21 and the overlay measurement mark of the semiconductor wafer pattern are formed at the edge thereof, that is, the scribe line 12. Although measurement mark 20 and 22 are not shown in the figures, various measurement marks are shown.
본 발명에 따른 통합된 측정 마크(20)는 4개의 샷(10)에 의해 형성되는 것을 특징으로 한다. 예를 들면, 도 2에서 통합된 측정 마크(20)는 샷(10) a,b,c,d에 의해 1 조가 형성되며, 따라서 통합된 측정 마크(20)는 4개의 샷(10)의 중앙에 위치하게 된다. 한편, 개별 샷(10)은 도 3에 도시된 바와 같이, 중앙부에 메인 칩(11)이 형성되며, 가장자리 네 귀퉁이에 분할된 측정 마크(20')가 형성된다. 앞서 언급한 바와 같이, 분할된 측정 마크(20')들은 이웃하는 분할된 측정 마크(20')들과 함께 조합되어 하나의 통합된 측정 마크(20)를 이룬다. 이와 같은 분할된 측정 마크(20')들은 다른 테스트 패턴 마크들과 함께 포토 마스킹 공정시 형성된다.The integrated measuring mark 20 according to the invention is characterized by being formed by four shots 10. For example, in FIG. 2, the integrated measurement mark 20 is formed by a pair of shots 10 a, b, c, and d, so that the integrated measurement mark 20 is the center of the four shots 10. It is located at. On the other hand, as shown in Figure 3, the individual shot 10, the main chip 11 is formed in the center, the measurement marks 20 'divided into four corners are formed. As mentioned above, the divided measurement marks 20'are combined with the neighboring divided measurement marks 20'to form one integrated measurement mark 20. Such divided measurement marks 20 'are formed in the photo masking process together with other test pattern marks.
한편, 통합된 측정 마크(20)의 구체적인 패턴 형상이 도 4에 도시되어 있다. 이 통합된 측정 마크(20)는 서로 이웃하는 샷(10) a,b,c,d에 형성된 분할된 측정 마크(20')들의 조합에 의해 이루어진 것이다. 도 4에서 격자무늬의 형상은 패턴의 CD 측정 마크(21)이며, 중앙에 형성된 4각형 중 내측 박스(22a) 형상은 이전에 수행된 포토 마스킹 공정에 의해 형성된 오버레이 측정 마크(22)이며, 외측 박스(22b) 형상은 현재 수행된 포토 마스킹 공정에 의해 형성된 오버레이 측정 마크(22)이다.On the other hand, the specific pattern shape of the integrated measurement mark 20 is shown in FIG. This integrated measurement mark 20 is made by a combination of divided measurement marks 20 'formed in the shots 10, a, b, c, d adjacent to each other. In FIG. 4, the shape of the lattice pattern is the CD measurement mark 21 of the pattern, and the shape of the inner box 22a among the quadrangles formed at the center is the overlay measurement mark 22 formed by the photomasking process previously performed, and the outer side. The box 22b shape is an overlay measurement mark 22 formed by the photo masking process currently performed.
또한, 중앙에 형성된 십자형상의 무늬는 전자 주사 현미경이 통합된 측정 마크(20)의 중심을 찾는데 용이하도록 하는 보조 마크(23)이다.In addition, the cross-shaped pattern formed at the center is the auxiliary mark 23 which makes it easy to find the center of the measurement mark 20 in which the electron scanning microscope is integrated.
이와 같은 통합된 측정 마크(20)를 이용한 본 발명에 따른 CD 및 오버레이 측정 방법은 다음과 같이 이루어진다.The CD and overlay measurement method according to the present invention using the integrated measurement mark 20 is as follows.
먼저, 포토 마스킹 공정을 수행한 측정의 대상이 되는 웨이퍼를 전자 주사빔 현미경의 측정 위치에 정확하게 정렬시킨다. 그 다음 전자 주사빔 현미경은 웨이퍼 상면에 형성된 통합된 측정 마크(20) 중 선택된 어느 하나를 탐색하여 주사 방향을 그 중심에 맞춘다. 전술한 바와 같이, 통합된 측정 마크(20)의 중심에 주사빔을 맞출 때는 십자 형상의 보조 마크(23)를 통해 용이하게 맞출 수 있다.First, the wafer to be subjected to the photomasking process is accurately aligned with the measurement position of the electron scanning beam microscope. The electron scanning beam microscope then searches for any one of the integrated measurement marks 20 formed on the upper surface of the wafer to center the scanning direction. As described above, when the scanning beam is aligned with the center of the integrated measurement mark 20, it can be easily aligned through the cross mark auxiliary mark 23.
이어서, 주사빔은 통합된 측정 마크(20)에 주사되며, 주사된 전자빔은 통합된 측정 마크(20)의 형상에 따라 반사되는데 이 반사되는 빔을 검출하여 통합된 측정 마크(20)의 CD 및 오버레이를 측정한다. 즉, 주사빔의 일부는 CD 측정 마크(21)에 주사되어 패턴의 크기를 측정함으로써 메인 칩(11) 영역에 형성된 패턴의 크기가 소망하는 크기로 형성되었는지를 판단할 수 있으며, 주사빔의 일부는 오버레이 측정 마크(22)에 주사되어 이전에 형성된 패턴과 현재의 패턴의 위치를 측정하여 메인 칩(11) 영역에 형성된 다층 박막 패턴의 층간 정렬 정도를 판단한다.Subsequently, the scanning beam is scanned on the integrated measuring mark 20, and the scanned electron beam is reflected according to the shape of the integrated measuring mark 20. The reflected beam is detected to detect the CD of the integrated measuring mark 20 and Measure the overlay. That is, a part of the scanning beam is scanned on the CD measurement mark 21 to determine the size of the pattern formed in the area of the main chip 11 by measuring the size of the pattern. Is scanned on the overlay measurement mark 22 to measure the position of the previously formed pattern and the current pattern to determine the degree of interlayer alignment of the multilayer thin film pattern formed in the main chip 11 region.
이와 같이 어느 하나의 통합된 측정 마크(20)의 측정이 마무리되면, 그 위치로부터 기설정된 수평 또는 수직 방향으로 이동하면서 다른 특정한 통합된 측정 마크(20)를 탐색하여 전술한 측정 과정을 반복하여 웨이퍼 상에 형성된 모든 통합된 측정 마크(20)를 순차적으로 측정한다.When the measurement of any one integrated measurement mark 20 is completed as described above, the wafer is moved by repeating the above-described measurement process by searching for another specific integrated measurement mark 20 while moving in a predetermined horizontal or vertical direction from the position. All integrated measurement marks 20 formed on the phase are measured sequentially.
이와 같은 측정 방법에 따르면, 한 개의 샷(10)은 분할된 측정 마크(20')가 각각 1 회씩 측정되는 4번의 측정 과정을 거치게 됨을 알 수 있다. 이와 같은 분할된 측정 마크(20')는 샷(10)의 대각선 방향에 각각 위치하게 되므로, 노광시 스텝퍼 렌즈의 정밀도가 가장 떨어지는 영역을 측정 위치로 하는 결과를 가져와 메인 칩(11) 영역의 신뢰도를 더욱 향상시키는 효과를 가져올 수 있다.According to this measuring method, it can be seen that one shot 10 is subjected to four measuring processes in which the divided measuring marks 20 'are each measured once. Since the divided measurement marks 20 'are positioned in the diagonal direction of the shot 10, respectively, the result of setting the area where the accuracy of the stepper lens is the least at the time of exposure as the measurement position results in the reliability of the main chip 11 area. The effect can be further improved.
이상, 상기 내용은 본 발명의 바람직한 일 실시예를 단지 예시한 것으로 본 발명의 당업자는 본 발명의 요지를 변경시키지 않고 본 발명에 대한 수정 및 변경을 가할 수 있음을 인지해야 한다.As mentioned above, it should be understood that those skilled in the art can make modifications and changes to the present invention without changing the gist of the present invention as it merely illustrates one preferred embodiment of the present invention.
본 발명에 따르면, 반도체 웨이퍼 상에 형성된 패턴의 크기 및 오버레이를 측정하고자할 때, 전자 주사빔 현미경 내에서 웨이퍼 정렬을 수행한 다음 패턴 크기 및 오버레이 측정을 동시에 수행함으로서 종래 기술에서와 같이 개별적으로 웨이퍼 정렬을 수행하는 과정에 따른 시간을 줄일 수 있다. 그와 더불어 두 측정 공정이 하나의 장비에서 수행됨으로 장비의 효율화를 기할 수 있는 효과가 또한 제공될 수 있다.According to the present invention, when measuring the size and overlay of a pattern formed on a semiconductor wafer, the wafer is individually processed as in the prior art by performing wafer alignment in an electron scanning beam microscope and then simultaneously performing pattern size and overlay measurement. You can save time by sorting. Along with this, the two measuring processes can be carried out in one equipment, which can also provide the effect of making the equipment more efficient.
특히, 전자 주사빔 현미경을 이용한 오버레이 측정은 종래의 가시광 빔을 이용한 오버레이 측정보다 측정의 정밀도를 향상시킬 수 있어 신뢰도를 향상시킬 수 있다.In particular, overlay measurement using an electron scanning beam microscope can improve the accuracy of the measurement compared to the overlay measurement using a conventional visible light beam, thereby improving reliability.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990041481A KR100356757B1 (en) | 1999-09-28 | 1999-09-28 | Method for inspection of scaling & overlay pattern on semiconductor wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990041481A KR100356757B1 (en) | 1999-09-28 | 1999-09-28 | Method for inspection of scaling & overlay pattern on semiconductor wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010028937A true KR20010028937A (en) | 2001-04-06 |
| KR100356757B1 KR100356757B1 (en) | 2002-10-18 |
Family
ID=19613009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990041481A KR100356757B1 (en) | 1999-09-28 | 1999-09-28 | Method for inspection of scaling & overlay pattern on semiconductor wafer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100356757B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005007280A1 (en) * | 2005-02-17 | 2006-11-02 | Infineon Technologies Ag | Critical dimension determination for laterally structured layer on substrate of microelectronic or micromechanical semiconductor chip, involves using formed test mark to determine critical dimension of laterally structured layer |
| US20130120739A1 (en) * | 2011-11-11 | 2013-05-16 | Yunqing DAI | Structure for critical dimension and overlay measurement |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0183354B1 (en) * | 1996-08-30 | 1999-04-01 | 대우자동차주식회사 | Reinforcement structure of a car roof molding |
-
1999
- 1999-09-28 KR KR1019990041481A patent/KR100356757B1/en not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005007280A1 (en) * | 2005-02-17 | 2006-11-02 | Infineon Technologies Ag | Critical dimension determination for laterally structured layer on substrate of microelectronic or micromechanical semiconductor chip, involves using formed test mark to determine critical dimension of laterally structured layer |
| DE102005007280B4 (en) * | 2005-02-17 | 2009-06-10 | Qimonda Ag | Method for determining a critical dimension of a laterally structured layer |
| US20130120739A1 (en) * | 2011-11-11 | 2013-05-16 | Yunqing DAI | Structure for critical dimension and overlay measurement |
| US8823936B2 (en) * | 2011-11-11 | 2014-09-02 | Shanghai Huali Microelectronics Corporation | Structure for critical dimension and overlay measurement |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100356757B1 (en) | 2002-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7006225B2 (en) | Alignment mark, alignment apparatus and method, exposure apparatus, and device manufacturing method | |
| US6730444B2 (en) | Needle comb reticle pattern for critical dimension and registration measurements using a registration tool and methods for using same | |
| US5868560A (en) | Reticle, pattern transferred thereby, and correction method | |
| US6484060B1 (en) | Layout for measurement of overlay error | |
| JPH09148243A (en) | Overlay inspection method of semiconductor element | |
| US7865328B2 (en) | Position detecting method and apparatus | |
| EP0997782A1 (en) | Reticle having mark for detecting alignment and method for detected alignment | |
| KR102496148B1 (en) | Method for semiconductor wafer inspection and system thereof | |
| US20090127723A1 (en) | AIM-Compatible Targets for Use with Methods of Inspecting and Optionally Reworking Summed Photolithography Patterns Resulting from Plurally-Overlaid Patterning Steps During Mass Production of Semiconductor Devices | |
| US6600561B2 (en) | Apparatus and method for measuring pattern alignment error | |
| US20080153012A1 (en) | Method of measuring the overlay accuracy of a multi-exposure process | |
| KR101962830B1 (en) | Pre-alignment measuring device and method | |
| US6727989B1 (en) | Enhanced overlay measurement marks for overlay alignment and exposure tool condition control | |
| KR100356757B1 (en) | Method for inspection of scaling & overlay pattern on semiconductor wafer | |
| JPS6258621A (en) | Fine pattern forming method | |
| US6330355B1 (en) | Frame layout to monitor overlay performance of chip composed of multi-exposure images | |
| US6379848B1 (en) | Reticle for use in photolithography and methods for inspecting and making same | |
| JP2000306822A (en) | Manufacture of semiconductor device | |
| WO2021130142A1 (en) | Metrology method | |
| US7095885B1 (en) | Method for measuring registration of overlapping material layers of an integrated circuit | |
| JPH06324475A (en) | Reticle | |
| KR20050066889A (en) | Mark system and estimating method for overlay alignment and mask alignment | |
| KR100289999B1 (en) | Apparatus for measuring a pattern size and an overlay on a wafer continuously | |
| JPH04102851A (en) | Reticle | |
| TW202419985A (en) | Correlation-based overlay key centering system and method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090925 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |