KR20010026668A - Storage apparatus for exchange - Google Patents

Storage apparatus for exchange Download PDF

Info

Publication number
KR20010026668A
KR20010026668A KR1019990038093A KR19990038093A KR20010026668A KR 20010026668 A KR20010026668 A KR 20010026668A KR 1019990038093 A KR1019990038093 A KR 1019990038093A KR 19990038093 A KR19990038093 A KR 19990038093A KR 20010026668 A KR20010026668 A KR 20010026668A
Authority
KR
South Korea
Prior art keywords
data
scsi
bridge chip
bus
stored
Prior art date
Application number
KR1019990038093A
Other languages
Korean (ko)
Inventor
이상남
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990038093A priority Critical patent/KR20010026668A/en
Publication of KR20010026668A publication Critical patent/KR20010026668A/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/20—Automatic or semi-automatic exchanges with means for interrupting existing connections; with means for breaking-in on conversations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
    • H04M2201/36—Memories

Abstract

PURPOSE: A storage in an exchange is provided to improve a stability of an exchange by dividing the SCSI bus for accessing to the duplex storage medium. CONSTITUTION: A processor part in an exchange is duplexed and consists of the first and second processor part(400,600). The first processor part(400) is associated with the first storage(500) via the first SCSI bus, and the second processor part(600) is associated with the second storage(700) via the second SCSI bus. For the first processor part(400), CPU(402) stores the data to be stored in the first and second storage(500,700) in memory(404), interrupts SCSI bridge chip(406), and stores its data in the first and second storage(500,700). A SCSI bridge chip(406) reads out data stored in memory(404) in accordance with the interrupt from the CPU(402), stores it in the first HDD(502) in the first storage(500) via the first SCSI bus, and provides it to the SCSI bridge chip(606) in the second processor part(600) via the duplexed channel part(408). When the data is provided from the second processor part(600) through the duplexed channel part(408), the SCSI bridge chip(406) also stores the provided data in the first HDD(502) in the first storage(500) via the first SCSI bus. The duplexed channel part(408) provides the data from the SCSI bridge chip(406) to the duplexed channel part(608) in the second processor part(600), or provides the data from the duplexed channel part(608) in the second processor part(600) to the SCSI bridge chip(406). Similarly, each element in the second processor part(600) operates.

Description

교환기의 저장장치{STORAGE APPARATUS FOR EXCHANGE}Storage device of the exchange {STORAGE APPARATUS FOR EXCHANGE}

본 발명은 교환기에 관한 것으로, 특히 교환기의 저장장치에 관한 것이다.The present invention relates to an exchanger, and more particularly to a storage device of an exchanger.

종래에 ATM 교환기 등에서는 저장장치를 이중화하여 데이타의 안정성을 보장하였는데, 이를 도 1을 참조하여 설명한다. 종래 ATM 교환기는 이중화된 프로세서부, 즉 제1 및 제2프로세서부(100,200)를 구비하며, 상기 제1 및 제2프로세서부(100,200)는 스카시(Small Computer System Interface;이하 SCSI라 칭함) 버스를 통해 저장장치(300)의 이중화된 저장매체를 엑세스하였다. 상기 제1 및 제2프로세서부(100,200)는 기능과 구성이 동일하며, 어느 한 프로세서부가 액티브(active) 상태가 될 때에 다른 하나는 스탠바이(standby) 상태가 된다.In the prior art, the ATM switch and the like have been redundant to ensure the stability of the data, this will be described with reference to FIG. A conventional ATM exchanger includes a redundant processor unit, that is, the first and second processor units 100 and 200, and the first and second processor units 100 and 200 connect a SCSI (Small Computer System Interface) bus. The redundant storage medium of the storage device 300 is accessed through the storage device 300. The first and second processor units 100 and 200 have the same function and configuration, and when one of the processor units is in an active state, the other is in a standby state.

상기 제1프로세서부(100)가 액티브 상태라고 가정하여, 상기 제1프로세서부(100)가 저장장치(300)의 저장매체인 제1 및 제2HDD(304,306)를 엑세스하는 과정을 설명한다. 상기 제1프로세서부(100)의 CPU(102)는 메모리(104)에 일정크기의 데이타를 저장한 후에 SCSI 브리지 칩(106)에 인터럽트를 걸어 상기 메모리(104)에서 일정크기의 데이타를 읽어가도록 명령한다. 상기 명령을 받은 SCSI 브리지 칩(106)은 상기 메모리(104)에서 일정크기의 데이타를 읽어서 SCSI 버스를 통해 저장장치(300)의 RAID 콘트롤러(302)에 제공한다. 상기 RAID 콘트롤러(302)는 통상적으로 다수의 HDD에 동일한 데이타를 기록하거나, 어느 한 HDD에 오류가 발생될 경우 정상적인 HDD에서 데이타를 읽는 등의 기능을 제공한다. 그러므로 상기 RAID 콘트롤러(302)는 상기 SCSI 브리지 칩(106)이 제공하는 데이타를 제1 및 제2HDD(304,306)에 저장한다. 그리고 상기 SCSI 버스에 연결된 제2프로세서부(200)가 액티브 상태일 경우에는 제2프로세서(200)가 상기한 제1프로세서부(100)의 동작을 수행한다.Assuming that the first processor unit 100 is in an active state, a process in which the first processor unit 100 accesses the first and second HDDs 304 and 306 which are storage media of the storage device 300 will be described. The CPU 102 of the first processor unit 100 interrupts the SCSI bridge chip 106 to store a predetermined amount of data in the memory 104 after storing the predetermined amount of data in the memory 104. Command Upon receiving the command, the SCSI bridge chip 106 reads a certain amount of data from the memory 104 and provides it to the RAID controller 302 of the storage device 300 via the SCSI bus. The RAID controller 302 typically provides a function of writing the same data to a plurality of HDDs or reading data from a normal HDD when an error occurs in one HDD. Therefore, the RAID controller 302 stores the data provided by the SCSI bridge chip 106 in the first and second HDDs 304 and 306. When the second processor unit 200 connected to the SCSI bus is in an active state, the second processor 200 performs the operation of the first processor unit 100.

상기와 같이 종래에는 제1 및 제2프로세서부(100,200)가 하나의 SCSI 버스를 통해 저장장치(300)에 엑세스하였다. 이에따라 SCSI 버스에 이상이 발생하면 제1 및 제2프로세서부(100,200) 모두는 저장장치(300)가 구비하는 제1 및 제2HDD(304,306) 모두를 엑세스할 수 없게 되었다. 즉 교환기의 안정을 위해 저장장치의 저장매체를 이중화하여도 그 안정성을 보장받지 못하게 되는 경우가 발생할 수 있었다.As described above, the first and second processor units 100 and 200 access the storage device 300 through one SCSI bus. As a result, when an error occurs in the SCSI bus, both the first and second processor units 100 and 200 cannot access both the first and second HDDs 304 and 306 included in the storage device 300. That is, even if the storage medium of the storage device is duplicated for the stability of the exchanger, the stability may not be guaranteed.

상술한 바와 같이 종래에는 교환기의 안정을 위하여 저장장치의 저장매체를 이중화하여도 그 안정성을 보장받을 수 없는 경우가 발생할 수 있는 문제점이 있었다.As described above, even if the storage medium of the storage device is duplicated for the stability of the exchanger, there is a problem that the stability may not be guaranteed.

따라서 본 발명의 목적은 교환기의 안정성을 향상시킬 수 있는 교환기의 저장장치를 제공함에 있다.It is therefore an object of the present invention to provide a storage device of an exchanger which can improve the stability of the exchanger.

도 1은 종래의 교환기의 저장장치를 도시한 도면,1 is a view showing a storage device of a conventional exchanger,

도 2는 본 발명의 바람직한 실시예에 따른 교환기의 저장장치를 도시한 도면.2 shows a storage device of an exchanger according to a preferred embodiment of the invention.

상술한 목적을 달성하기 위한 본 발명은 제1저장매체와, 제2저장매체와, 상기 제1 및 제2저장매체에 저장할 데이타를 임시 저장하는 제1메모리와, 인터럽트가 발생하면 상기 제1메모리에 저장된 데이타를 읽어내어 제1스카시 버스를 통해 상기 제1저장매체에 저장함과 아울러 그 데이타를 상기 제1스카시 버스를 통해 출력하고, 상기 제1스카시 버스를 통해 데이타가 제공되면 그 데이타를 상기 제1스카시 버스를 통해 상기 제1저장매체에 저장하는 제1SCSI 브리지 칩과, 상기 제1스카시 브리지 칩이 제1스카시 버스를 통해 출력하는 데이타를 제공받아 외부로 출력하거나, 외부로부터의 데이타를 제1스카시 버스를 통해 상기 제1스카시 브리지 칩으로 제공하는 제1이중화 채널부와, 상기 제1 및 제2저장매체에 저장할 데이타를 제1메모리에 저장한 후에 상기 제1스카시 브리지 칩에 인터럽트를 제공하는 제1중앙처리장치와, 상기 제1 및 제2저장매체에 저장할 데이타를 임시 저장하는 제2메모리와, 인터럽트가 발생하면 상기 제2메모리에 저장된 데이타를 읽어내어 제2스카시 버스를 통해 상기 제2저장매체에 저장함과 아울러 그 데이타를 상기 제2스카시 버스를 통해 출력하고, 상기 제2스카시 버스를 통해 데이타가 제공되면 그 데이타를 상기 제2스카시 버스를 통해 상기 제2저장매체에 저장하는 제2스카시 브리지 칩과, 상기 제2스카시 브리지 칩이 제2스카시 버스를 통해 출력하는 데이타를 제공받아 상기 제1이중화 채널부로 제공하거나, 상기 제1이중화 채널부로부터의 데이타를 제2스카시 버스를 통해 상기 제2스카시 브리지 칩으로 제공하는 제2이중화 채널부와, 상기 제1 및 제2저장매체에 저장할 데이타를 제2메모리에 저장한 후에 상기 제2스카시 브리지 칩에 인터럽트를 제공하는 제2중앙처리장치를 구비하는 것을 특징으로 한다.The present invention for achieving the above object is a first storage medium, a second storage medium, a first memory for temporarily storing data to be stored in the first and second storage media, and if the interrupt occurs the first memory Reads the data stored in the first storage bus, stores the data in the first storage medium through the first SCSI bus, outputs the data through the first SCSI bus, and provides the data through the first SCSI bus. A first SCSI bridge chip stored in the first storage medium via one SCSI bus, and the first SCSI bridge chip receives data output through the first SCSI bus and outputs the data externally, or receives data from the outside. A first redundancy channel unit provided to the first SCSI bridge chip through a SCSI bus and data to be stored in the first and second storage media in a first memory; A first central processing unit providing an interrupt to one SCSI bridge chip, a second memory temporarily storing data to be stored in the first and second storage media, and reading data stored in the second memory when an interrupt occurs. The data is stored in the second storage medium through a second SCSI bus and the data is output through the second SCSI bus. When data is provided through the second SCSI bus, the data is transmitted through the second SCSI bus. A second SCSI bridge chip to be stored in a second storage medium and the second SCSI bridge chip receives data output through a second SCSI bus to provide to the first redundant channel unit or from the first redundant channel unit. A second redundancy channel unit providing data to the second chassis bridge chip through a second bus, and data to be stored in the first and second storage media; After storing in the second memory it is characterized in that a second central processor for providing an interrupt to said second SCSI bridge chip.

이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부 도면에서 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있으나, 이들 특정 상세들은 본 발명의 설명을 위해 예시한 것으로 본 발명이 그들에 한정됨을 의미하는 것은 아니다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. While many specific details are set forth in the following description and in the accompanying drawings, to provide a more general understanding of the invention, these specific details are illustrated for the purpose of illustrating the invention and are not meant to limit the invention thereto. And a detailed description of known functions and configurations that may unnecessarily obscure the subject matter of the present invention will be omitted.

본 발명은 교환기의 저장장치의 이중화된 저장매체를 엑세스하기 위한 SCSI 버스를 저장매체별로 분리하여, 어느 한 SCSI 버스에 이상이 발생되더라도 이상이 발생되지 않은 SCSI 버스와 연결된 저장매체는 엑세스 가능하게 함으로써, 교환기의 안정성을 향상시킨다.According to the present invention, a SCSI bus for accessing a redundant storage medium of a storage device of a switch is separated for each storage medium, so that a storage medium connected to a SCSI bus that does not have an error even if any SCSI bus occurs is accessible. , Improve the stability of the exchanger.

이러한 본 발명의 바람직한 실시예에 따른 교환기의 저장장치의 구성도를 도시한 도 2를 참조하여 본 발명의 실시예를 상세히 설명한다.An embodiment of the present invention will be described in detail with reference to FIG. 2, which shows a configuration diagram of a storage device of an exchanger according to a preferred embodiment of the present invention.

우선 교환기의 프로세서부는 이중화되어 제1 및 제2프로세서부(400,600)로 구성되며, 상기 제1프로세서부(400)는 제1SCSI 버스를 통해 제1저장장치(500)와 연결되고, 제2프로세서부(600)는 제2SCSI 버스를 통해 제2저장장치(700)와 연결된다.First of all, the processor unit of the exchanger is duplexed to include first and second processor units 400 and 600. The first processor unit 400 is connected to the first storage device 500 through a first SCSI bus. The 600 is connected to the second storage device 700 through the second SCSI bus.

상기 제1프로세서부(400)의 CPU(402)는 제1 및 제2저장장치(500,700)에 저장할 데이타를 메모리(404)에 저장하고 SCSI 브리지 칩(406)에 인터럽트를 걸어 그 데이타를 제1 및 제2저장장치(500,700)에 저장하게 한다. 상기 SCSI 브리지 칩(406)은 상기 CPU(402)로부터의 인터럽트에 따라 메모리(404)에 저장된 데이타를 읽어내어 제1SCSI 버스를 통해 제1저장장치(500)의 제1HDD(502)에 저장함과 아울러 이중화 채널부(408)를 통해 제2프로세서부(600)의 SCSI 브리지 칩(606)에 제공한다. 또한 상기 SCSI 브리지 칩(406)은 이중화 채널부(408)를 통해 제2프로세서부(600)로부터 데이타가 제공되면, 그 제공된 데이타를 제1SCSI 버스를 통해 제1저장장치(500)의 제1HDD(502)에 저장한다. 상기 이중화 채널부(408)는 SCSI 브리지 칩(406)이 제공하는 데이타를 제2프로세서부(600)의 이중화 채널부(608)에 제공하거나, 제2프로세서부(600)의 이중화 채널부(608)가 제공하는 데이타를 SCSI 브리지 칩(406)에 제공한다.The CPU 402 of the first processor unit 400 stores data to be stored in the first and second storage devices 500 and 700 in the memory 404 and interrupts the SCSI bridge chip 406 to transmit the data to the first. And second storage devices 500 and 700. The SCSI bridge chip 406 reads the data stored in the memory 404 according to the interrupt from the CPU 402 and stores the data stored in the first HDD 502 of the first storage device 500 through the first SCSI bus. The redundant channel unit 408 is provided to the SCSI bridge chip 606 of the second processor unit 600. In addition, when the SCSI bridge chip 406 provides data from the second processor unit 600 through the redundant channel unit 408, the SCSI bridge chip 406 transfers the provided data to the first HDD of the first storage device 500 through the first SCSI bus. 502). The redundant channel unit 408 provides data provided by the SCSI bridge chip 406 to the redundant channel unit 608 of the second processor unit 600 or the redundant channel unit 608 of the second processor unit 600. Provide data to the SCSI bridge chip 406.

상기 제2프로세서부(600)의 CPU(602)는 제1 및 제2저장장치(500,700)에 저장할 데이타를 메모리(604)에 저장하고 SCSI 브리지 칩(606)에 인터럽트를 걸어 그 데이타를 제1 및 제2저장장치(500,700)에 저장하게 한다. 상기 SCSI 브리지 칩(606)은 상기 CPU(602)로부터의 인터럽트에 따라 메모리(604)에 저장된 데이타를 읽어내어 제2SCSI 버스를 통해 제2저장장치(700)의 제2HDD(702)에 저장함과 아울러 이중화 채널부(608)를 통해 제1프로세서부(400)의 SCSI 브리지 칩(406)에 제공한다. 또한 상기 SCSI 브리지 칩(606)은 이중화 채널부(608)를 통해 제1프로세서부(400)로부터 데이타가 제공되면, 그 제공된 데이타를 제2SCSI 버스를 통해 제2저장장치(700)의 제2HDD(702)에 저장한다. 상기 이중화 채널부(608)는 SCSI 브리지 칩(606)이 제공하는 데이타를 제1프로세서부(400)의 이중화 채널부(408)에 제공하거나, 제1프로세서부(400)의 이중화 채널부(408)가 제공하는 데이타를 SCSI 브리지 칩(606)에 제공한다.The CPU 602 of the second processor unit 600 stores data to be stored in the first and second storage devices 500 and 700 in the memory 604 and interrupts the SCSI bridge chip 606 to transmit the data to the first. And second storage devices 500 and 700. The SCSI bridge chip 606 reads data stored in the memory 604 according to the interrupt from the CPU 602 and stores the data stored in the memory 604 in the second HDD 702 of the second storage device 700 via the second SCSI bus. The redundant channel unit 608 provides the SCSI bridge chip 406 of the first processor unit 400. When the SCSI bridge chip 606 is provided with data from the first processor unit 400 through the redundant channel unit 608, the SCSI bridge chip 606 transfers the provided data to the second HDD of the second storage device 700 through the second SCSI bus. 702). The redundant channel unit 608 provides data provided by the SCSI bridge chip 606 to the redundant channel unit 408 of the first processor unit 400 or the redundant channel unit 408 of the first processor unit 400. Provides data to the SCSI bridge chip 606.

상기와 같이 구성되는 본 발명의 바람직한 실시예에 따른 저장장치의 동작을 제1프로세서부(400)가 액티브상태이고, 제2프로세서부(600)가 스탠바이상태일 경우를 예로 들어 설명한다.The operation of the storage device according to the preferred embodiment of the present invention configured as described above will be described by taking an example in which the first processor 400 is in an active state and the second processor 600 is in a standby state.

상기 제1프로세서부(400)의 CPU(402)는 제1 및 제2저장매체(500,700)에 저장할 데이타를 메모리(404)에 저장한 후에 SCSI 브리지 칩(406)에 인터럽트를 건다. 이에따라 SCSI 브리지 칩(406)은 메모리(404)에서 읽어내어 제1SCSI 버스를 통하여 제1HDD(502)에 저장함과 아울러 제2프로세서부(600)에 제공한다. 상기 제2프로세서부(600)의 SCSI 브리지 칩(606)은 상기 제1프로세서부(400)의 SCSI 브리지 칩(406)이 제공하는 데이타를 이중화 채널부(608)를 통해 제공받아 제2SCSI 버스를 통해 제2HDD(702)에 저장한다. 이로서 제1프로세서부(400)의 CPU(402)로부터의 데이타는 제1 및 제2HDD(502,702)에 저장된다.The CPU 402 of the first processor unit 400 interrupts the SCSI bridge chip 406 after storing data to be stored in the first and second storage media 500 and 700 in the memory 404. Accordingly, the SCSI bridge chip 406 reads from the memory 404 and stores it in the first HDD 502 through the first SCSI bus and provides the second processor unit 600. The SCSI bridge chip 606 of the second processor unit 600 receives data provided by the SCSI bridge chip 406 of the first processor unit 400 through the redundant channel unit 608 to receive the second SCSI bus. The second HDD 702 is stored in the second HDD 702. As a result, data from the CPU 402 of the first processor unit 400 is stored in the first and second HDDs 502 and 702.

상기와 같이 본 발명은 제1 및 제2HDD(502,702)를 엑세스하기 위한 SCSI 버스를 제1SCSI 버스와 제2SCSI 버스로 분리함으로써, 어느 한 SCSI 버스에 이상이 발생하여도 이상이 발생하지 않은 SCSI 버스에 연결된 HDD는 접근할 수 있도록 한다.As described above, the present invention divides a SCSI bus for accessing the first and second HDDs 502 and 702 into a first SCSI bus and a second SCSI bus, so that the SCSI bus does not have any abnormality in any of the SCSI buses. The connected HDD is accessible.

또한 제1 및 제2HDD(502,702)의 엑세스를 SCSI 브리지 칩(406)과 SCSI 브리지 칩(606)이 각각 수행하도록 함으로써, 두 개의 HDD를 하나의 콘트롤러로 제어하기 위하여 사용하였던 고가의 RAID 콘트롤러를 제거할 수 있게 된다.Also, by allowing the SCSI bridge chip 406 and the SCSI bridge chip 606 to access the first and second HDDs 502 and 702, respectively, the expensive RAID controller used to control two HDDs with one controller is removed. You can do it.

상술한 바와 같이 본 발명은 이중화된 저장매체를 접근하기 위한 SCSI 버스를 각각 분리시킴으로써, 어느 한 SCSI 버스에 이상이 발생하여도 이상이 발생하지 않은 SCSI 버스에 연결된 저장매체는 엑세스할 수 있도록 하여 교환기의 안정성을 향상시키는 이점이 있다.As described above, the present invention separates the SCSI buses for accessing the redundant storage media, so that the storage media connected to the SCSI bus which does not fail even if any SCSI bus occurs can be accessed. There is an advantage to improve the stability.

또한 저장매체를 이중화하여 사용하면서도 고가의 RAID 콘트롤러를 사용하지 않아도 되도록 하는 이점이 있다.In addition, there is an advantage that the use of redundant storage media, but do not have to use an expensive RAID controller.

Claims (1)

교환기의 저장장치에 있어서,In the storage of the exchanger, 제1저장매체와,The first storage medium, 제2저장매체와,A second storage medium, 상기 제1 및 제2저장매체에 저장할 데이타를 임시 저장하는 제1메모리와,A first memory for temporarily storing data to be stored in the first and second storage media; 인터럽트가 발생하면 상기 제1메모리에 저장된 데이타를 읽어내어 제1스카시 버스를 통해 상기 제1저장매체에 저장함과 아울러 그 데이타를 상기 제1스카시 버스를 통해 출력하고, 상기 제1스카시 버스를 통해 데이타가 제공되면 그 데이타를 상기 제1스카시 버스를 통해 상기 제1저장매체에 저장하는 제1SCSI 브리지 칩과,When an interrupt occurs, data stored in the first memory is read, stored in the first storage medium through a first bus, and the data is output through the first bus, and the data is transmitted through the first bus. A first SCSI bridge chip for storing the data in the first storage medium through the first SCSI bus, 상기 제1스카시 브리지 칩이 제1스카시 버스를 통해 출력하는 데이타를 제공받아 외부로 출력하거나, 외부로부터의 데이타를 제1스카시 버스를 통해 상기 제1스카시 브리지 칩으로 제공하는 제1이중화 채널부와,A first dual channel unit configured to receive data output from the first SCSI bridge chip through the first SCSI bus and output the data to the outside, or provide data from the outside to the first SCSI bridge chip through the first SCSI bus; , 상기 제1 및 제2저장매체에 저장할 데이타를 제1메모리에 저장한 후에 상기 제1스카시 브리지 칩에 인터럽트를 제공하는 제1중앙처리장치와,A first central processing apparatus for providing an interrupt to the first chassis bridge chip after storing data to be stored in the first and second storage media in a first memory; 상기 제1 및 제2저장매체에 저장할 데이타를 임시 저장하는 제2메모리와,A second memory for temporarily storing data to be stored in the first and second storage media; 인터럽트가 발생하면 상기 제2메모리에 저장된 데이타를 읽어내어 제2스카시 버스를 통해 상기 제2저장매체에 저장함과 아울러 그 데이타를 상기 제2스카시 버스를 통해 출력하고, 상기 제2스카시 버스를 통해 데이타가 제공되면 그 데이타를 상기 제2스카시 버스를 통해 상기 제2저장매체에 저장하는 제2스카시 브리지 칩과,When an interrupt occurs, data stored in the second memory is read out, stored in the second storage medium through a second SCSI bus, and the data is output through the second SCSI bus, and data is transmitted through the second SCSI bus. A second SCSI bridge chip for storing the data in the second storage medium through the second SCSI bus; 상기 제2스카시 브리지 칩이 제2스카시 버스를 통해 출력하는 데이타를 제공받아 상기 제1이중화 채널부로 제공하거나, 상기 제1이중화 채널부로부터의 데이타를 제2스카시 버스를 통해 상기 제2스카시 브리지 칩으로 제공하는 제2이중화 채널부와,The second SCSI bridge chip receives data output through the second SCSI bus and provides the data to the first redundant channel unit or transmits data from the first redundant channel unit through the second SCSI bus. A second redundancy channel unit provided by 상기 제1 및 제2저장매체에 저장할 데이타를 제2메모리에 저장한 후에 상기 제2스카시 브리지 칩에 인터럽트를 제공하는 제2중앙처리장치를 구비하는 것을 특징으로 하는 교환기의 저장장치.And a second central processing unit for interrupting the second chassis bridge chip after storing data to be stored in the first and second storage media in a second memory.
KR1019990038093A 1999-09-08 1999-09-08 Storage apparatus for exchange KR20010026668A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990038093A KR20010026668A (en) 1999-09-08 1999-09-08 Storage apparatus for exchange

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990038093A KR20010026668A (en) 1999-09-08 1999-09-08 Storage apparatus for exchange

Publications (1)

Publication Number Publication Date
KR20010026668A true KR20010026668A (en) 2001-04-06

Family

ID=19610539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990038093A KR20010026668A (en) 1999-09-08 1999-09-08 Storage apparatus for exchange

Country Status (1)

Country Link
KR (1) KR20010026668A (en)

Similar Documents

Publication Publication Date Title
US6513102B2 (en) Internal copy for a storage controller
US6505305B1 (en) Fail-over of multiple memory blocks in multiple memory modules in computer system
US8195918B2 (en) Memory hub with internal cache and/or memory access prediction
US6578128B1 (en) Address management for a shared memory region on a multi-processor controller board
JPH07281840A (en) Dual-disk recording device
US5596727A (en) Arrangement for expanding the device capacity of a bus
US7069409B2 (en) System for addressing a data storage unit used in a computer
US5375217A (en) Method and apparatus for synchronizing disk drive requests within a disk array
KR100299127B1 (en) Apparatus and method for dualizing main processor in asynchronous transfer mode exchanger
KR20010026668A (en) Storage apparatus for exchange
US7506130B2 (en) Mirrored computer memory on split bus
JPH0122653B2 (en)
KR100467102B1 (en) Data storage system
US6643722B1 (en) Data storage system having director boards with plural processors
JPS62226500A (en) Memory access system
KR19990047968A (en) Structure of Array Controller with Dual I / O Bus for Raid System
JP4097850B2 (en) Disk system
JP2011232962A (en) Disk array device and method for controlling mirrored cache
KR100331042B1 (en) Dual storage apparatus in communication system
KR100367778B1 (en) Processor module redundancy
KR100308149B1 (en) Disk array controll device and control method
KR19980052698A (en) Data storage device with RAID controller
JP2001109581A (en) Hard disk system
JPS61134859A (en) Backup controlling system of memory
JPH041845A (en) Adaptor access system for multiplex system

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid