KR20010026505A - Radio frequency condensor using for integrated ceramic module - Google Patents
Radio frequency condensor using for integrated ceramic module Download PDFInfo
- Publication number
- KR20010026505A KR20010026505A KR1019990037857A KR19990037857A KR20010026505A KR 20010026505 A KR20010026505 A KR 20010026505A KR 1019990037857 A KR1019990037857 A KR 1019990037857A KR 19990037857 A KR19990037857 A KR 19990037857A KR 20010026505 A KR20010026505 A KR 20010026505A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode patterns
- patterns
- electrode
- capacitor
- present
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
Abstract
Description
본 발명은 적층 세라믹 모듈 내부에 들어가는 내장형 콘덴서의 전극패턴에 관한 것으로, 콘덴서가 차지하는 면적을 최소화하면서 용량 특성 및 고주파 특성을 얻을 수 있는 세라믹 적층 모듈용 고주파 콘덴서에 관한 것이다.The present invention relates to an electrode pattern of a built-in condenser that enters into a multilayer ceramic module, and relates to a high frequency capacitor for a ceramic multilayer module capable of obtaining capacitive characteristics and high frequency characteristics while minimizing an area occupied by the capacitor.
모듈 내부에 들어가는 내장형 콘덴서는 MLCC(Multi-Layer Ceramic Condensor)와는 달리 전극 각 층마다 포트(port)가 존재할 수 없기 때문에 비아콘택트(via contact)로 각 층을 연결한다.Unlike the MLCC (Multi-Layer Ceramic Condensor), the built-in capacitor inside the module connects each layer by via contact because a port cannot exist in each layer of the electrode.
도 1 및 도 2는 모듈 내부에 들어가는 종래의 내장형 콘덴서의 전극 패턴을 개략적으로 도시한 개략도 및 도 1의 종단면도이다.1 and 2 are schematic diagrams schematically illustrating electrode patterns of a conventional built-in condenser entering a module and a longitudinal cross-sectional view of FIG. 1.
도시된 바와 같이, 종래의 내장형 콘덴서는 정전용량이 축적되는 유효면적(A)을 갖는 다수의 전극패턴(1a,1b,1c,1d)이 적층되며, 전극패턴(1a,1b,1c,1d) 사이에는 얇은 절연층(12,2b,2c)이 적층된다. 한편, 적층된 다수의 전극패턴(1a,1b,1c,1d)을 한쌍의 평행한 구조로 형성하기 위해 전극패턴(1a,1b,1c,1d)의 양단에 교번적으로 패드(3a,3b,3c,3d)가 형성되고, 패드(3a,3b,3c,3d) 상에 비아홀(4a,4b,4c,4d)을 형성하고 도전성 물질로 비아컨택(5)을 형성하여 다층구조를 갖는 콘덴서를 형성한다.As shown, a conventional built-in capacitor is stacked with a plurality of electrode patterns (1a, 1b, 1c, 1d) having an effective area (A) in which capacitance is accumulated, and electrode patterns (1a, 1b, 1c, 1d) Thin insulating layers 12, 2b and 2c are stacked in between. Meanwhile, in order to form a plurality of stacked electrode patterns 1a, 1b, 1c, and 1d in a pair of parallel structures, pads 3a, 3b, and the like are alternately disposed at both ends of the electrode patterns 1a, 1b, 1c, and 1d. 3c and 3d are formed, via holes 4a, 4b, 4c and 4d are formed on the pads 3a, 3b, 3c and 3d, and via contacts 5 are formed of a conductive material to form a capacitor having a multilayer structure. Form.
미설명 부호 6은 입,출력단자이다.Reference numeral 6 is an input / output terminal.
그런데 이와 같은 종래의 내장형 콘덴서는 전극패턴(1a,1b,1c,1d)을 교번적으로 연결하기 위한 패드(3a,3b,3c,3d)가 돌출되므로 모듈에서 콘덴서 소자가 차지하는 면적이 넓어지게 된다. 이와 같은 패드(3a,3b,3c,3d) 부분은 정전용량의 증가에 영향을 주지 못하므로 패드로 인해 결과적으로 유효면적이 줄어드는 단점이 있었다.However, in the conventional built-in capacitor, the pads 3a, 3b, 3c, and 3d for alternately connecting the electrode patterns 1a, 1b, 1c, and 1d are protruded, thereby increasing the area occupied by the capacitor element in the module. . Since the pads 3a, 3b, 3c, and 3d do not affect the increase in capacitance, the pads have a disadvantage in that the effective area is reduced.
또한, 전극패턴(1a,1b,1c,1d)으로부터 돌출된 패드(3a,3b,3c,3d)를 통해 콘덴서의 입력단자(6) 및 출력단자(7)가 연결되는 구조는 전극패턴(1a,1b,1c,1d)에서 패드(3a,3b,3c,3d)로 인해 연장되는 길이만큼 실제적인 신호이동거리가 길어져 콘덴서의 고주파 특성이 저하되는 단점이 있었다.In addition, the structure in which the input terminal 6 and the output terminal 7 of the capacitor are connected through the pads 3a, 3b, 3c, and 3d protruding from the electrode patterns 1a, 1b, 1c, and 1d is the electrode pattern 1a. Since the actual signal travel distance is extended by the lengths of the pads 3a, 3b, 3c, and 3d in the pads 1b, 1c, and 1d, the high frequency characteristics of the capacitors are deteriorated.
따라서 본 발명은 이와같은 종래의 문제점을 해결하기 위한 것으로, 모듈에 내장되는 콘덴서가 차지하는 면적을 최소화하면서도 전극패턴의 유효면적을 최대화하고, 비아컨택을 통한 신호이동거리를 단축하여 용량 특성 및 고주파 특성을 향상시킬 수 있는 세라믹 적층 모듈용 고주파 콘덴서를 제공하는데 그 목적이 있다.Accordingly, the present invention is to solve such a conventional problem, while maximizing the effective area of the electrode pattern while minimizing the area occupied by the capacitor embedded in the module, and by reducing the signal travel distance through the via contact, the capacity characteristics and high frequency characteristics It is an object of the present invention to provide a high frequency capacitor for a ceramic multilayer module that can improve the performance of the present invention.
이와같은 목적을 실현하기 위한 본 발명은 정전용량이 축적되는 유효면적(A)을 갖는 다수의 전극패턴이 적층되고, 전극패턴 사이에 절연층이 적층되는 세라믹 적층 모듈용 고주파 콘덴서에 있어서, 적층된 전극패턴의 양단에 교번적으로 오목하게 들어간 절연패턴이 형성되고, 절연패턴 상에 수직한 방향으로 비아홀이 형성되어 도전성 물질로 비아컨택을 형성하여 적층된 다수의 전극패턴이 교번적으로 전기적으로 연결되어 한쌍의 평행한 전극패턴 구조로 형성되는 세라믹 적층 모듈용 고주파 콘덴서를 제공한다.The present invention for achieving the above object is a high frequency capacitor for a ceramic multilayer module in which a plurality of electrode patterns having an effective area (A) in which capacitance is accumulated, and an insulating layer are laminated between the electrode patterns. An insulating pattern is formed to alternately concave on both ends of the electrode pattern, and a via hole is formed in a direction perpendicular to the insulating pattern to form a via contact with a conductive material, thereby electrically connecting a plurality of stacked electrode patterns alternately. The present invention provides a high frequency capacitor for a ceramic multilayer module formed of a pair of parallel electrode pattern structures.
본 발명에 따르면, 전극패턴 내부에 절연패턴을 교번적으로 마련함으로써 모듈에 내장되는 콘덴서가 차지하는 면적을 최소화하면서도 비아컨택을 통한 신호이동거리를 단축시킬 수 있어 용량 특성 및 고주파 특성을 향상시킬 수 있다.According to the present invention, by alternately providing an insulating pattern inside the electrode pattern, the signal travel distance through the via contact can be shortened while minimizing the area occupied by the capacitor embedded in the module, thereby improving the capacitance characteristics and the high frequency characteristics. .
본 발명의 상기 목적과 여러 가지 장점은 이 기술 분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 아래에 기술되는 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.The above objects and various advantages of the present invention will become more apparent from the preferred embodiments of the invention described below with reference to the accompanying drawings by those skilled in the art.
도 1은 모듈 내부에 들어가는 종래의 내장형 콘덴서의 전극 패턴을 개략적으로 도시한 개략도,1 is a schematic diagram schematically showing an electrode pattern of a conventional built-in condenser entering a module;
도 2는 도 1의 종단면도,2 is a longitudinal cross-sectional view of FIG.
도 3은 본 발명에 따른 세라믹 적층 모듈용 고주파 콘덴서를 도시한 개략도,3 is a schematic view showing a high frequency capacitor for a ceramic multilayer module according to the present invention;
도 4는 도 4의 종단면도,4 is a longitudinal sectional view of FIG. 4;
도 5a 내지 도 5c는 본 발명에 따른 고주파 특성(SRF)을 비교한 그래프.5A to 5C are graphs comparing high frequency characteristics (SRF) according to the present invention.
＜도면의 주요부분에 대한 부호의 설명＞<Description of the code | symbol about the principal part of drawing>
10a,10b,10c,10d : 전극패턴 12a,12b,12c : 절연층10a, 10b, 10c, 10d: electrode patterns 12a, 12b, 12c: insulating layer
14a,14b,14c,14d : 절연패턴 16a,16b,16c,16d : 비아홀14a, 14b, 14c, 14d: Insulation pattern 16a, 16b, 16c, 16d: Via hole
18a,18b : 비아컨택 20 : 입력단자18a, 18b: Via contact 20: Input terminal
22 : 출력단자22: output terminal
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.
도 3은 본 발명에 따른 세라믹 적층 모듈용 고주파 콘덴서를 도시한 개략도이며, 도 4는 도 3의 종단면도이다.Figure 3 is a schematic diagram showing a high frequency capacitor for a ceramic multilayer module according to the present invention, Figure 4 is a longitudinal cross-sectional view of FIG.
도시된 바와 같이, 본 발명에 따른 세라믹 적층 모듈용 고주파 콘덴서는 각 전극패턴(10a,10b,10c,10d)에서 패드가 생략되고, 직접 전극패턴(10a,10b,10c,10d)의 내부에 비아컨택(18)이 형성되어 전극패턴(10a,10b,10c,10d)이 교번되게 전기적으로 연결된다.As shown, in the high frequency capacitor for the ceramic multilayer module according to the present invention, pads are omitted from each electrode pattern 10a, 10b, 10c, and 10d, and vias are formed directly in the electrode patterns 10a, 10b, 10c, and 10d. The contact 18 is formed so that the electrode patterns 10a, 10b, 10c, and 10d are electrically connected alternately.
본 발명에 따른 전극패턴(10a,10b,10c,10d)은 "ㄷ"형상으로 오목홈이 형성된 모양으로 이루어진 정전용량이 축적되는 유효면적(A)을 가지며, 오목홈 부분에는 절연패턴(14a,14b,14c,14d)이 형성된다. 이와 같은 전극패턴(10a,10b,10c,10d)은 적층시키면서 수평방향으로 180°회전시켜 절연패턴(14b,14d)의 위치가 교번적으로 적층되도록 한다. 전극패턴(10a,10b,10c,10d) 사이에는 절연층(12a,12b,12c)이 적층된다.The electrode patterns 10a, 10b, 10c, and 10d according to the present invention have an effective area A in which capacitance is formed in the shape of a concave groove formed in a "c" shape, and the insulating patterns 14a, 14b, 14c, 14d) are formed. The electrode patterns 10a, 10b, 10c, and 10d are rotated by 180 ° in the horizontal direction while being stacked so that the positions of the insulating patterns 14b and 14d are alternately stacked. The insulating layers 12a, 12b, and 12c are stacked between the electrode patterns 10a, 10b, 10c, and 10d.
여기서 본 발명에 따른 전극패턴(10a,10b,10c,10d)의 형상은 오목홈이 형성된 "ㄷ"형상으로 한정되는 것은 아니며, 당업자라면 본 발명의 기술적 사상의 범주내에서 그 형상 및 구조를 다양하게 변경할 수 있다.Herein, the shape of the electrode patterns 10a, 10b, 10c, and 10d according to the present invention is not limited to the shape of the concave groove "", and those skilled in the art can vary the shape and structure within the scope of the technical idea of the present invention. Can be changed.
한편, 교번적으로 적층된 절연패턴(14a,14b,14c,14d) 상에 수직한 방향으로 한쌍의 비아홀(16a,16b,16c,16d)이 형성된다. 물론 절연패턴(14a,14b,14c,14d) 상부 또는 하부에 있는 전극패턴(10a,10b,10c,10d) 및 절연층(12a,12b,12c)도 함께 비아홀(16a,16b,16c,16d)이 형성된다. 비아홀(16a,16b,16c,16d) 내부에는 도전성 물질이 채워져 비아컨택(18)을 형성한다.Meanwhile, a pair of via holes 16a, 16b, 16c, and 16d are formed in the vertical direction on the alternately stacked insulating patterns 14a, 14b, 14c, and 14d. Of course, the electrode patterns 10a, 10b, 10c, and 10d and the insulating layers 12a, 12b, and 12c above or below the insulating patterns 14a, 14b, 14c, and 14d are also connected to the via holes 16a, 16b, 16c, and 16d. Is formed. A conductive material is filled in the via holes 16a, 16b, 16c, and 16d to form the via contact 18.
적층된 각 층간의 전극패턴(10a,10b,10c,10d)은 절연층(12a,12b,12c)에 의해 절연되고, 절연패턴(14b,14d)을 통과하는 비아컨택(18a)은 절연되는 반면에 전극패턴(10a,10c)을 통과하는 비아컨택(18a)만이 전기적으로 연결되며, 반대방향으로 형성된 절연패턴(14a,14c)을 통과하는 비아컨택(18b)는 적층된 전극패턴(10b,10d)만을 전기적으로 연결하므로 한쌍의 서로 다른 전극을 갖는 콘덴서를 구성하게 된다.The electrode patterns 10a, 10b, 10c, and 10d between the stacked layers are insulated by the insulating layers 12a, 12b, and 12c, and the via contacts 18a passing through the insulating patterns 14b and 14d are insulated. Only via contacts 18a passing through the electrode patterns 10a and 10c are electrically connected to each other, and via contacts 18b passing through the insulating patterns 14a and 14c formed in opposite directions are stacked electrode patterns 10b and 10d. ) Is electrically connected to form a capacitor having a pair of different electrodes.
콘덴서의 입력단자(20) 및 출력단자(22)는 한쌍의 비아컨택(18a,18b)에 각각 전기적으로 연결되어 모듈 내부에 내장된 다른 소자에 전기적으로 연결된다.The input terminal 20 and the output terminal 22 of the capacitor are electrically connected to a pair of via contacts 18a and 18b, respectively, and are electrically connected to other elements embedded in the module.
이와 같은 패턴구조로 형성된 콘덴서는 모듈 내부에서 차지하는 면적을 최소화할 수 있다. 즉, 기존의 패턴구조처럼 유효면적(A)에 해당하는 길이(d1)와 함께 그 양측면으로 돌출되어 형성되는 패드부(d2)로 인해 콘덴서의 전체 길이(d)가 확장되지 않고, 콘덴서의 전체 길이(D)가 유효면적에 해당하는 길이(D)와 동일하므로 불필요하게 소모되는 면적이 발생되지 않는다.Capacitors formed in such a pattern structure can minimize the area occupied in the module. That is, due to the pad portion d 2 protruding from both sides along with the length d 1 corresponding to the effective area A as in the conventional pattern structure, the entire length d of the capacitor does not expand, Since the total length D of is equal to the length D corresponding to the effective area, an unnecessary waste area is not generated.
또한, 비아컨택(18)을 통한 신호이동거리를 단축시킬 수 있어 고주파 특성을 향상시킬 수 있다. 즉, 입출력 신호가 비아컨택(18)을 통해 바로 전극패턴(10a,10b,10c,10d)으로 연결되기 때문에 기존의 패드를 거쳐 전극패턴(10a,10b,10c,10d)에 연결되던 구조에 비해 고주파 특성이 향상된다.In addition, the signal travel distance through the via contact 18 can be shortened, thereby improving the high frequency characteristics. That is, since the input / output signal is directly connected to the electrode patterns 10a, 10b, 10c, and 10d through the via contact 18, the structure is connected to the electrode patterns 10a, 10b, 10c, and 10d through a conventional pad. High frequency characteristics are improved.
도 5a 내지 5c는 본 발명에 따른 고주파 특성(SRF ; self resonance frequency)을 비교한 그래프이다.5a to 5c are graphs comparing high frequency characteristics (SRF; self resonance frequency) according to the present invention.
콘덴서 제작과정에서 실제 생산된 콘덴서는 이론치와는 달리 콘덴서로 작용하다가 인덕터로 작용하기 시작하는 자기 공명(self resonance)이 발생되는데 이는 콘덴서 제작과정에서 기생(parastic series) 인덕턴스 L의 영향 때문이며, 일반적으로 콘덴서의 정전용량이 커지면 SRF가 낮아지며, 같은 정전용량에서 SRF가 낮아지는 것은 고주파 대역에 사용할때는 그만큼 SRF점에 빨리 도달하게 되므로 불리하게 작용한다.Unlike the theory, the actual capacitor produced in the manufacturing process produces a magnetic resonance that acts as a capacitor and then acts as an inductor due to the influence of the parasitic inductance L in the capacitor manufacturing process. The larger the capacitance of the capacitor, the lower the SRF, and lowering the SRF at the same capacitance is disadvantageous since the SRF point is reached quickly when used in the high frequency band.
도 5a는 본 발명에 따른 전극패턴(10a,10b,10c,10d) 구조의 고주파 특성이며, 도 5b와 도 5c는 종래의 전극패턴(10a,10b,10c,10d) 구조로 본 발명에 따른 전극패턴(10a,10b,10c,10d) 구조와 동일한 정전용량을 얻을 수 있도록 각각 적층수(도 5b)와 유효면적(도 5c)을 증가시킨 것이다.5A is a high frequency characteristic of the electrode pattern (10a, 10b, 10c, 10d) structure according to the present invention, Figures 5b and 5c is a conventional electrode pattern (10a, 10b, 10c, 10d) structure according to the present invention The number of stacked layers (FIG. 5B) and the effective area (FIG. 5C) were increased to obtain the same capacitance as that of the patterns 10a, 10b, 10c, and 10d.
도 5의 그래프에서 좌측 3시 방향은 측정 시작점이며, 시계방향으로 나타난 굵은 선은 측정 시작점으로부터 주파수를 단계적으로 높여 최대 6GHz 에서의 기생 인덕턴스 L을 나타낸 것이다. 한편, 9시 방향은 SRF점이다. 즉, 3시 방향에서 SRF점 까지는 콘덴서로 작용하며, SRF점을 넘어서는 인덕터로 작용함을 의미한다.In the graph of FIG. 5, the left 3 o'clock direction is a measurement start point, and the thick line shown in the clockwise direction shows the parasitic inductance L up to 6 GHz by increasing the frequency step by step from the measurement start point. The 9 o'clock direction is an SRF point. In other words, from 3 o'clock to the SRF point acts as a capacitor, it means that acts as an inductor beyond the SRF point.
도시된 바와 같이, 주파수를 6GHz 까지 증가했을 때 본 발명에 따른 도 5a보다 도 5b 및 도 5c의 기생 인덕턴스 L 성분이 더 먼저 증가함을 보이고 있다. 이는 본 발명에 따른 도 5a의 SRF점에 도달하는 주파수가 도 5b 및 도 5c의 SRF점에 도달하는 주파수보다 높다는 것을 의미한다.As shown, the parasitic inductance L component of FIGS. 5B and 5C increases earlier than FIG. 5A according to the present invention when the frequency is increased to 6 GHz. This means that the frequency reaching the SRF point of FIG. 5A according to the present invention is higher than the frequency reaching the SRF point of FIGS. 5B and 5C.
따라서, 본 발명에 따른 전극패턴(10a,10b,10c,10d) 구조의 콘덴서가 고주파 특성에 유리함을 알 수 있다.Therefore, it can be seen that the capacitor of the electrode pattern (10a, 10b, 10c, 10d) structure according to the present invention is advantageous in high frequency characteristics.
이상, 상기 내용은 본 발명의 바람직한 일실시예를 단지 예시한 것으로 본 발명의 당업자는 본 발명의 요지를 변경시키지 않고 본 발명에 대한 수정 및 변경을 가할 수 있음을 인지해야 한다.In the above description, it should be understood that those skilled in the art can make modifications and changes to the present invention without changing the gist of the present invention as merely illustrative of a preferred embodiment of the present invention.
상술한 바와 같이 본 발명에 따르면, 전극패턴(10a,10b,10c,10d) 내부에 절연패턴(14a,14b,14c,14d)을 교번적으로 마련함으로써 모듈에 내장되는 콘덴서가 차지하는 면적을 최소화하면서도 비아컨택(18)을 통한 신호이동거리를 단축시킬 수 있어 용량 특성 및 고주파 특성을 향상시키는 효과를 얻을 수 있다.According to the present invention as described above, by alternately providing the insulating patterns (14a, 14b, 14c, 14d) in the electrode patterns (10a, 10b, 10c, 10d) while minimizing the area occupied by the capacitor embedded in the module Since the signal travel distance through the via contact 18 can be shortened, an effect of improving the capacitance characteristic and the high frequency characteristic can be obtained.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990037857A KR20010026505A (en) | 1999-09-07 | 1999-09-07 | Radio frequency condensor using for integrated ceramic module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990037857A KR20010026505A (en) | 1999-09-07 | 1999-09-07 | Radio frequency condensor using for integrated ceramic module |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010026505A true KR20010026505A (en) | 2001-04-06 |
Family
ID=19610367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990037857A KR20010026505A (en) | 1999-09-07 | 1999-09-07 | Radio frequency condensor using for integrated ceramic module |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010026505A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170200559A1 (en) * | 2014-06-25 | 2017-07-13 | Samsung Electro-Mechanics Co., Ltd. | Thin film type capacitor element and method of manufacturing the same |
| CN110291602A (en) * | 2017-02-17 | 2019-09-27 | 株式会社村田制作所 | Solid electrolytic capacitor And Manufacturing approach |
-
1999
- 1999-09-07 KR KR1019990037857A patent/KR20010026505A/en not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170200559A1 (en) * | 2014-06-25 | 2017-07-13 | Samsung Electro-Mechanics Co., Ltd. | Thin film type capacitor element and method of manufacturing the same |
| US9984823B2 (en) | 2014-06-25 | 2018-05-29 | Samsung Electro-Mechanics Co., Ltd. | Capacitor element and method of manufacturing the same |
| US10199171B2 (en) * | 2014-06-25 | 2019-02-05 | Samsung Electro-Mechanics Co., Ltd. | Thin film type capacitor element and method of manufacturing the same |
| CN110890217A (en) * | 2014-06-25 | 2020-03-17 | 三星电机株式会社 | Capacitor device and method for manufacturing the same |
| CN110291602A (en) * | 2017-02-17 | 2019-09-27 | 株式会社村田制作所 | Solid electrolytic capacitor And Manufacturing approach |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070279836A1 (en) | Monolithic capacitor and mounting structure thereof | |
| KR100691146B1 (en) | Multi-layered chip capacitor and printed circuit board embedding the same | |
| US8283990B2 (en) | Signal transmission communication unit and coupler | |
| CN110959197B (en) | Distributed LC filter structure | |
| US20080225463A1 (en) | Layered capacitor and mounting structure | |
| US7528433B2 (en) | Capacitor structure | |
| CN109496460B (en) | Printed wiring board | |
| KR100586947B1 (en) | Multi-layer ceramic capacitor structured for reducing inductance | |
| KR20010026505A (en) | Radio frequency condensor using for integrated ceramic module | |
| KR20010036982A (en) | Radio frequency condensor using for integrated ceramic module | |
| JP2008205403A (en) | Integrated circuit | |
| US7403083B2 (en) | Multiple resonance filter | |
| US7782157B2 (en) | Resonant circuit, filter circuit, and multilayered substrate | |
| JP2001015384A (en) | Multilayer ceramic capacitor | |
| JP3511569B2 (en) | Multilayer capacitors | |
| JP6317890B2 (en) | High frequency filter and high frequency module including the same | |
| JP2009177799A (en) | Radio communication module | |
| US6337791B1 (en) | Capacitor featuring internal electrode with pad | |
| JP5408187B2 (en) | ANTENNA DEVICE AND RADIO COMMUNICATION DEVICE USING THE SAME | |
| KR100344626B1 (en) | chip inductor | |
| KR100370515B1 (en) | Laminated ceramic capacitor | |
| JPH10150337A (en) | Reflection characteristic adjustment method for lc low pass filter | |
| JP2002217667A (en) | Laminated lc filter | |
| JP3100036B2 (en) | High frequency circuit such as VCO using multilayer substrate | |
| JP2008252950A (en) | Antenna system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |