JP5408187B2

JP5408187B2 - ANTENNA DEVICE AND RADIO COMMUNICATION DEVICE USING THE SAME

Info

Publication number: JP5408187B2
Application number: JP2011108187A
Authority: JP
Inventors: 尚明歌川; 正樹松島; 圭鈴木
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2011-05-13
Filing date: 2011-05-13
Publication date: 2014-02-05
Anticipated expiration: 2031-05-13
Also published as: JP2012239116A

Description

本発明は、アンテナ装置に関し、特に、プリント基板上に実装されて使用される積層構造の表面実装アンテナに関するものである。また、本発明は、そのようなアンテナ装置を用いた高性能な無線通信機器に関するものである。 The present invention relates to an antenna device, and more particularly to a surface-mounted antenna having a laminated structure that is used by being mounted on a printed board. The present invention also relates to a high-performance wireless communication device using such an antenna device.

アンテナを広帯域化或いはマルチバンド化する技術として、無給電素子を用いる方法や放射素子を分岐させる方法が知られている（特許文献１、２参照）。しかし、これらの方法ではアンテナの体積が増えるため小型化が難しいという問題がある。 As a technique for widening or multibanding an antenna, a method using a parasitic element and a method of branching a radiating element are known (see Patent Documents 1 and 2). However, these methods have a problem that miniaturization is difficult because the volume of the antenna increases.

また、複数のチップインダクタやチップキャパシタで構成されたインピーダンス整合回路を用いることによって広帯域化又はマルチバンド化を図る技術も知られている。しかし、この技術もプリント基板上において実装面積が大きくなりやすく、多数のチップ部品を使用することによりコストが増加するという問題がある。この問題を解決するため、インダクタ及びキャパシタをワンパッケージ化した積層構造のインピーダンス整合回路及びこのインピーダンス整合回路と放射素子とをさらにワンパッケージ化したアンテナが提案されている（特許文献３参照）。 There is also known a technique for achieving a wide band or a multi-band by using an impedance matching circuit composed of a plurality of chip inductors and chip capacitors. However, this technique also has a problem that the mounting area tends to increase on a printed circuit board, and the cost increases due to the use of a large number of chip components. In order to solve this problem, an impedance matching circuit having a laminated structure in which an inductor and a capacitor are packaged in one package and an antenna in which this impedance matching circuit and a radiating element are further packaged in one package have been proposed (see Patent Document 3).

特開２０００−０２２４２１号公報JP 2000-022421 A 特開２００３−２１８６２３号公報JP 2003-218623 A 特開２００４−３３６２５０号公報JP 2004-336250 A

しかしながら、積層構造のインピーダンス整合回路又はアンテナにおいては、インダクタ及びキャパシタは複数存在し且つ近接しているため、それらが互いに干渉し合い、アンテナ損失やアンテナ特性の製造上のばらつきを生じさせるという問題がある。また、たとえ放射素子とインピーダンス整合回路とのワンパッケージ化が可能であったとしても、放射素子自身を小型化しない限り、チップアンテナ全体を小型化することは難しい。 However, in an impedance matching circuit or antenna having a laminated structure, since there are a plurality of inductors and capacitors that are close to each other, they interfere with each other, resulting in a manufacturing variation in antenna loss and antenna characteristics. is there. Even if the radiating element and the impedance matching circuit can be made into one package, it is difficult to downsize the entire chip antenna unless the radiating element itself is downsized.

本発明は、上記課題を解決するためになされたものであり、本発明の目的は、インピーダンス整合回路として機能するアンテナ素子を用いてプリント基板全体をアンテナとして動作させると共に、アンテナ損失やアンテナ特性のばらつきを低減することが可能なアンテナ装置を提供することにある。また、本発明は、そのようなアンテナ装置を用いた高性能な無線通信機器を提供することにある。 The present invention has been made to solve the above-described problems, and an object of the present invention is to operate the entire printed circuit board as an antenna using an antenna element that functions as an impedance matching circuit, and to reduce antenna loss and antenna characteristics. An object of the present invention is to provide an antenna device capable of reducing variations. Another object of the present invention is to provide a high-performance wireless communication device using such an antenna device.

上記課題を解決するため、本発明によるアンテナ装置は、アンテナ素子と、前記アンテナ素子が実装されたプリント基板とを備え、前記プリント基板は、グランドパターンが含まれる主回路領域と、前記グランドパターンが実質的に排除されたアンテナ実装領域と、前記主回路領域から前記アンテナ実装領域内に引き込まれた給電ラインとを有し、前記アンテナ素子は、誘電体からなる基体と、前記基体の内部に形成されたインピーダンス整合回路とを備え、前記インピーダンス整合回路は、前記給電ラインに並列接続された第１のキャパシタと、前記給電ラインに直列接続された第２のキャパシタを含み、前記第１及び第２のキャパシタは垂直方向及び水平方向に対して互いに重ならないように配置されていることを特徴とする。 In order to solve the above problems, an antenna device according to the present invention includes an antenna element and a printed circuit board on which the antenna element is mounted. The printed circuit board includes a main circuit area including a ground pattern, and the ground pattern includes The antenna mounting area is substantially excluded, and a feed line drawn into the antenna mounting area from the main circuit area, and the antenna element is formed in a base made of a dielectric and inside the base The impedance matching circuit includes a first capacitor connected in parallel to the power supply line, and a second capacitor connected in series to the power supply line, the first and second capacitors The capacitors are arranged so as not to overlap each other in the vertical direction and the horizontal direction.

本発明によれば、インピーダンス整合用の第１のキャパシタＣ１と、共振周波数調整用の第２のキャパシタＣ２とを内蔵し、キャパシタＣ１，Ｃ２間の浮遊容量が低減されたアンテナ装置を提供することができる。 According to the present invention, there is provided an antenna device including a first capacitor C1 for impedance matching and a second capacitor C2 for adjusting a resonance frequency, in which stray capacitance between the capacitors C1 and C2 is reduced. Can do.

本発明において、前記アンテナ素子は、前記基体の内部に形成された第１乃至第５のスルーホール導体をさらに備え、前記第１のキャパシタの一端は、前記第１のスルーホール導体を経由して前記プリント基板上の給電ラインに接続されており、前記第１のキャパシタの他端は第２のスルーホール導体を経由して接地電位に接続されており、前記第２のキャパシタの一端は、前記第３のスルーホール導体を経由して第１のキャパシタの一端に接続されると共に、前記第４のスルーホール導体を経由して接地電位に接続されており、前記第２のキャパシタの他端は前記第５のスルーホール導体を経由して接地電位に接続されていることが好ましい。 In the present invention, the antenna element further includes first to fifth through-hole conductors formed inside the base, and one end of the first capacitor is routed through the first through-hole conductor. The other end of the first capacitor is connected to a ground potential via a second through-hole conductor, and one end of the second capacitor is connected to the power supply line on the printed circuit board. The first capacitor is connected to one end of the first capacitor via the third through-hole conductor, and is connected to the ground potential via the fourth through-hole conductor. The other end of the second capacitor is It is preferable to be connected to the ground potential via the fifth through-hole conductor.

この構成によれば、第３のスルーホール導体をインピーダンス整合用の第１のインダクタＬ１として機能させることができ、また第３のスルーホール導体をインピーダンス整合用の第２のインダクタＬ２として機能させることができ、インピーダンス整合回路を内蔵した小型で高性能なアンテナ素子を実現することができる。 According to this configuration, the third through-hole conductor can function as the first inductor L1 for impedance matching, and the third through-hole conductor can function as the second inductor L2 for impedance matching. Thus, a small and high-performance antenna element with a built-in impedance matching circuit can be realized.

本発明において、前記アンテナ素子は、前記第１のキャパシタの一端に接続された引き出し部をさらに備え、前記引き出し部の先端は前記第２のキャパシタと平面視にて重なる位置まで延びており、前記第２のキャパシタの一端は、前記第３のスルーホール導体及び前記引き出し部を経由して第１のキャパシタの一端に接続されていることが好ましい。この構成によれば、給電ラインと第２のキャパシタとの接続を確実に取ることができると共に、第３のスルーホール導体と共に引き出し部をインピーダンス整合用の第１のインダクタンスＬ１として機能させることができ、インピーダンス整合回路を内蔵した小型で高性能なアンテナ素子を実現することができる。 In the present invention, the antenna element further includes a lead portion connected to one end of the first capacitor, and a leading end of the lead portion extends to a position overlapping the second capacitor in plan view, One end of the second capacitor is preferably connected to one end of the first capacitor via the third through-hole conductor and the lead portion. According to this configuration, the power supply line and the second capacitor can be reliably connected, and the lead portion together with the third through-hole conductor can function as the first inductance L1 for impedance matching. A small and high-performance antenna element incorporating an impedance matching circuit can be realized.

本発明において、前記アンテナ素子は、前記基体の底面に形成された第１乃至第３の端子電極をさらに備え、前記第１のキャパシタの一端は、前記第１のスルーホール導体及び前記第１の端子電極を経由して前記プリント基板上の給電ラインに接続されており、前記第１のキャパシタの他端は第２のスルーホール導体及び前記第２の端子電極を経由して接地電位に接続されており、前記第２のキャパシタの一端は、前記第３のスルーホール導体を経由して第１のキャパシタの一端に接続されると共に、前記第４のスルーホール導体及び前記第２の端子電極を経由して接地電位に接続されており、前記第２のキャパシタの他端は前記第５のスルーホール導体及び前記第３の端子電極を経由して接地電位に接続されていることが好ましい。この構成によれば、プリント基板上にアンテナ素子を容易に実装することができる。 In the present invention, the antenna element further includes first to third terminal electrodes formed on a bottom surface of the base, and one end of the first capacitor is connected to the first through-hole conductor and the first terminal. The other end of the first capacitor is connected to a ground potential via a second through-hole conductor and the second terminal electrode via a terminal electrode. One end of the second capacitor is connected to one end of the first capacitor via the third through-hole conductor, and the fourth through-hole conductor and the second terminal electrode are connected to each other. The other end of the second capacitor is preferably connected to the ground potential via the fifth through-hole conductor and the third terminal electrode. According to this configuration, the antenna element can be easily mounted on the printed board.

本発明において、前記プリント基板は、前記アンテナ実装領域内に設けられた第１乃至第３のランドをさらに備え、前記第１のランドは前記プリント基板上の前記給電ラインに接続されており、前記第２及び第３のランドは前記プリント基板上の前記グランドパターンに接続されており、前記アンテナ素子の前記第１乃至第３の端子電極は、前記第１乃至第３のランドにそれぞれ接続されていることが好ましい。この構成によれば、プリント基板上のアンテナ実装領域内にアンテナ素子を容易且つ正確に実装することができる。 In the present invention, the printed circuit board further includes first to third lands provided in the antenna mounting area, and the first land is connected to the feeding line on the printed circuit board, The second and third lands are connected to the ground pattern on the printed circuit board, and the first to third terminal electrodes of the antenna element are connected to the first to third lands, respectively. Preferably it is. According to this configuration, the antenna element can be easily and accurately mounted in the antenna mounting area on the printed board.

本発明において、前記アンテナ実装領域は、一辺がプリント基板のエッジに接し、残りの辺が前記グランドパターンのエッジに囲まれた領域であり、前記グランドパターンの前記エッジは、互いに向かい合う第１及び第２のエッジを含み、前記第１のキャパシタの他端は前記第１のエッジに接続されており、前記第２のキャパシタの他端は前記第２のエッジに接続されていることが好ましい。この構成によれば、アンテナ素子はアンテナ実装領域の対向する二辺を画定するグランドパターン間に架設され、アンテナ実装領域をその幅方向に跨いで両側のグランドパターン間を短絡させるものとなる。したがって、アンテナ素子をグランドパターン全体に対するインピーダンス調整素子として機能させることができる。 In the present invention, the antenna mounting region is a region in which one side is in contact with an edge of the printed circuit board and the remaining side is surrounded by the edge of the ground pattern, and the edge of the ground pattern faces the first and second sides facing each other. Preferably, the other end of the first capacitor is connected to the first edge, and the other end of the second capacitor is connected to the second edge. According to this configuration, the antenna element is installed between the ground patterns that define the two opposite sides of the antenna mounting area, and the ground patterns on both sides are short-circuited across the antenna mounting area in the width direction. Therefore, the antenna element can function as an impedance adjustment element for the entire ground pattern.

本発明において、前記基体の材料は、低温焼成セラミック（ＬＴＣＣ）であることが好ましい。基体の材料としてＬＴＣＣを用いた場合には、電気抵抗が低く高周波特性に優れた金属材料を内部電極として使用できる。したがって、基体の内部に小型で高性能なインピーダンス整合回路を内蔵させることが可能である。 In the present invention, the base material is preferably a low-temperature fired ceramic (LTCC). When LTCC is used as the base material, a metal material having low electrical resistance and excellent high frequency characteristics can be used as the internal electrode. Therefore, it is possible to incorporate a small and high-performance impedance matching circuit inside the substrate.

本発明において、前記基体は、所定の誘電率を有する第１の誘電体層と、前記第１の誘電体層よりも低い誘電率を有する第２の誘電体層を有し、前記第２の誘電体層は、前記第１のキャパシタと前記第２のキャパシタとの間に設けられていることが好ましい。この構成によれば、第１のキャパシタＣ１と第２のキャパシタＣ２との間の浮遊容量をさらに低減することができ、アンテナ特性を向上させることができる。 In the present invention, the base includes a first dielectric layer having a predetermined dielectric constant, and a second dielectric layer having a dielectric constant lower than that of the first dielectric layer, The dielectric layer is preferably provided between the first capacitor and the second capacitor. According to this configuration, the stray capacitance between the first capacitor C1 and the second capacitor C2 can be further reduced, and the antenna characteristics can be improved.

また、上記課題を解決するため、本発明による無線通信機器は、上述した本発明によるアンテナ装置と、前記アンテナ装置の前記アンテナ素子に接続された無線回路部と、少なくとも前記無線回路部を制御する通信制御部とを備え、前記無線回路部及び前記通信制御部は、前記プリント基板の前記主回路領域に設けられていることを特徴とする。本発明によれば、上記アンテナ装置を用いた小型で高性能な無線通信機器を実現することができる。 In order to solve the above problems, a wireless communication device according to the present invention controls the above-described antenna device according to the present invention, a wireless circuit unit connected to the antenna element of the antenna device, and at least the wireless circuit unit. A communication control unit, wherein the wireless circuit unit and the communication control unit are provided in the main circuit region of the printed circuit board. According to the present invention, a small and high-performance wireless communication device using the antenna device can be realized.

本発明によれば、インピーダンス整合回路を用いてプリント基板全体をアンテナとして動作させると共に、パッケージ内の複数のキャパシタの相互干渉を防止し、アンテナ損失やアンテナ特性のばらつきを低減することが可能なアンテナ装置を提供することができる。また、本発明は、そのようなアンテナ装置を用いた高性能な無線通信機器を提供することができる。 According to the present invention, an antenna capable of operating the entire printed circuit board as an antenna using an impedance matching circuit, preventing mutual interference of a plurality of capacitors in the package, and reducing variations in antenna loss and antenna characteristics. An apparatus can be provided. In addition, the present invention can provide a high-performance wireless communication device using such an antenna device.

図１は、本発明の第１の実施形態によるアンテナ装置１の構成を示す略斜視図である。FIG. 1 is a schematic perspective view showing a configuration of an antenna device 1 according to a first embodiment of the present invention. 図２は、プリント基板２０上に実装されたアンテナ素子１０の構成を示す略斜視図である。FIG. 2 is a schematic perspective view showing the configuration of the antenna element 10 mounted on the printed circuit board 20. 図３は、図２に示すアンテナ素子１０の側面断面図である。FIG. 3 is a side sectional view of the antenna element 10 shown in FIG. 図４は、アンテナ素子１０の各層の電極パターンの平面レイアウトである。FIG. 4 is a planar layout of the electrode pattern of each layer of the antenna element 10. 図５は、プリント基板２０上のアンテナ実装領域のパターンレイアウトを示す略平面図である。FIG. 5 is a schematic plan view showing the pattern layout of the antenna mounting area on the printed circuit board 20. 図６は、アンテナ装置１の等価回路図である。FIG. 6 is an equivalent circuit diagram of the antenna device 1. 図７は、アンテナ装置１のＶＳＷＲ特性を示すグラフである。FIG. 7 is a graph showing the VSWR characteristics of the antenna device 1. 図８は、本発明の第２の好ましい実施形態によるアンテナ装置２の構成を示す略断面図である。FIG. 8 is a schematic cross-sectional view showing the configuration of the antenna device 2 according to the second preferred embodiment of the present invention. 図９は、上記アンテナ装置１又は２を用いた無線通信機器１００の構成の一例を示すブロック図である。FIG. 9 is a block diagram illustrating an example of a configuration of the wireless communication device 100 using the antenna device 1 or 2.

以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

図１は、本発明の第１の実施形態によるアンテナ装置１の構成を示す略斜視図である。 FIG. 1 is a schematic perspective view showing a configuration of an antenna device 1 according to a first embodiment of the present invention.

図１に示すように、本実施形態によるアンテナ装置１は、アンテナ素子１０と、アンテナ素子１０が実装されたプリント基板２０とを備えている。 As shown in FIG. 1, the antenna device 1 according to the present embodiment includes an antenna element 10 and a printed board 20 on which the antenna element 10 is mounted.

アンテナ素子１０はプリント基板２０上に設けられたアンテナ実装領域２０Ａ内に実装されている。アンテナ実装領域２０Ａはグランドパターンが実質的に排除された領域であって、プリント基板２０のエッジに接して設けられている。特に、本実施形態によるアンテナ実装領域２０Ａはプリント基板２０の長手方向のエッジ２０ｅに接しており、特に長手方向の中央部に設けられている。 The antenna element 10 is mounted in an antenna mounting area 20A provided on the printed board 20. The antenna mounting area 20 A is an area from which the ground pattern is substantially excluded, and is provided in contact with the edge of the printed circuit board 20. In particular, the antenna mounting area 20A according to the present embodiment is in contact with the edge 20e in the longitudinal direction of the printed circuit board 20, and is particularly provided at the center in the longitudinal direction.

アンテナ実装領域２０Ａの外側の大部分は、無線通信機器を構成するために必要な回路が実装された主回路領域２０Ｂであり、主回路領域２０Ｂ内の任意の位置にはグランドパターンが設けられている。詳細は後述するが、本実施形態によるアンテナ装置１は、アンテナ素子１０のみでアンテナ動作を行うというよりむしろ、プリント基板２０上のグランドパターンと協働してアンテナ動作を行うものである。その意味で、アンテナ素子１０は、プリント基板２０を含むアンテナ全体のインピーダンスを調整するインピーダンス整合素子と言うことができる。 Most of the outside of the antenna mounting area 20A is a main circuit area 20B on which a circuit necessary for configuring a wireless communication device is mounted, and a ground pattern is provided at an arbitrary position in the main circuit area 20B. Yes. Although details will be described later, the antenna device 1 according to the present embodiment performs the antenna operation in cooperation with the ground pattern on the printed circuit board 20 rather than performing the antenna operation only by the antenna element 10. In that sense, the antenna element 10 can be said to be an impedance matching element that adjusts the impedance of the entire antenna including the printed circuit board 20.

図２は、プリント基板２０上に実装されたアンテナ素子１０の構成を示す略斜視図である。 FIG. 2 is a schematic perspective view showing the configuration of the antenna element 10 mounted on the printed circuit board 20.

図２に示すように、アンテナ素子１０は、誘電体からなる基体（誘電体積層ブロック）１１と、基体１１の内部に形成された複数の電極層（電極パターン）によって構成されている。基体１１の形状は略直方体であって、上面１１Ａ、底面１１Ｂ、及び４つの側面１１Ｃ〜１１Ｆを有している。このうち、２つの側面１１Ｃ，１１Ｄは基体１１の長手方向と平行であり、他の２つの側面１１Ｅ，１１Ｆは基体１１の長手方向と直交している。なお、アンテナ素子１０の上下方向はプリント基板２０の主面を基準面にして定義され、基体１１の底面１１ｂは実装時にプリント基板２０に接する面である。 As shown in FIG. 2, the antenna element 10 includes a base body (dielectric laminated block) 11 made of a dielectric and a plurality of electrode layers (electrode patterns) formed inside the base body 11. The shape of the base body 11 is a substantially rectangular parallelepiped, and has an upper surface 11A, a bottom surface 11B, and four side surfaces 11C to 11F. Among these, the two side surfaces 11C and 11D are parallel to the longitudinal direction of the base 11, and the other two side surfaces 11E and 11F are orthogonal to the longitudinal direction of the base 11. The vertical direction of the antenna element 10 is defined with the main surface of the printed circuit board 20 as a reference surface, and the bottom surface 11b of the base body 11 is a surface in contact with the printed circuit board 20 during mounting.

基体１１の材料としては、特に限定されるものではないが、ＬＴＣＣ（Low Temperature Co-fired Ceramic：低温焼成セラミック）を用いることが特に好ましい。ＬＴＣＣは１０００℃以下での低温焼成が可能であるため、電気抵抗が低く高周波特性に優れたＡｇ、Ｃｕ等の低融点金属材料を内部電極として使用でき、これにより抵抗損失の少ない電極パターンを実現できる。また、電極パターンを多層構造の内層に形成できるので、ＬＣ回路の小型化、高機能化が可能である。加えて、異なる比誘電率の誘電体シートを積層し、同時焼成できるといった特徴もある。 The material of the substrate 11 is not particularly limited, but it is particularly preferable to use LTCC (Low Temperature Co-fired Ceramic). LTCC can be fired at a low temperature of 1000 ° C or less, so it can use low melting point metal materials such as Ag and Cu with low electrical resistance and excellent high frequency characteristics as internal electrodes, thereby realizing an electrode pattern with low resistance loss. it can. In addition, since the electrode pattern can be formed on the inner layer of the multilayer structure, the LC circuit can be reduced in size and function. In addition, there is a feature that dielectric sheets having different relative dielectric constants can be laminated and fired simultaneously.

基体１１の誘電率は、内蔵されるキャパシタが所定のキャパシタンスとなるようにする必要がある。基体１１の誘電率が高いほど大きなキャパシタンスを持たせることができる。 The dielectric constant of the substrate 11 needs to be such that the built-in capacitor has a predetermined capacitance. As the dielectric constant of the substrate 11 is higher, a larger capacitance can be provided.

基体１１の底面１１Ｂには第１〜第３の端子電極１２Ａ〜１２Ｃが設けられているが、上面１１Ａ及び４つの側面１１Ｃ〜１１Ｆには電極パターンは設けられていない。すなわち、基体１１の表面に放射電極は設けられていない。 The first to third terminal electrodes 12A to 12C are provided on the bottom surface 11B of the base 11, but no electrode pattern is provided on the upper surface 11A and the four side surfaces 11C to 11F. That is, the radiation electrode is not provided on the surface of the substrate 11.

第１及び第３の端子電極１２Ａ，１２Ｃは、底面１１Ｂと第２の側面１１Ｄに共通の辺に沿って形成されている。特に、第１の端子電極１２Ａは、第２の側面１１Ｄと第３の側面１１Ｅが直交するコーナー部に設けられており、第３の端子電極１２Ｃは、第２の側面１１Ｄと第４の側面１１Ｆが直交するコーナー部に設けられている。また、第２の端子電極１２Ｂは、底面１１Ｂと第１の側面１１Ｃに共通の辺に沿って長手方向の全範囲に形成されており、第１及び第３の端子電極１２Ａ，１２Ｃよりも大きな面積を有している。 The first and third terminal electrodes 12A and 12C are formed along a side common to the bottom surface 11B and the second side surface 11D. In particular, the first terminal electrode 12A is provided at a corner portion where the second side surface 11D and the third side surface 11E are orthogonal to each other, and the third terminal electrode 12C includes the second side surface 11D and the fourth side surface. 11F is provided in the corner part which intersects perpendicularly. The second terminal electrode 12B is formed in the entire range in the longitudinal direction along the side common to the bottom surface 11B and the first side surface 11C, and is larger than the first and third terminal electrodes 12A and 12C. It has an area.

基体１１の内部には、多層電極構造を有する第１のキャパシタＣ１と、第１のキャパシタＣ１よりも下層に設けられた第２のキャパシタＣ２と、第１のキャパシタＣ１を構成する一対の電極のうちの一方に属する複数の平面電極パターン（第１の電極グループ）と第１の端子電極１２Ａとを接続する第１のスルーホール導体ＴＨ１と、第１のキャパシタＣ１を構成する一対の電極のうちの他方に属する複数の平面電極パターン（第２の電極グループ）と第２の端子電極１２Ｂとを接続する第２のスルーホール導体ＴＨ２と、第１のキャパシタＣ１の第１の電極グループと第２のキャパシタＣ２の一方の平面電極パターンとを接続する第３のスルーホール導体ＴＨ３と、第２のキャパシタＣ２の一方の平面電極パターンと第２の端子電極１２Ｂとを接続する第４のスルーホール導体ＴＨ４と、第２のキャパシタＣ２の他方の平面電極パターンと第３の端子電極１２Ｃとを接続する第５のスルーホール導体ＴＨ５とを備えている。 Inside the substrate 11, there are a first capacitor C1 having a multilayer electrode structure, a second capacitor C2 provided below the first capacitor C1, and a pair of electrodes constituting the first capacitor C1. Of the pair of electrodes constituting the first capacitor C1, the first through-hole conductor TH1 connecting the plurality of planar electrode patterns (first electrode group) belonging to one of the first terminal electrodes 12A and the first terminal electrode 12A A second through-hole conductor TH2 that connects the plurality of planar electrode patterns (second electrode group) belonging to the other of the second terminal electrode 12B and the first electrode group of the first capacitor C1 and the second A third through-hole conductor TH3 that connects one planar electrode pattern of the second capacitor C2, and the second terminal electrode 12B and one planar electrode pattern of the second capacitor C2. The a fourth through-hole conductors TH4 connecting comprises the other plane electrode pattern of the second capacitor C2 and the fifth through-hole conductors TH5 for connecting the third terminal electrodes 12C.

図３は、図２に示すアンテナ素子１０の側面断面図である。 FIG. 3 is a side sectional view of the antenna element 10 shown in FIG.

図３に示すように、第１のキャパシタＣ１は、全部で７層の電極層からなり、第１の電極グループに属する４層の平面電極パターン１３ａ，１３ｃ，１３ｅ，１３ｇと第２の電極グループに属する３層の平面電極パターン１３ｂ，１３ｄ，１３ｆが交互に積層されている。４層の平面電極パターン１３ａ，１３ｃ，１３ｅ，１３ｇはいずれも第１のスルーホール導体ＴＨ１に接続されて同電位に保たれており、３層の平面電極パターン１３ｂ、１３ｄ、１３ｆはいずれも第２のスルーホール導体ＴＨ２に接続されて同電位に保たれている。なお、キャパシタＣ１の平面電極パターンの層数は、目的とするキャパシタンスに合わせて適宜設定すればよい。 As shown in FIG. 3, the first capacitor C1 is composed of a total of seven electrode layers, the four-layer planar electrode patterns 13a, 13c, 13e, 13g belonging to the first electrode group and the second electrode group. Three-layer planar electrode patterns 13b, 13d, and 13f belonging to 1 are alternately stacked. The four layers of planar electrode patterns 13a, 13c, 13e, and 13g are all connected to the first through-hole conductor TH1 and kept at the same potential, and the three layers of planar electrode patterns 13b, 13d, and 13f are all first. The two through-hole conductors TH2 are connected to the same potential. Note that the number of layers of the planar electrode pattern of the capacitor C1 may be appropriately set according to the target capacitance.

第２のキャパシタＣ２は、第１のキャパシタＣ１よりも下層であって、垂直方向及び水平方向に対して第１のキャパシタＣ１と重ならないように設けられている。なお垂直方向及び水平方向はアンテナ素子１０の実装面を基準に定義され、実装面と直交する方向が垂直方向であり、実装面と平行な方向が水平方向である。２つのキャパシタＣ１，Ｃ２は狭い基体１１内に収められてワンチップ化されているため、キャパシタＣ１、Ｃ２は近接し、両者の間には浮遊容量が発生している。特に、両者が非常に近い場合には大きな浮遊容量が発生し、アンテナ特性の低下や製造ばらつきを生じさせる原因となる。しかし、基体１１内において第１及び第２のキャパシタＣ１，Ｃ２の空間的な位置を上記のようにずらして両者を引き離すことにより、キャパシタＣ１，Ｃ２間の浮遊容量を低減することができ、アンテナ特性を向上させることができる。 The second capacitor C2 is lower than the first capacitor C1, and is provided so as not to overlap the first capacitor C1 in the vertical direction and the horizontal direction. The vertical direction and the horizontal direction are defined on the basis of the mounting surface of the antenna element 10, the direction orthogonal to the mounting surface is the vertical direction, and the direction parallel to the mounting surface is the horizontal direction. Since the two capacitors C1 and C2 are housed in the narrow base 11 and formed into one chip, the capacitors C1 and C2 are close to each other, and a stray capacitance is generated between them. In particular, when both are very close, a large stray capacitance is generated, which causes a decrease in antenna characteristics and manufacturing variations. However, the stray capacitance between the capacitors C1 and C2 can be reduced by shifting the spatial positions of the first and second capacitors C1 and C2 as described above and separating them from each other in the base 11, thereby reducing the antenna. Characteristics can be improved.

第１のキャパシタＣ１の最上層の平面電極パターン１３ａは引き出し部１３ｈを有している。この引き出し部１３ｈは第２のキャパシタＣ２と平面視にて重なる位置まで水平方向に延び、第３のスルーホール導体ＴＨ３を経由して第２のキャパシタＣ２の一方の平面電極パターン１４ａの上面に接続されている。そして、この引き出し部１３ｈ及び第３のスルーホール導体ＴＨ３によって後述する第１のインダクタＬ１が構成されている。 The uppermost planar electrode pattern 13a of the first capacitor C1 has a lead portion 13h. The lead portion 13h extends in the horizontal direction to a position overlapping the second capacitor C2 in plan view, and is connected to the upper surface of one planar electrode pattern 14a of the second capacitor C2 via the third through-hole conductor TH3. Has been. The lead portion 13h and the third through-hole conductor TH3 constitute a first inductor L1 described later.

第２のキャパシタＣ２の一方の平面電極パターン１４ａの底面には第４のスルーホール導体ＴＨ４の上端が接続されており、平面電極パターン１４ａは第４のスルーホール導体ＴＨ４を経由して第２の端子電極１２Ｂに接続されている。そして、この第４のスルーホール導体ＴＨ４によって後述する第２のインダクタＬ２が構成されている。なお、本実施形態において第４のスルーホール導体ＴＨ４の平面方向の位置は第３のスルーホール導体ＴＨ３の位置と一致している。 The upper end of the fourth through-hole conductor TH4 is connected to the bottom surface of one planar electrode pattern 14a of the second capacitor C2, and the planar electrode pattern 14a is connected to the second through the fourth through-hole conductor TH4. It is connected to the terminal electrode 12B. The fourth through-hole conductor TH4 constitutes a second inductor L2, which will be described later. In the present embodiment, the position of the fourth through-hole conductor TH4 in the planar direction coincides with the position of the third through-hole conductor TH3.

第２のキャパシタＣ２の他方の平面電極パターン１４ｂの底面には第５のスルーホール導体ＴＨ５の上端が接続されており、平面電極パターン１４ｂは第５のスルーホール導体ＴＨ５を経由して第３の端子電極１２Ｃに接続されている。 The upper end of the fifth through-hole conductor TH5 is connected to the bottom surface of the other planar electrode pattern 14b of the second capacitor C2, and the planar electrode pattern 14b is connected to the third through the fifth through-hole conductor TH5. It is connected to the terminal electrode 12C.

図４は、アンテナ素子１０の各層の電極パターンの平面レイアウトである。 FIG. 4 is a planar layout of the electrode pattern of each layer of the antenna element 10.

図４に示すように、本実施形態によるアンテナ素子１０は、多数の誘電体層（誘電体シート）を積層してなるもので、各誘電体層の上面及び最下層の誘電体層の底面が電極パターンの形成面となっている。特に限定されるものではないが、本実施形態によるアンテナ素子１０は、全部で２７層の誘電体層を有しており、第１〜第２８の電極層ＬＬ１〜Ｌ２８を有している。ここで、第１層ＬＬ１〜第２７層ＬＬ２７は、対応する誘電体層の上面に形成された電極パターン及びスルーホール導体のレイアウトを示しており、第２８層ＬＬ２８は最下層の誘電体層の底面に形成された第１〜第３の端子電極１２Ａ〜１２Ｃのレイアウトを示している。なお、第１層ＬＬ１〜第３層ＬＬ３は、電極パターンやスルーホール導体が一切形成されていない層である。 As shown in FIG. 4, the antenna element 10 according to the present embodiment is formed by laminating a large number of dielectric layers (dielectric sheets), and the top surface of each dielectric layer and the bottom surface of the lowermost dielectric layer are This is the electrode pattern forming surface. Although not particularly limited, the antenna element 10 according to the present embodiment has 27 dielectric layers in total, and has first to 28th electrode layers LL1 to L28. Here, the first layer LL1 to the 27th layer LL27 show the layout of the electrode pattern and the through-hole conductor formed on the upper surface of the corresponding dielectric layer, and the 28th layer LL28 is the lowermost dielectric layer. The layout of the 1st-3rd terminal electrodes 12A-12C formed in the bottom is shown. The first layer LL1 to the third layer LL3 are layers on which no electrode pattern or through-hole conductor is formed.

第４層ＬＬ４〜第１６層ＬＬ１６には第１のキャパシタＣ１を構成する平面電極パターン１３ａ〜１３ｇが設けられている。第４層ＬＬ４には引き出し部１３ｈを有する平面電極パターン１３ａが設けられており、この平面電極パターン１３ａは、第１のスルーホール導体ＴＨ１を介して、第８層ＬＬ８の平面電極パターン１３ｃ、第１２層ＬＬ１２の平面電極パターン１３ｅ、及び第１６層ＬＬ１６の平面電極パターン１３ｇに接続されると共に、第１の端子電極１２Ｂに接続されている。なお平面電極パターン１３ｃ及び１３ｅの位置及び形状は同じである。 On the fourth layer LL4 to the sixteenth layer LL16, planar electrode patterns 13a to 13g constituting the first capacitor C1 are provided. The fourth layer LL4 is provided with a planar electrode pattern 13a having a lead portion 13h. The planar electrode pattern 13a is connected to the planar electrode pattern 13c of the eighth layer LL8, the first through the first through-hole conductor TH1. The planar electrode pattern 13e of the 12th layer LL12 and the planar electrode pattern 13g of the 16th layer LL16 are connected to the first terminal electrode 12B. The positions and shapes of the planar electrode patterns 13c and 13e are the same.

一方、第６層ＬＬ６には平面電極パターン１３ｂが設けられており、この平面電極パターン１３ｂは、第２のスルーホール導体ＴＨ２を介して、第１０層ＬＬ１０の平面電極パターン１３ｄ、及び第１４層ＬＬ１４の平面電極パターン１３ｆに接続されると共に、第２の端子電極１２Ｂに接続されている。なお平面電極パターン１３ｂ，１３ｄ及び１３ｆの位置及び形状は同じである。 On the other hand, the sixth layer LL6 is provided with a planar electrode pattern 13b. The planar electrode pattern 13b is connected to the planar electrode pattern 13d of the tenth layer LL10 and the fourteenth layer via the second through-hole conductor TH2. It is connected to the planar electrode pattern 13f of LL14 and connected to the second terminal electrode 12B. The positions and shapes of the planar electrode patterns 13b, 13d, and 13f are the same.

このように、第１の電極グループに属する平面電極パターン１３ａ，１３ｃ，１３ｅ，１３ｇと第２の電極グループに属する平面電極パターン１３ｂ，１３ｄ，１３ｆとが誘電体層を介して交互に積層され、部分的に重なり合うことで、静電容量の比較的大きなキャパシタＣ１を構成することができる。 Thus, the planar electrode patterns 13a, 13c, 13e, 13g belonging to the first electrode group and the planar electrode patterns 13b, 13d, 13f belonging to the second electrode group are alternately stacked via the dielectric layers, By partially overlapping, a capacitor C1 having a relatively large capacitance can be formed.

第２２層ＬＬ２２〜第２４層ＬＬ２４には第２のキャパシタＣ２を構成する平面電極パターン１４ａ，１４ｂが設けられている。第２２層ＬＬ２２には平面電極パターン１４ａが設けられており、この平面電極パターン１４ａは、そこから上方に延びる第３のスルーホール導体ＴＨ３を介して平面電極パターン１３ａの引き出し部１３ｈに接続されると共に、そこから下方に延びる第４のスルーホール導体ＴＨ４を介して、第２の端子電極１２Ｂに接続されている。 Planar electrode patterns 14a and 14b constituting the second capacitor C2 are provided on the 22nd layer LL22 to the 24th layer LL24. The 22nd layer LL22 is provided with a planar electrode pattern 14a, and this planar electrode pattern 14a is connected to a lead portion 13h of the planar electrode pattern 13a via a third through-hole conductor TH3 extending upward therefrom. At the same time, it is connected to the second terminal electrode 12B via a fourth through-hole conductor TH4 extending downward therefrom.

第３のスルーホール導体ＴＨ３は第４層ＬＬ４〜第２１層ＬＬ２１を貫通しており、第４のスルーホール導体ＴＨ４は第２２層ＬＬ２２〜第２７層ＬＬ２７を貫通している。第３のスルーホール導体ＴＨ３と第４のスルーホール導体ＴＨ４の平面方向の位置は同じであり、一本のスルーホール導体として構成されているが、両者は平面電極パターン１４ａを介して接続されているので、必ずしも同一直線上に配置されていなくてもよい。すなわち、第３のスルーホール導体ＴＨ３は、第４のスルーホール導体ＴＨ４と平面視にて重ならない位置に配置されていてもよい。 The third through-hole conductor TH3 passes through the fourth layer LL4 to the 21st layer LL21, and the fourth through-hole conductor TH4 passes through the 22nd layer LL22 to the 27th layer LL27. The third through-hole conductor TH3 and the fourth through-hole conductor TH4 have the same position in the plane direction and are configured as a single through-hole conductor, but they are connected via the plane electrode pattern 14a. Therefore, they are not necessarily arranged on the same straight line. That is, the third through-hole conductor TH3 may be arranged at a position that does not overlap with the fourth through-hole conductor TH4 in plan view.

一方、第２４層ＬＬ２４には平面電極パターン１４ｂが設けられており、この平面電極パターン１４ｂは、第５のスルーホール導体ＴＨ５を介して、第３の端子電極１２Ｃに接続されている。このように、平面電極パターン１４ａ，１４ｂが誘電体層を介して積層されることでキャパシタＣ２が構成されている。 On the other hand, the 24th layer LL24 is provided with a planar electrode pattern 14b, and this planar electrode pattern 14b is connected to the third terminal electrode 12C via a fifth through-hole conductor TH5. Thus, the capacitor C2 is configured by laminating the planar electrode patterns 14a and 14b via the dielectric layer.

第１のキャパシタＣ１を構成する平面電極パターン１３ａ〜１３ｇは図中の右寄りに設けられているのに対し、第２のキャパシタＣ２を構成する平面電極パターン１４ａ，１４ｂは左寄りに設けられており、両者は平面視にて重ならないように配置されている。さらに、第１のキャパシタＣ１の最下層の平面電極パターン１３ｇが設けられた第１６層ＬＬ１６と、第２のキャパシタＣ２の平面電極パターン１４ａが設けられた第２２層ＬＬ２２との間には、電極パターンがなくスルーホール導体のみが形成された５層の誘電体層（第１７層ＬＬ１７〜第２１層ＬＬ２１の下地層）が介在している。このように、キャパシタＣ１とキャパシタＣ２との間に複数の誘電体層を介在させて両者の距離を十分に引き離すことにより、浮遊容量を十分に小さくすることができ、アンテナ特性の低下を防止することができる。 The planar electrode patterns 13a to 13g constituting the first capacitor C1 are provided on the right side in the figure, whereas the planar electrode patterns 14a and 14b constituting the second capacitor C2 are provided on the left side. Both are arrange | positioned so that it may not overlap by planar view. Further, an electrode is provided between the sixteenth layer LL16 provided with the lowermost plane electrode pattern 13g of the first capacitor C1 and the twenty-second layer LL22 provided with the planar electrode pattern 14a of the second capacitor C2. There are five dielectric layers (underlayers of the 17th layer LL17 to the 21st layer LL21) having no pattern and having only through-hole conductors interposed. As described above, by interposing a plurality of dielectric layers between the capacitor C1 and the capacitor C2 and sufficiently separating the distance between them, the stray capacitance can be sufficiently reduced and the deterioration of the antenna characteristics is prevented. be able to.

図５は、プリント基板２０上のアンテナ実装領域２０Ａのパターンレイアウトを示す略平面図である。 FIG. 5 is a schematic plan view showing a pattern layout of the antenna mounting area 20A on the printed circuit board 20. As shown in FIG.

図５に示すように、プリント基板２０はＦＲ４等の絶縁基板２１に導体パターンやスルーホール導体が形成されたものであって、特に、プリント基板２０上にはアンテナ実装領域２０Ａが設けられている。アンテナ実装領域２０Ａは、四辺がプリント基板２０のエッジ２０ｅ又はプリント基板上のグランドパターン２３のエッジ２３ｅに囲まれた略矩形状の領域である。また、アンテナ実装領域２０Ａの外側は、無線通信機器を構成するための回路又は部品が実装された主回路領域２０Ｂであり、アンテナ実装領域２０Ａと主回路領域２０Ｂとの境界を区別するためのグランドパターン２３はこの主回路領域２０Ｂ内に形成されている。 As shown in FIG. 5, the printed circuit board 20 is obtained by forming a conductor pattern or a through-hole conductor on an insulating substrate 21 such as FR4. In particular, an antenna mounting area 20 A is provided on the printed circuit board 20. . The antenna mounting area 20A is a substantially rectangular area whose four sides are surrounded by the edge 20e of the printed circuit board 20 or the edge 23e of the ground pattern 23 on the printed circuit board. The outside of the antenna mounting area 20A is a main circuit area 20B on which circuits or components for configuring a wireless communication device are mounted, and a ground for distinguishing the boundary between the antenna mounting area 20A and the main circuit area 20B. The pattern 23 is formed in the main circuit region 20B.

本実施形態によるアンテナ実装領域２０Ａは、三辺がプリント基板２０上のグランドパターン２３のエッジ２３ｅ（２３ｅ_１〜２３ｅ_３）に囲まれており、残りの一辺がプリント基板２０のエッジ２０ｅに囲まれている。このように、アンテナ実装領域２０Ａをプリント基板のエッジ２０ｅに設けた場合、アンテナ素子１０から見て半分の空間はプリント基板（グランドパターン）の存在しない自由空間であることから、アンテナの放射効率を高めることができる。 In the antenna mounting area 20A according to the present embodiment, three sides are surrounded by the edges 23e (23e _{1 to} 23e ₃ ) of the ground pattern 23 on the printed circuit board 20, and the remaining one side is surrounded by the edges 20e of the printed circuit board 20. ing. Thus, when the antenna mounting area 20A is provided on the edge 20e of the printed circuit board, half of the space when viewed from the antenna element 10 is a free space where there is no printed circuit board (ground pattern). Can be increased.

アンテナ実装領域２０Ａは、プリント基板２０の長手方向（Ｙ方向）と直交する方向（Ｘ方向）に細長い矩形状の領域である。アンテナ実装領域２０Ａの長辺の長さをＷａとし、短辺の長さをＷｂとするとき、Ｗａ／Ｗｂ≧１．５であることが好ましい。具体的には、短辺Ｗｂ＝３ｍｍとするとき、長辺Ｗａは４．５ｍｍ以上であることが好ましい。アンテナ実装領域２０Ａの縦横比を１．５以上とすることで、プリント基板２０の中心側に流れる電流を増加させることができる。したがって、アンテナの放射効率を高めることができ、特に５０％以上の放射効率を確保することができる。 The antenna mounting area 20 A is a rectangular area that is elongated in a direction (X direction) orthogonal to the longitudinal direction (Y direction) of the printed circuit board 20. When the length of the long side of the antenna mounting region 20A is Wa and the length of the short side is Wb, it is preferable that Wa / Wb ≧ 1.5. Specifically, when the short side Wb = 3 mm, the long side Wa is preferably 4.5 mm or more. By setting the aspect ratio of the antenna mounting area 20A to 1.5 or more, the current flowing to the center side of the printed circuit board 20 can be increased. Therefore, the radiation efficiency of the antenna can be increased, and in particular, the radiation efficiency of 50% or more can be ensured.

アンテナ実装領域２０Ａの大部分はグランドパターンが排除されたグランドクリアランス領域である。グランドクリアランス領域は、プリント基板２０の表面のみならず裏面にも設けられており、多層基板の場合には内層にも設けられている。すなわちアンテナ実装領域の直下にはグランドパターンが排除された空間が拡がっている。アンテナ実装領域２０Ａをグランドクリアランス領域とすることで、アンテナ特性の安定化を図ることができ、アンテナ素子１０の放射効率を高めることができる。 Most of the antenna mounting area 20A is a ground clearance area from which the ground pattern is excluded. The ground clearance region is provided not only on the front surface of the printed board 20 but also on the back surface, and in the case of a multilayer board, it is also provided on the inner layer. That is, a space from which the ground pattern is excluded extends just below the antenna mounting area. By setting the antenna mounting area 20A as the ground clearance area, the antenna characteristics can be stabilized, and the radiation efficiency of the antenna element 10 can be increased.

図１に示したように、アンテナ実装領域２０Ａは、プリント基板２０の長手方向（Ｙ方向）に沿ったエッジ２０ｅに接して設けられるが、この場合、アンテナ実装領域２０Ａはプリント基板２０の長手方向の中点（基準点）Ｐから±２５％以内の範囲に設けられることが好ましい。なお、アンテナ実装領域２０Ａ側の基準点は短辺の中点である。このように、プリント基板２０の長手方向に対して中心Ｐ０から±２５％の範囲に設けた場合には、アンテナ実装領域２０Ａから見てプリント基板２０の長手方向の両側の領域に流れる電流の均衡を保つことができる。したがって、アンテナの放射効率を高めることができ、特に５０％以上の放射効率を確保することができる。 As shown in FIG. 1, the antenna mounting area 20A is provided in contact with the edge 20e along the longitudinal direction (Y direction) of the printed circuit board 20. In this case, the antenna mounting area 20A is arranged in the longitudinal direction of the printed circuit board 20. It is preferable to be within a range of ± 25% from the midpoint (reference point) P. The reference point on the antenna mounting area 20A side is the midpoint of the short side. Thus, in the case where it is provided in the range of ± 25% from the center P0 with respect to the longitudinal direction of the printed circuit board 20, the balance of the currents flowing in the areas on both sides in the longitudinal direction of the printed circuit board 20 as viewed from the antenna mounting area 20A. Can keep. Therefore, the radiation efficiency of the antenna can be increased, and in particular, the radiation efficiency of 50% or more can be ensured.

図５に示すように、アンテナ実装領域２０Ａ内には３つのランド２４Ａ〜２４Ｃが設けられている。ランド２４Ａ〜２４Ｃは、アンテナ素子１０の端子電極１２Ａ〜１２Ｃがそれぞれ接続されるものであり、対応する端子電極１２Ａ〜１２Ｃと略同一幅を有している。ランド２４Ａ〜２４Ｃは、プリント基板２０の長手方向と直交する方向に細長い矩形状のアンテナ実装領域２０Ａ内において、プリント基板２０のエッジ２０ｅからできるだけ近い位置に設けられている。したがって、アンテナ素子１０をプリント基板２０のエッジ２０ｅ寄りに実装することができ、アンテナの放射特性を高めることができる。 As shown in FIG. 5, three lands 24A to 24C are provided in the antenna mounting area 20A. The lands 24A to 24C are connected to the terminal electrodes 12A to 12C of the antenna element 10, respectively, and have substantially the same width as the corresponding terminal electrodes 12A to 12C. The lands 24 A to 24 C are provided as close as possible to the edge 20 e of the printed circuit board 20 in the rectangular antenna mounting region 20 A elongated in a direction orthogonal to the longitudinal direction of the printed circuit board 20. Therefore, the antenna element 10 can be mounted near the edge 20e of the printed circuit board 20, and the radiation characteristics of the antenna can be improved.

ランド２４Ａは、主回路領域２０Ｂからアンテナ実装領域２０Ａ内に引き込まれた給電ライン２７に接続されており、ランド２４Ｂはランド２４Ａが延びる方向にある近接のグランドパターン２３のエッジ２３ｅ_１に接続されている。さらに、ランド２４Ｃはランド２４Ａが接続されたグランドパターン２３のエッジ２３ｅ_１と向かい合う反対側のエッジ２３ｅ_２に接続されている。このようなランド２４Ａ〜２４Ｃの配置により、アンテナ素子１０は、アンテナ実装領域２０Ａをその幅方向（プリント基板のエッジと平行な方向）に跨いで両側のグランドパターン２３，２３間を電磁結合させるものとなり、グランドパターン全体に対するインピーダンス調整素子として機能するようになる。 Land 24A is connected from the main circuit region 20B to the feed line 27 drawn into the antenna mounting region 20A, a land 24B is connected to the edge 23e ₁ of the ground pattern 23 of the proximity in the direction in which the land 24A extends Yes. Moreover, the land 24C are connected to the edge 23e ₂ on the opposite side facing the edge 23e ₁ of the ground pattern 23 which lands 24A is connected. With the arrangement of the lands 24A to 24C, the antenna element 10 electromagnetically couples the ground patterns 23 and 23 on both sides across the antenna mounting region 20A in the width direction (a direction parallel to the edge of the printed circuit board). Thus, it functions as an impedance adjustment element for the entire ground pattern.

すなわち、図２に示したように、プリント基板２０上にアンテナ素子１０を実装すると、アンテナ素子１０の長手方向はアンテナ実装領域２０Ａの長手方向と直交し、プリント基板２０の長手方向と平行な関係となる。そして、アンテナ素子１０の端子電極１２Ａはランド２４Ａを介して給電ライン２７に接続され、端子電極１２Ｂはランド２４Ｂを介してグランドパターン２３の一方のエッジ２３ｅ_１に接続される。端子電極１２Ｃはランド２４Ｃを介してグランドパターン２３の反対側のエッジ２３ｅ_２に接続される。その結果、アンテナ素子１０は、アンテナ実装領域２０Ａの対向する２つのエッジ２３ｅ_１，２３ｅ_２を画定するグランドパターン間に架設されることとなる。 That is, as shown in FIG. 2, when the antenna element 10 is mounted on the printed circuit board 20, the longitudinal direction of the antenna element 10 is orthogonal to the longitudinal direction of the antenna mounting area 20A and is parallel to the longitudinal direction of the printed circuit board 20. It becomes. The terminal electrode 12A of the antenna element 10 is connected to the feed line 27 via the land 24A, and the terminal electrode 12B is connected to _one edge 23e1 of the ground pattern 23 via the land 24B. Terminal electrodes 12C are connected to the edge 23e ₂ on the opposite side of the ground pattern 23 via the land 24C. As a result, the antenna element 10 is constructed between the ground patterns that define the two opposing edges 23e ₁ and 23e ₂ of the antenna mounting region 20A.

以下、プリント基板２０上のグランドパターン全体を使用して電磁場を形成する理由について詳細に説明する。 Hereinafter, the reason for forming an electromagnetic field using the entire ground pattern on the printed circuit board 20 will be described in detail.

例えば、ブルートゥース用アンテナの場合、共振周波数ｆ＝２．４４２ＧＨｚ（真空中の波長λ＝１２２．７７ｍｍ）、必要とされる比帯域幅ＢＷは３．４％である。ここで、２．００×１．２５×１．００ｍｍの基体を用いて、基体の長手方向をアンテナ長Ｌａとし、Ｌａ＝２ｍｍのブルートゥース用アンテナを構成する場合、アンテナ長の波長比（ａ）は、ａ＝２πＬａ／λ＝０．１０２３となる。また、放射効率（η）を０．５（η＝０．５、放射効率５０％）とするとき、Ｑファクタ（Ｑ）は、Ｑ＝η（１＋３ａ^２）／ａ^３（１＋ａ^２）＝４７６.８３６５となる。さらに、ＶＳＷＲ（Ｓ）を２（Ｓ＝２）とするとき、帯域幅（ＢＷ）は、ＢＷ＝（ｓ−１）×１００／（√ｓ×Ｑ）［％］として求められ、ＢＷ＝０．１％となる。つまり、ブルートゥース用アンテナにおいてアンテナ長Ｌａ＝２とした場合には、上記帯域幅３．４％を満足することができない。 For example, in the case of a Bluetooth antenna, the resonance frequency f = 2.442 GHz (wavelength λ = 122.77 mm in vacuum), and the required specific bandwidth BW is 3.4%. Here, when using a base of 2.00 × 1.25 × 1.00 mm, the longitudinal direction of the base is the antenna length La, and configuring a Bluetooth antenna of La = 2 mm, the wavelength ratio of the antenna length (a) Is a = 2πLa / λ = 0.1023. When the radiation efficiency (η) is 0.5 (η = 0.5, radiation efficiency 50%), the Q factor (Q) is Q = η (1 + 3a ² ) / a ³ (1 + a ² ) = 476. .8365. Further, when VSWR (S) is 2 (S = 2), the bandwidth (BW) is obtained as BW = (s−1) × 100 / (√s × Q) [%], and BW = 0. .1%. That is, when the antenna length La = 2 in the Bluetooth antenna, the bandwidth of 3.4% cannot be satisfied.

このように、アンテナ長Ｌａがλ／２πよりも小さい超小型チップアンテナにおいては、上記の式より得られるアンテナ特性以上のものをアンテナ素子単体で得ることは理論上不可能である。そのため、超小型チップアンテナの場合にはプリント基板２０上のグランドパターン２３に流れる電流を利用して、グランドパターン２３全体をアンテナとして効率良く動作させることが極めて重要となる。 As described above, in an ultra-small chip antenna having an antenna length La smaller than λ / 2π, it is theoretically impossible to obtain an antenna element more than the antenna characteristics obtained from the above formula. Therefore, in the case of a microchip antenna, it is extremely important to efficiently operate the entire ground pattern 23 as an antenna by using a current flowing in the ground pattern 23 on the printed circuit board 20.

図６は、アンテナ装置１の等価回路図である。 FIG. 6 is an equivalent circuit diagram of the antenna device 1.

図６に示すように、アンテナ装置１は、信号源（給電点Ｐ）に並列接続されたインピーダンス整合用の第１のキャパシタンスＣ１と、信号源に直列接続されたインピーダンス整合用の第１のインダクタンスＬ１と、インダクタンスＬ１に直列接続された共振周波数調整用の第２のキャパシタンスＣ２と、インダクタンスＬ１に並列接続されたインピーダンス整合用の第２のインダクタンスＬ２と、キャパシタンスＣ２に直列接続された放射素子のインダクタンス成分Ｌｒと、インダクタンス成分Ｌｒに直列接続された放射抵抗Ｒとを備えている。また、キャパシタンスＣ１とキャパシタンスＣ２との間には浮遊容量Ｃｆが発生している。 As shown in FIG. 6, the antenna device 1 includes a first capacitance C1 for impedance matching connected in parallel to a signal source (feeding point P), and a first inductance for impedance matching connected in series to the signal source. L1, a second capacitance C2 for resonance frequency adjustment connected in series to the inductance L1, a second inductance L2 for impedance matching connected in parallel to the inductance L1, and a radiation element connected in series to the capacitance C2. An inductance component Lr and a radiation resistance R connected in series to the inductance component Lr are provided. A stray capacitance Cf is generated between the capacitance C1 and the capacitance C2.

キャパシタンスＣ１の一端は給電点Ｐに接続され、その他端は接地電位を提供するプリント基板２０上のグランドパターン２３に接続されている。インダクタンスＬ１の一端もまた給電点Ｐに接続されている。インダクタンスＬ２の一端はインダクタンスＬ１の他端に接続され、インダクタンスＬ２の他端は接地電位を提供するグランドパターン２３に接続されている。キャパシタＣ２の一端はインダクタンスＬ１の他端に接続され、キャパシタＣ２の他端は放射素子として機能するプリント基板２０上のグランドパターン２３に接続されている。放射素子はプリント基板２０上のグランドパターン２３によって実現され、その等価回路はインダクタンス成分Ｌｒ及び放射抵抗Ｒの直列回路として表すことができる。そのため図示のように、キャパシタＣ２の他端には、このインダクタンスＬｒ及び放射抵抗Ｒの直列回路が接続されている。 One end of the capacitance C1 is connected to the feeding point P, and the other end is connected to a ground pattern 23 on the printed circuit board 20 that provides a ground potential. One end of the inductance L1 is also connected to the feed point P. One end of the inductance L2 is connected to the other end of the inductance L1, and the other end of the inductance L2 is connected to a ground pattern 23 that provides a ground potential. One end of the capacitor C2 is connected to the other end of the inductance L1, and the other end of the capacitor C2 is connected to the ground pattern 23 on the printed circuit board 20 that functions as a radiating element. The radiating element is realized by a ground pattern 23 on the printed circuit board 20, and an equivalent circuit thereof can be expressed as a series circuit of an inductance component Lr and a radiation resistance R. Therefore, as shown in the figure, a series circuit of the inductance Lr and the radiation resistance R is connected to the other end of the capacitor C2.

このように、本実施形態によるアンテナ装置１は浮遊容量Ｃｆを有するが、上記のように、基体１１内のキャパシタンスＣ１、Ｃ２は垂直方向及び水平方向に対して互いに重ならないように配置されているので、キャパシタＣ１，Ｃ２間の浮遊容量Ｃｆを十分に低減することができ、これによりアンテナ特性の製造上のばらつきを低減することができる。さらに、素子間の電磁干渉によって生じるアンテナの入力インピーダンスへの影響を抑制することができる。 As described above, the antenna device 1 according to the present embodiment has the stray capacitance Cf. However, as described above, the capacitances C1 and C2 in the base body 11 are arranged so as not to overlap each other in the vertical direction and the horizontal direction. As a result, the stray capacitance Cf between the capacitors C1 and C2 can be sufficiently reduced, thereby reducing variations in manufacturing of antenna characteristics. Furthermore, the influence on the input impedance of the antenna caused by electromagnetic interference between elements can be suppressed.

図７は、アンテナ装置１のＶＳＷＲ特性を示すグラフであり、横軸は周波数（ＧＨｚ）、縦軸はＶＳＷＲの値を示している。また、グラフ中の破線ラインはブルートゥース用アンテナ素子の使用周波数帯を示している。 FIG. 7 is a graph showing the VSWR characteristics of the antenna device 1, where the horizontal axis indicates the frequency (GHz) and the vertical axis indicates the value of VSWR. A broken line in the graph indicates a frequency band used for the Bluetooth antenna element.

図７に示すように、本実施形態によるアンテナ装置１のＶＳＷＲは良好であり、２．４４ＧＨｚ付近を中心として約２６４ＭＨｚの広い帯域内で３以下のＶＳＷＲを得ることができる。すなわち、本実施形態によれば、小型なアンテナ素子１０を用いた高性能なアンテナ装置１を実現することができる。 As shown in FIG. 7, the VSWR of the antenna device 1 according to the present embodiment is good, and a VSWR of 3 or less can be obtained within a wide band of about 264 MHz centered around 2.44 GHz. That is, according to the present embodiment, a high-performance antenna device 1 using a small antenna element 10 can be realized.

以上説明したように、本実施形態によるアンテナ装置１は、基体１１内のキャパシタＣ１、Ｃ２は垂直方向及び水平方向に対して互いに重ならないように配置されているので、キャパシタＣ１，Ｃ２間の浮遊容量Ｃｆを十分に低減することができ、アンテナ特性の製造上のばらつきを低減することができる。さらに、素子間の電磁干渉によって生じるアンテナ入力インピーダンスへの影響を抑制することができる。 As described above, in the antenna device 1 according to the present embodiment, the capacitors C1 and C2 in the base 11 are arranged so as not to overlap each other in the vertical direction and the horizontal direction. Capacitance Cf can be sufficiently reduced, and variations in manufacturing of antenna characteristics can be reduced. Furthermore, the influence on the antenna input impedance caused by the electromagnetic interference between the elements can be suppressed.

図８は、本発明の第２の好ましい実施形態によるアンテナ装置２の構成を示す略断面図である。 FIG. 8 is a schematic cross-sectional view showing the configuration of the antenna device 2 according to the second preferred embodiment of the present invention.

図８に示すように、第２の実施形態によるアンテナ装置２は、アンテナ素子１０を備え、アンテナ素子１０の基体１１が、誘電率ε_１を有する第１の誘電体層１１Ｇと、第１の誘電体層１１Ｇよりも低い誘電率ε_２を有する第２の誘電体層１１Ｈとを有している。そして、第２の誘電体層１１Ｈは、第１のキャパシタＣ１と第２のキャパシタＣ２との間に設けられている。その他の構成は第１の実施形態によるアンテナ装置１と実質的に同一であるため、同一の構成要素に同一の符号を付して詳細な説明を省略する。 As shown in FIG. 8, the antenna device 2 according to the second embodiment includes an antenna element 10, the base 11 of the antenna element 10, a first dielectric layer 11G having a dielectric constant epsilon _1, the first and a second dielectric layer 11H having a dielectric constant epsilon ₂ lower than the dielectric layer 11G. The second dielectric layer 11H is provided between the first capacitor C1 and the second capacitor C2. Since other configurations are substantially the same as those of the antenna device 1 according to the first embodiment, the same components are denoted by the same reference numerals and detailed description thereof is omitted.

このように、本実施形態によるアンテナ装置２は、第１のキャパシタＣ１と第２のキャパシタＣ２との間の誘電体層１１Ｈの誘電率ε_２は、その上層及び下層に設けられた第１の誘電体層１１Ｇの誘電率ε_１よりも低いので、第１のキャパシタＣ１と第２のキャパシタＣ２との間の浮遊容量Ｃｆをさらに小さくすることができ、アンテナ特性を向上させることができる。 As described above, in the antenna device 2 according to the present embodiment, the dielectric constant ε ₂ of the dielectric layer 11H between the first capacitor C1 and the second capacitor C2 is the first layer provided in the upper layer and the lower layer. is lower than the dielectric constant epsilon ₁ of the dielectric layer 11G, and the first capacitor C1 can be further reduced stray capacitance Cf between the second capacitor C2, it is possible to improve the antenna characteristics.

図９は、上記アンテナ装置１又は２を用いた無線通信機器１００の構成の一例を示すブロック図である。 FIG. 9 is a block diagram illustrating an example of a configuration of the wireless communication device 100 using the antenna device 1 or 2.

図９に示すように、無線通信機器１００は、アンテナ素子１０と、アンテナ素子１０に接続された無線回路部３１と、無線回路部３１を制御する通信制御部３２と、メモリ３３と、入出力インターフェース３４とを備えている。そして、アンテナ素子１０は、プリント基板２０のアンテナ実装領域２０Ａ内に設けられており、無線回路部３１、通信制御部３２、メモリ３３及び入出力インターフェース３４はプリント基板２０の主回路領域２０Ｂ内に設けられている。 As shown in FIG. 9, the wireless communication device 100 includes an antenna element 10, a wireless circuit unit 31 connected to the antenna element 10, a communication control unit 32 that controls the wireless circuit unit 31, a memory 33, and an input / output. And an interface 34. The antenna element 10 is provided in the antenna mounting area 20A of the printed circuit board 20, and the radio circuit unit 31, the communication control unit 32, the memory 33, and the input / output interface 34 are provided in the main circuit area 20B of the printed circuit board 20. Is provided.

本発明は、以上の実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で種々の変更を加えることが可能であり、それらも本発明の範囲に包含されるものであることは言うまでもない。 The present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention, and these are also included in the scope of the present invention. Needless to say.

例えば、上記実施形態においては、キャパシタＣ１，Ｃ２を含むアンテナ素子１０を例に挙げたが、本発明はこのような構成に限定されるものではなく、アンテナ素子が３つ以上のキャパシタを内蔵していてもよい。この場合、複数のキャパシタの各々が他の全てのキャパシタに対して本発明のような垂直方向及び水平方向の位置が重ならないような関係を有していてもよく、複数のキャパシタから選ばれたいくつかのキャパシタのみがそのような位置関係を有していてもよい。 For example, in the above embodiment, the antenna element 10 including the capacitors C1 and C2 has been described as an example. However, the present invention is not limited to such a configuration, and the antenna element includes three or more capacitors. It may be. In this case, each of the plurality of capacitors may have a relationship such that the vertical and horizontal positions do not overlap each other with respect to all other capacitors, and is selected from the plurality of capacitors. Only some capacitors may have such a positional relationship.

１，２アンテナ装置
１０アンテナ素子
１１基体
１１Ａ基体の上面
１１Ｂ基体の底面
１１Ｃ，１１Ｄ，１１Ｅ，１１Ｆ基体の側面
１１Ｇ第１の誘電体層
１１Ｈ第２の誘電体層
１１ｂ底面
１２Ａ〜１２Ｃ端子電極
１３ａ〜１３ｇ平面電極パターン
１３ｈ引き出し部
１４ａ，１４ｂ平面電極パターン
２０プリント基板
２０Ａアンテナ実装領域
２０Ｂ主回路領域
２０ｅエッジ
２１絶縁基板
２３グランドパターン
２３ｅ，２３ｅ_１，２３ｅ_２，２３ｅ_３グランドパターンのエッジ
２４Ａ〜２４Ｃランド
２７給電ライン
３１無線回路部
３２通信制御部
３３メモリ
３４入出力インターフェース
３５グランドパターン
１００無線通信機器
Ｃ１第１のキャパシタ（キャパシタンス）
Ｃ２第２のキャパシタ（キャパシタンス）
Ｃｆ浮遊容量
Ｌ１第１のインダクタ（インダクタンス）
Ｌ２第２のインダクタ（インダクタンス）
ＬＬ１〜ＬＬ２８電極層
Ｌｒインダクタンス
Ｐ給電点
Ｐ０中心
Ｒ放射抵抗
ＴＨ１〜ＴＨ５スルーホール導体 DESCRIPTION OF SYMBOLS 1, 2 Antenna apparatus 10 Antenna element 11 Base | substrate 11A Top surface 11B Base | substrate bottom face 11C, 11D, 11E, 11F Base | substrate side surface 11G 1st dielectric material layer 11H 2nd dielectric material layer 11b Bottom surface 12A-12C Terminal electrode 13a ˜13g Planar electrode pattern 13h Lead portions 14a and 14b Planar electrode pattern 20 Printed circuit board 20A Antenna mounting area 20B Main circuit area 20e Edge 21 Insulating substrate 23 Ground pattern 23e, 23e ₁ , 23e ₂ , 23e ₃ Edges 24A to 24C of ground pattern Land 27 Feed line 31 Wireless circuit unit 32 Communication control unit 33 Memory 34 Input / output interface 35 Ground pattern 100 Wireless communication device C1 First capacitor (capacitance)
C2 Second capacitor (capacitance)
Cf stray capacitance L1 first inductor (inductance)
L2 Second inductor (inductance)
LL1 to LL28 Electrode layer Lr Inductance P Feed point P0 Center R Radiation resistance TH1 to TH5 Through-hole conductor

Claims

An antenna element and a printed circuit board on which the antenna element is mounted;
The printed circuit board is mounted with a circuit or component for configuring a wireless communication device, includes a main circuit area including a ground pattern , an antenna mounting area where the antenna element is mounted, and the antenna mounting from the main circuit area. Having a feeder line drawn into the area,
The antenna element includes a base made of a dielectric, and an impedance matching circuit formed in the base.
The impedance matching circuit includes a first capacitor connected in parallel to the power supply line, and a second capacitor connected in series to the power supply line, wherein the first and second capacitors are in a vertical direction and a horizontal direction. Are arranged so as not to overlap each other ,
The antenna device according to claim 1, wherein the antenna element performs an antenna operation in cooperation with the ground pattern on the printed circuit board .

The antenna element further includes first to fifth through-hole conductors formed in the base,
One end of the first capacitor is connected to a power supply line on the printed circuit board via the first through-hole conductor,
The other end of the first capacitor is connected to the ground potential via the second through-hole conductor,
One end of the second capacitor is connected to one end of the first capacitor via the third through-hole conductor, and is connected to the ground potential via the fourth through-hole conductor. ,
The antenna device according to claim 1, wherein the other end of the second capacitor is connected to a ground potential via the fifth through-hole conductor.

The antenna element further includes a lead portion connected to one end of the first capacitor,
The leading end of the lead portion extends to a position overlapping the second capacitor in plan view,
3. The antenna device according to claim 2, wherein one end of the second capacitor is connected to one end of the first capacitor via the third through-hole conductor and the lead portion.

The antenna element further includes first to third terminal electrodes formed on a bottom surface of the base body,
One end of the first capacitor is connected to a power supply line on the printed circuit board via the first through-hole conductor and the first terminal electrode, and the other end of the first capacitor is Connected to the ground potential via two through-hole conductors and the second terminal electrode,
One end of the second capacitor is connected to one end of the first capacitor via the third through-hole conductor, and via the fourth through-hole conductor and the second terminal electrode. 3. The second capacitor is connected to a ground potential, and the other end of the second capacitor is connected to the ground potential via the fifth through-hole conductor and the third terminal electrode. Or the antenna device of 3.

The printed circuit board further includes first to third lands provided in the antenna mounting area,
The first land is connected to the feed line on the printed circuit board;
The second and third lands are connected to the ground pattern on the printed circuit board;
5. The antenna device according to claim 4, wherein the first to third terminal electrodes of the antenna element are connected to the first to third lands, respectively.

The antenna mounting area is an area where one side is in contact with the edge of the printed circuit board and the remaining side is surrounded by the edge of the ground pattern,
The edges of the ground pattern include first and second edges facing each other;
The other end of the first capacitor is connected to the first edge;
The antenna device according to claim 2, wherein the other end of the second capacitor is connected to the second edge.

The antenna device according to any one of claims 1 to 6, wherein a material of the base is low-temperature fired ceramic (LTCC).

The base has a first dielectric layer having a predetermined dielectric constant and a second dielectric layer having a lower dielectric constant than the first dielectric layer, and the second dielectric layer is The antenna device according to claim 1, wherein the antenna device is provided between the first capacitor and the second capacitor.

The antenna apparatus according to claim 1, a radio circuit unit connected to the antenna element of the antenna apparatus, and a communication control unit that controls at least the radio circuit unit, The wireless communication device, wherein the circuit unit and the communication control unit are provided in the main circuit region of the printed circuit board.