KR20010025800A - 램버스 메모리 모듈 및 그와 결합되는 소켓 - Google Patents

램버스 메모리 모듈 및 그와 결합되는 소켓 Download PDF

Info

Publication number
KR20010025800A
KR20010025800A KR1019990036831A KR19990036831A KR20010025800A KR 20010025800 A KR20010025800 A KR 20010025800A KR 1019990036831 A KR1019990036831 A KR 1019990036831A KR 19990036831 A KR19990036831 A KR 19990036831A KR 20010025800 A KR20010025800 A KR 20010025800A
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
flexible printed
memory module
signal
Prior art date
Application number
KR1019990036831A
Other languages
English (en)
Other versions
KR100577555B1 (ko
Inventor
이상원
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990036831A priority Critical patent/KR100577555B1/ko
Publication of KR20010025800A publication Critical patent/KR20010025800A/ko
Application granted granted Critical
Publication of KR100577555B1 publication Critical patent/KR100577555B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring

Abstract

본 발명은 램버스 메모리 모듈 및 그와 결합되는 소켓을 공개한다. 본 발명의 램버스 메모리 모듈은 각종 신호선들이 형성된 층들과 접지전압 및 전원전압이 인가되는 층들로 이루어지며 휨이 가능한 플렉시블 프린트 기판부와, 상기 플렉시블 프린트 기판부의 일단부를 내부에 포함한 제 1 프린트 기판과, 상기 제 1 프린트 기판과 소정 거리를 사이에 두고 일렬로 배치되어 상기 플렉시블 프린트 기판부의 타단부를 내부에 포함한 제 2 프린트 기판과, 상기 제 1 및 제 2 프린트 기판의 양면에 상기 신호선들을 따라 배열 실장된 복수개의 디바이스들과, 상기 제 1 프린트 기판 중 상기 플렉시블 프린트 기판부의 일단측 종단에 상기 디바이스들의 배열 방향과 수직 방향으로 배열 형성된 복수개의 신호 입력용 커넥터 탭들과, 상기 제 2 프린트 기판 중 상기 플렉시블 프린트 기판부의 타단측 종단에 상기 디바이스들의 배열 방향과 수직 방향으로 배열 형성된 복수개의 신호 출력용 커넥터 탭들을 구비한다. 본 발명의 소켓은 제 1 및 제 2 프린트 기판부의 내부에 포함되지 않은 플렉시블 프린트 기판부를 중심으로 U자 형태로 접힌 상기 제 1 및 제 2 프린트 기판의 종단부를 하나씩 수용함으로써 램버스 메모리 모듈과 결합된다. 상기와 같이 구성된 본 발명의 램버스 메모리 모듈과 소켓은 본 발명이 적용된 시스템의 고집적, 고성능 및 소형화에 기여할 수 있는 효과가 있다.

Description

램버스 메모리 모듈 및 그와 결합되는 소켓{RAMBUS memory module and socket be united with it}
본 발명은 램버스(RAMBUS) 메모리 모듈 및 그와 결합되는 소켓에 관한 것으로서, 특히 플렉시블 프린트 기판(FPCB: Flexible Printed Circuit Board)을 이용한 램버스 메모리 모듈 및 그와 결합되는 소켓에 관한 것이다.
차세대 메모리 모듈로 개발 중에 있는 RIMM(RAMBUS Inline Memory Module), SORIMM(Small Outline RIMM) 등과 같은 램버스 메모리 모듈은 모듈 내의 회로 구성이 기존의 DRAM(Dynamic Random Access Memory) 모듈이나 SYNCDRAM(SYNChronous DRAM) 모듈과는 다른 데이지 체인(daisy chain) 구조로 되어 있다.
하지만, 종래에는 램버스 메모리 모듈이 기존의 DRAM 모듈이나 SYNCDRAM 모듈의 제작 방법과 동일한 방법으로 제작됨으로써 고유의 성능을 제대로 발휘하지 못하여 램버스 메모리 모듈이 적용된 시스템의 성능 저하를 유발시키는 문제점이 있었다.
즉, 종래에는 시스템 보드에 3개의 소켓들이 구비되어 있고, 상기 소켓들 중 하나에 결합되는 1개의 램버스 메모리 모듈에는 최대 16개의 디바이스들이 실장될 수 있었다. 예를 들어, 최대 용량인 32 디바이스를 구현하기 위해서는 16개의 디바이스들이 각각 실장된 2개의 램버스 메모리 모듈들을 2개의 소켓들에 하나씩 결합시키고, 나머지 1개의 소켓에는 디바이스가 실장되지 않은 점퍼(jumper)용 도통(continuity) 램버스 메모리 모듈을 결합시켰다. 아울러, 저용량의 메모리를 구현하는 경우에도 남은 소켓에 도통 램버스 메모리 모듈을 결합시켜야 했다. 상기와 같이 종래에는 소켓이 남을 경우 신호의 전달을 위하여 남은 소켓에 반드시 도통 램버스 메모리 모듈을 삽입해야 하는데, 상기한 도통 램버스 메모리 모듈은 신호의 보존성을 낮추고 전달 속도를 지연시키는 요인으로 작용하기 때문에 불필요한 도통 램버스 메모리 모듈로 인해 전체 시스템의 성능이 저하되는 문제점이 있었다.
또한, 종래 기술에 의한 램버스 메모리 모듈은 소켓의 접속부와 전기적으로 접속되는 커넥터 탭(connector tab)들이 디바이스들의 하부에 디바이스들의 배열 방향과 동일한 방향으로 배열 형성되어 있기 때문에 커넥터 탭들과 직접 연결되는 디바이스와 커넥터 탭들 사이에 형성되는 신호선들의 꼬임이 심하여 프린트 기판(PCB: Printed Circuit Board)의 아트워크(artwork)가 어려워지고, 신호 전달 특성이 저하되며, 상기 신호선들이 불필요하게 길어져서 신호 보존성이 저하되는 문제점이 있었다.
이에 본 발명은 도통 램버스 메모리 모듈을 필요로 하지 않고, 커넥터 탭들과 직접 연결되는 디바이스와 커넥터 탭들 사이에 형성되는 신호선들의 길이가 줄고 형상이 단순화되는 램버스 메모리 모듈을 제공하는데 그 목적이 있다.
또한, 본 발명은 상기한 램버스 메모리 모듈과 결합되는 소켓을 제공하는데 또 다른 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명에 의한 램버스 메모리 모듈은 소켓을 통해 시스템 보드에 전기적으로 연결되는 램버스 메모리 모듈에 있어서, 각종 신호선들이 형성된 층들과 접지전압 및 전원전압이 인가되는 층들로 이루어지며 휨이 가능한 플렉시블 프린트 기판부와, 상기 플렉시블 프린트 기판부의 일단부를 내부에 포함한 제 1 프린트 기판과, 상기 제 1 프린트 기판과 소정 거리를 사이에 두고 일렬로 배치되어 상기 플렉시블 프린트 기판부의 타단부를 내부에 포함한 제 2 프린트 기판과, 상기 제 1 및 제 2 프린트 기판의 양면에 상기 신호선들을 따라 배열 실장된 복수개의 디바이스들과, 상기 제 1 프린트 기판 중 상기 플렉시블 프린트 기판부의 일단측 종단에 상기 디바이스들의 배열 방향과 수직 방향으로 배열 형성되어 상기 시스템 보드로부터의 신호를 상기 플렉시블 프린트 기판부의 일단에 전달하는 복수개의 신호 입력용 커넥터 탭들과, 상기 제 2 프린트 기판 중 상기 플렉시블 프린트 기판부의 타단측 종단에 상기 디바이스들의 배열 방향과 수직 방향으로 배열 형성되어 상기 플렉시블 프린트 기판부의 타단에서 출력되는 신호를 상기 소켓에 전달하는 복수개의 신호 출력용 커넥터 탭들을 구비한 것을 특징으로 한다.
상기한 다른 목적을 달성하기 위하여 본 발명에 의한 램버스 메모리 모듈과 결합되는 소켓은 각종 신호선들이 형성된 층들과 접지전압 및 전원전압이 인가되는 층들로 이루어지며 휨이 가능한 플렉시블 프린트 기판부와, 상기 플렉시블 프린트 기판부의 일단부를 내부에 포함한 제 1 프린트 기판과, 상기 제 1 프린트 기판과 소정 거리를 사이에 두고 일렬로 배치되어 상기 플렉시블 프린트 기판부의 타단부를 내부에 포함한 제 2 프린트 기판과, 상기 제 1 및 제 2 프린트 기판의 양면에 상기 신호선들을 따라 배열 실장된 복수개의 디바이스들과, 상기 제 1 프린트 기판 중 상기 플렉시블 프린트 기판부의 일단측 종단에 상기 디바이스들의 배열 방향과 수직 방향으로 배열 형성된 복수개의 신호 입력용 커넥터 탭들과, 상기 제 2 프린트 기판 중 상기 플렉시블 프린트 기판부의 타단측 종단에 상기 디바이스들의 배열 방향과 수직 방향으로 배열 형성된 복수개의 신호 출력용 커넥터 탭들을 구비한 램버스 메모리 모듈에 있어서, 상기 램버스 메모리 모듈이 결합될 때 상기 제 1 및 제 2 프린트 기판부의 내부에 포함되지 않은 플렉시블 프린트 기판부를 중심으로 U자 형태로 접힌 상기 제 1 및 제 2 프린트 기판의 종단부를 하나씩 수용하는 제 1 슬롯과 제 2 슬롯이 소정 간격으로 사이에 두고 평행하게 형성된 일면을 가진 몸체와, 상기 제 1 슬롯의 내부에 형성되어 상기 램버스 메모리 모듈이 결합될 때 상기 복수개의 신호 입력용 커넥터 탭들과 전기적으로 접속되는 제 1 접속부와, 상기 제 2 슬롯의 내부에 형성되어 상기 램버스 메모리 모듈이 결합될 때 상기 복수개의 신호 출력용 커넥터 탭들과 전기적으로 접속되는 제 2 접속부를 구비한 것을 특징으로 한다.
도 1은 종래 기술에 의한 램버스 메모리 모듈의 개략적인 평면도,
도 2는 종래의 최대 용량 구현시 램버스 메모리 모듈들과 소켓들의 결합 상태를 개략적으로 나타낸 사시도,
도 3은 도 2에 도시된 램버스 메모리 모듈들의 신호 흐름 경로를 나타낸 도면,
도 4는 도 1에 도시된 제 1 커넥터 탭들과 첫 번째 디바이스를 연결하는 다층 PCB의 내부 신호선들을 도시한 도면,
도 5는 본 발명의 일 실시예에 의한 램버스 메모리 모듈의 개략적인 평면도,
도 6은 도 5에 도시된 램버스 메모리 모듈의 A-A' 단면도,
도 7은 도 5에 도시된 신호 입력용 커넥터 탭들과 첫 번째 디바이스를 연결하는 FPCB부의 내부 신호선들을 도시한 도면,
도 8은 도 6에 도시된 I 부분의 상세도,
도 9는 본 발명의 일 실시예에 의한 램버스 메모리 모듈과 소켓이 결합된 상태를 개략적으로 도시한 단면도이다.
본 발명의 이해를 돕기 위하여 먼저 종래 기술에 의한 램버스 메모리 모듈과 소켓을 첨부한 도면을 참조하여 설명하기로 한다.
도 1은 종래 기술에 의한 램버스 메모리 모듈의 개략적인 평면도이다.
종래 기술에 의한 램버스 메모리 모듈은 도 1에 도시된 바와 같이 각종 신호선들이 형성된 층들과 접지전압 및 전원전압이 인가되는 층들을 내부에 포함한 다층 PCB(112)와, 상기 다층 PCB(112)의 양면에 각각 8개씩 일렬로 실장된 16개의 디바이스들(도 1에는 일면에 실장된 8개의 디바이스들(114a∼114h)만 도시됨)과, 상기 다층 PCB(112)의 도면상 하단 좌측 양면에 디바이스들(114a∼114h)의 배열 방향과 동일한 방향으로 배열 형성된 복수개의 제 1 커넥터 탭들(116)과, 상기 다층 PCB(112)의 도면상 하단 우측 양면에 디바이스들(114a∼114h)의 배열 방향과 동일한 방향으로 배열 형성된 제 2 커넥터 탭들(118)을 구비하고 있다. 도 1에는 다층 PCB(112)의 양면에 16개의 디바이스들(114a∼114h)이 실장된 경우가 도시되어 있으나, 실장 디바이스의 개수는 0개∼16개의 범위 내에서 조절될 수 있다.
도 2는 종래의 최대 용량 구현시 램버스 메모리 모듈들과 소켓들의 결합 상태를 개략적으로 나타낸 사시도이다.
도 2에는 16개의 디바이스들이 각각 실장된 제 1 및 제 2 램버스 메모리 모듈(110, 120)이 제 1 및 제 2 소켓(140, 150)에 하나씩 결합되고, 디바이스가 하나도 실장되지 않은 도통 램버스 메모리 모듈(130)이 제 3 소켓(160)에 결합된 상태가 도시되어 있다. 상기 제 1 및 제 2 램버스 메모리 모듈(110, 120)은 도 1에 도시된 램버스 메모리 모듈과 동일한 구조를 가지고, 도통 램버스 메모리 모듈(130)은 도 1에 도시된 램버스 메모리 모듈에서 디바이스들이 제거된 구조를 가진다. 아울러, 상기 제 1 내지 제 3 소켓(140∼160)은 시스템 보드(도면상 도시되지 않음)에 일렬로 장착되어 있다.
도 3은 도 2에 도시된 램버스 메모리 모듈들의 신호 흐름 경로를 나타낸 도면이다.
도 3을 참조하면, 시스템 보드(도면상 도시되지 않음)로부터의 신호는 제 1 램버스 메모리 모듈(110)의 제 1 커넥터 탭들 → 제 1 램버스 메모리 모듈(110)에 실장된 디바이스들 → 제 1 램버스 메모리 모듈(110)의 제 2 커넥터 탭들 → 제 2 램버스 메모리 모듈(120)의 제 2 커넥터 탭들 → 제 2 램버스 메모리 모듈(120)에 실장된 디바이스들 → 제 2 램버스 메모리 모듈(120)의 제 1 커넥터 탭들 → 도통 램버스 메모리 모듈(130)의 제 1 커넥터 탭들 → 도통 램버스 메모리 모듈(130)의 다층 PCB의 내부 신호선들 → 도통 램버스 메모리 모듈(130)의 제 2 커넥터 탭들을 거쳐 시스템 보드로 출력된다.
상기와 같이 종래에는 1개 또는 2개의 램버스 메모리 모듈들에만 디바이스들이 실장되는 경우에도 남은 소켓에는 반드시 도통 램버스 메모리 모듈을 삽입해야 하기 때문에 소켓간의 신호 지연으로 인해 신호 보존성이 저하되고, 특성이 다른 램버스 메모리 모듈의 결합으로 인해 신호 전달 특성이 저하되어 램버스 메모리 모듈이 적용된 시스템의 성능이 저하되는 문제점이 있었다.
도 4는 도 1에 도시된 제 1 커넥터 탭들과 첫 번째 디바이스를 연결하는 다층 PCB의 내부 신호선들을 도시한 도면이다.
통상, 신호들의 시간 지연차를 10ps 이내로 맞추어야 하는 램버스 메모리 모듈의 경우 제 1 커넥터 탭들(116)과 첫 번째 디바이스(114a)를 연결하는 복수개의 신호선들(112a, 112b)은 모두 동일한 길이로 형성되어야 한다. 따라서, 제 1 커넥터 탭들(116) 중 디바이스(114a)와 가깝게 위치한 커넥터 탭과 디바이스(114a)를 연결하는 신호선은 다른 신호선들과 길이를 맞추기 위하여 꼬이게 되고(도 4에 도시된 신호선 112b는 신호선 112a와 동일한 길이를 가지기 위하여 꼬여 있음), 더불어 신호선들(112a, 112b)이 불필요하게 길어지는 결과를 초래한다. 아울러, 상기와 같은 현상은 디바이스(114h)와 제 2 커넥터 탭들(118) 사이에 형성된 신호선들에서도 발생된다.
상기와 같이 종래에는 제 1 및 제 2 커넥터 탭들(116, 118)과 디바이스들(114a, 114h) 사이에 형성된 신호선들이 복잡하게 설계되기 때문에 다층 PCB(112)의 아트워크가 어려워지고, 신호 전달 특성이 저하되며, 상기 신호선들이 불필요하게 길어지기 때문에 신호 보존성이 저하되는 문제점이 있었다. 아울러, 상기와 같은 램버스 메모리 모듈을 3개나 사용하면 전체 시스템의 타이밍 마진이 불필요하게 소모되어 시스템의 성능 저하가 야기되는 문제점이 있었다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
도 5는 본 발명의 일 실시예에 의한 램버스 메모리 모듈의 개략적인 평면도이고, 도 6은 도 5에 도시된 램버스 메모리 모듈의 A-A' 단면도이다.
본 발명의 일 실시예에 의한 램버스 메모리 모듈은 도 5 및 도 6에 도시된 바와 같이 각종 신호선들이 형성된 층들과 접지전압 및 전원전압이 인가되는 층들로 이루어지며 휨이 가능한 FPCB부(10)와, 상기 FPCB부(10)의 일단부를 내부에 포함한 제 1 다층 PCB(20)와, 상기 제 1 다층 PCB(20)와 소정 거리를 사이에 두고 일렬로 배치되어 상기 FPCB부(10)의 타단부를 내부에 포함한 제 2 다층 PCB(30)와, 상기 제 1 다층 PCB(20)의 양면에 상기 신호선들을 따라 배열 실장된 16개의 제 1 디바이스들(40a∼40p)과, 상기 제 2 다층 PCB(30)의 양면에 상기 신호선들을 따라 배열 실장된 16개의 제 2 디바이스들(50a∼50p)과, 상기 제 1 다층 PCB(20) 중 상기 FPCB부(10)의 일단측 종단에 상기 제 1 디바이스들(40a∼40p)의 배열 방향과 수직 방향으로 배열 형성되어 시스템 보드(도면상 도시되지 않음)로부터의 신호를 상기 FPCB부(10)의 일단에 전달하는 복수개의 신호 입력용 커넥터 탭들(60a, 60b)과, 상기 제 2 다층 PCB(30) 중 상기 FPCB부(10)의 타단측 종단에 상기 제 2 디바이스들(50a∼50p)의 배열 방향과 수직 방향으로 배열 형성되어 상기 FPCB부(10)의 타단에서 출력되는 신호를 소켓(도면상 도시되지 않음)에 전달하는 복수개의 신호 출력용 커넥터 탭들(70a, 70b)을 구비하고 있다. 도 5 및 도 6에는 제 1 및 제 2 다층 PCB(20, 30)의 양면에 각각 16개의 디바이스들(40a∼40p, 50a∼50p)이 실장된 경우(최대 용량 구현)가 도시되어 있으나, 1개 다층 PCB(20 또는 30)의 실장 디바이스의 개수는 종래 기술과 마찬가지로 구현하고자 하는 용량에 따라 0개∼16개의 범위 내에서 조절될 수 있다.
도 7은 도 5에 도시된 신호 입력용 커넥터 탭들과 첫 번째 디바이스를 연결하는 FPCB부의 내부 신호선들을 도시한 도면이다.
본 발명의 일 실시예에서 신호 입력용 커넥터 탭들(60a)은 제 1 다층 PCB(20)의 도면상 하단에 형성되는 대신 좌측 종단에 제 1 디바이스들(40a∼40p)의 배열 방향과 수직 방향으로 배열 형성됨으로써 신호 입력용 커넥터 탭들(60a)과 디바이스(40a) 사이를 연결하는 FPCB부(10)의 내부 신호선들(10a, 10b)이 최단 거리로 형성되어 신호선들(10a, 10b)의 길이가 종래 기술에 비해 크게 줄어들고 꼬임 역시 발생하지 않게 된다. 그 결과, 본 발명의 일 실시예에서는 아울러, 신호 입력용 커넥터 탭들(60b)과 디바이스(40i), 신호 출력용 커넥터 탭들(70a)과 디바이스(50a), 신호 출력용 커넥터 탭들(70b)과 디바이스(50i) 사이에 형성된 신호선들도 마찬가지로 길이가 줄어들고 꼬임이 발생하지 않게 된다.
도 8은 도 6에 도시된 I 부분의 상세도로서, FPCB부(10)가 제 1 FPCB(12)와 제 2 FPCB(14)로 이루어져 있음을 도시하고 있다.
상기 제 1 FPCB(12)는 제 1 및 제 2 다층 PCB(20, 30)의 도면상 상부면에 실장된 16개의 제 1 및 제 2 디바이스들(40a∼40h, 50a∼50h)의 신호 전달 경로에 해당되는 신호선들이 형성된 제 1 신호선층(SIGNAL1)과, 제 1 신호선층(SIGNAL1)의 양면에 각각 형성된 제 1 접지전압 인가층(GND1) 및 전원전압 인가층(VDD)으로 이루어져 있다. 상기 제 2 FPCB(14)는 제 1 FPCB(12)와 소정 거리를 사이에 두고 평행하게 배치되어 있고, 제 1 및 제 2 다층 PCB(20, 30)의 도면상 하부면에 실장된 16개의 제 1 및 제 2 디바이스들(40i∼40p, 50i∼50p)의 신호 전달 경로에 해당되는 신호선들이 형성된 제 2 신호선층(SIGNAL2)과, 제 2 신호선층(SIGNAL2)의 양면에 각각 형성된 제 2 및 제 3 접지전압 인가층(GND2, GND3)으로 이루어져 있다. 결과적으로, 본 발명의 일 실시예에서는 종래 기술의 다층 PCB 내부에 직접 형성되던 신호선층, 접지전압 인가층, 전원전압 인가층 등을 제 1 및 제 2 FPCB(12, 14)로 형성하여 제 1 및 제 2 다층 PCB(20, 30)의 내부에 삽입한다.
도 9는 본 발명의 일 실시예에 의한 램버스 메모리 모듈과 소켓이 결합된 상태를 개략적으로 도시한 단면도이다.
먼저, 본 발명의 일 실시예에 의한 소켓은 도 5 및 도 6에 도시된 램버스 메모리 모듈이 결합될 때 제 1 및 제 2 다층 PCB(20, 30)의 내부에 포함되지 않은 제 1 및 제 2 FPCB(12, 14)를 중심으로 U자 형태로 접힌 제 1 및 제 2 다층 PCB(20, 30)의 종단부를 하나씩 수용하는 제 1 슬롯과 제 2 슬롯이 소정 간격으로 사이에 두고 평행하게 형성된 일면(82a)을 가진 몸체(82)와, 상기 제 1 슬롯의 내부에 형성되어 램버스 메모리 모듈이 결합될 때 복수개의 신호 입력용 커넥터 탭들(60a, 60b)과 전기적으로 접속되는 제 1 접속부(84a, 84b)와, 상기 제 2 슬롯의 내부에 형성되어 램버스 메모리 모듈이 결합될 때 복수개의 신호 출력용 커넥터 탭들(70a, 70b)과 전기적으로 접속되는 제 2 접속부(86a, 86b)를 구비하고 있다. 상기 제 1 접속부(84a, 84b)는 신호선들(L1, L2)을 통해 시스템 보드(도면상 도시되지 않음)에 전기적으로 연결되어 있고, 제 2 접속부(86a, 86b)는 신호선들(L3, L4)을 통해 시스템 보드에 전기적으로 연결되어 있다.
도 5 및 도 6에 도시된 램버스 메모리 모듈은 도 9에 도시된 바와 같이 제 1 및 제 2 다층 PCB(20, 30)가 제 1 및 제 2 다층 PCB(20, 30)의 내부에 포함되지 않은 제 1 및 제 2 FPCB(12, 14)를 중심으로 U자 형태로 접혀서 상호 평행한 상태로 소켓의 몸체(82)에 결합된다. 보다 구체적으로 제 1 다층 PCB(20)의 종단부가 소켓의 제 1 슬롯에 수용되어 제 1 다층 PCB(20)의 종단에 형성된 신호 입력용 커넥터 탭들(60a, 60b)과 제 1 슬롯의 내부에 형성된 제 1 접속부(84a, 84b)가 상호 접속되고, 제 2 다층 PCB(30)의 종단부가 소켓의 제 2 슬롯에 수용되어 제 2 다층 PCB(30)의 종단에 형성된 신호 출력용 커넥터 탭들(70a, 70b)과 제 2 슬롯의 내부에 형성된 제 2 접속부(86a, 86b)가 상호 접속됨으로써 램버스 메모리 모듈과 소켓의 전기적인 결합이 이루어진다. 결과적으로, 본 발명의 일 실시예에 의한 램버스 메모리 모듈은 종래 기술과 같이 소켓에 수직 방향으로 삽입되는 대신 수평 방향으로 삽입되며, 시스템 보드(도면상 도시되지 않음)에 대해서도 수평 상태가 된다.
아울러, 디바이스가 실장되는 2개의 다층 PCB들(20, 30)이 FPCB부(10)에 의해 1개의 램버스 메모리 모듈로 구현되고, 그에 적합한 소켓도 설계됨으로써 종래의 남는 소켓과 도통 램버스 메모리 모듈이 필요 없어지므로 도통 램버스 메모리 모듈로 인해 필연적으로 발생되던 신호 보존성 저하 및 신호 전달 특성 저하가 방지되고, 시스템 보드 상에서의 실장 면적이 줄어들어 소형화된 휴대용 컴퓨터(portable computer, 노트북 컴퓨터)에도 데스크탑 컴퓨터(desktop computer)와 같은 대용량의 모듈을 실장할 수 있게 된다.
이와 같이 본 발명은 종래의 도통 램버스 메모리 모듈을 필요로 하지 않기 때문에 도통 램버스 메모리 모듈로 인해 필연적으로 발생하던 신호 보존성 저하 및 신호 전달 특성 저하 현상을 방지할 수 있고, 본 발명이 적용된 시스템의 고집적, 고성능 및 소형화에 기여할 수 있는 효과가 있다.
또한, 본 발명의 램버스 메모리 모듈은 커넥터 탭들과 직접 연결되는 디바이스와 커넥터 탭들 사이에 형성되는 신호선들의 길이가 크게 줄어들고, 배선이 단순화되기 때문에 신호 보존성 및 신호 전달 특성이 향상되어 본 발명이 적용된 시스템의 성능을 향상시킬 수 있는 효과가 있다.

Claims (5)

  1. 소켓을 통해 시스템 보드에 전기적으로 연결되는 램버스 메모리 모듈에 있어서,
    각종 신호선들이 형성된 층들과 접지전압 및 전원전압이 인가되는 층들로 이루어지며 휨이 가능한 플렉시블 프린트 기판부와,
    상기 플렉시블 프린트 기판부의 일단부를 내부에 포함한 제 1 프린트 기판과,
    상기 제 1 프린트 기판과 소정 거리를 사이에 두고 일렬로 배치되어 상기 플렉시블 프린트 기판부의 타단부를 내부에 포함한 제 2 프린트 기판과,
    상기 제 1 및 제 2 프린트 기판의 양면에 상기 신호선들을 따라 배열 실장된 복수개의 디바이스들과,
    상기 제 1 프린트 기판 중 상기 플렉시블 프린트 기판부의 일단측 종단에 상기 디바이스들의 배열 방향과 수직 방향으로 배열 형성되어 상기 시스템 보드로부터의 신호를 상기 플렉시블 프린트 기판부의 일단에 전달하는 복수개의 신호 입력용 커넥터 탭들과,
    상기 제 2 프린트 기판 중 상기 플렉시블 프린트 기판부의 타단측 종단에 상기 디바이스들의 배열 방향과 수직 방향으로 배열 형성되어 상기 플렉시블 프린트 기판부의 타단에서 출력되는 신호를 상기 소켓에 전달하는 복수개의 신호 출력용 커넥터 탭들을 구비한 것을 특징으로 하는 램버스 메모리 모듈.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 프린트 기판은 상기 제 1 및 제 2 프린트 기판의 내부에 포함되지 않은 플렉시블 프린트 기판부를 중심으로 U자 형태로 접혀서 상기 소켓에 결합되는 것을 특징으로 하는 램버스 메모리 모듈.
  3. 제 2 항에 있어서,
    상기 제 1 및 제 2 프린트 기판은 상기 시스템 보드에 대해 수평인 상태로 상기 소켓에 결합되는 것을 특징으로 하는 램버스 메모리 모듈.
  4. 제 1 항, 제 2 항 또는 제 3 항에 있어서,
    상기 플렉시블 프린트 기판부는
    상기 신호선들 중 일부가 형성된 제 1 신호선층과, 상기 제 1 신호선층의 양면에 각각 형성된 제 1 접지전압 인가층 및 제 1 전원전압 인가층으로 이루어진 제 1 플렉시블 프린트 기판과;
    상기 제 1 플렉시블 프린트 기판과 소정 거리를 사이에 두고 평행하게 배치되고, 상기 신호선들 중 일부가 형성된 제 2 신호선층과, 상기 제 2 신호선층의 양면에 각각 형성된 제 2 및 제 3 접지전압 인가층으로 이루어진 제 2 플렉시블 프린트 기판을 구비한 것을 특징으로 하는 램버스 메모리 모듈.
  5. 각종 신호선들이 형성된 층들과 접지전압 및 전원전압이 인가되는 층들로 이루어지며 휨이 가능한 플렉시블 프린트 기판부와, 상기 플렉시블 프린트 기판부의 일단부를 내부에 포함한 제 1 프린트 기판과, 상기 제 1 프린트 기판과 소정 거리를 사이에 두고 일렬로 배치되어 상기 플렉시블 프린트 기판부의 타단부를 내부에 포함한 제 2 프린트 기판과, 상기 제 1 및 제 2 프린트 기판의 양면에 상기 신호선들을 따라 배열 실장된 복수개의 디바이스들과, 상기 제 1 프린트 기판 중 상기 플렉시블 프린트 기판부의 일단측 종단에 상기 디바이스들의 배열 방향과 수직 방향으로 배열 형성된 복수개의 신호 입력용 커넥터 탭들과, 상기 제 2 프린트 기판 중 상기 플렉시블 프린트 기판부의 타단측 종단에 상기 디바이스들의 배열 방향과 수직 방향으로 배열 형성된 복수개의 신호 출력용 커넥터 탭들을 구비한 램버스 메모리 모듈에 있어서,
    상기 램버스 메모리 모듈이 결합될 때 상기 제 1 및 제 2 프린트 기판부의 내부에 포함되지 않은 플렉시블 프린트 기판부를 중심으로 U자 형태로 접힌 상기 제 1 및 제 2 프린트 기판의 종단부를 하나씩 수용하는 제 1 슬롯과 제 2 슬롯이 소정 간격으로 사이에 두고 평행하게 형성된 일면을 가진 몸체와,
    상기 제 1 슬롯의 내부에 형성되어 상기 램버스 메모리 모듈이 결합될 때 상기 복수개의 신호 입력용 커넥터 탭들과 전기적으로 접속되는 제 1 접속부와,
    상기 제 2 슬롯의 내부에 형성되어 상기 램버스 메모리 모듈이 결합될 때 상기 복수개의 신호 출력용 커넥터 탭들과 전기적으로 접속되는 제 2 접속부를 구비한 것을 특징으로 하는 램버스 메모리 모듈과 결합되는 소켓.
KR1019990036831A 1999-09-01 1999-09-01 램버스 메모리 모듈 및 그와 결합되는 소켓 KR100577555B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990036831A KR100577555B1 (ko) 1999-09-01 1999-09-01 램버스 메모리 모듈 및 그와 결합되는 소켓

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990036831A KR100577555B1 (ko) 1999-09-01 1999-09-01 램버스 메모리 모듈 및 그와 결합되는 소켓

Publications (2)

Publication Number Publication Date
KR20010025800A true KR20010025800A (ko) 2001-04-06
KR100577555B1 KR100577555B1 (ko) 2006-05-08

Family

ID=19609616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990036831A KR100577555B1 (ko) 1999-09-01 1999-09-01 램버스 메모리 모듈 및 그와 결합되는 소켓

Country Status (1)

Country Link
KR (1) KR100577555B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030073262A (ko) * 2002-03-09 2003-09-19 삼성전자주식회사 에스오-림의 부품배치구조
US7285975B2 (en) 2003-06-19 2007-10-23 Samsung Electronics Co., Ltd. Termination providing apparatus mounted on memory module or socket and memory system using the apparatus
KR100844969B1 (ko) * 2005-12-15 2008-07-09 키몬다 아게 전자 디바이스 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030073262A (ko) * 2002-03-09 2003-09-19 삼성전자주식회사 에스오-림의 부품배치구조
US7285975B2 (en) 2003-06-19 2007-10-23 Samsung Electronics Co., Ltd. Termination providing apparatus mounted on memory module or socket and memory system using the apparatus
KR100844969B1 (ko) * 2005-12-15 2008-07-09 키몬다 아게 전자 디바이스 및 그 제조 방법

Also Published As

Publication number Publication date
KR100577555B1 (ko) 2006-05-08

Similar Documents

Publication Publication Date Title
US6762942B1 (en) Break away, high speed, folded, jumperless electronic assembly
US6418034B1 (en) Stacked printed circuit board memory module and method of augmenting memory therein
US6142830A (en) Signaling improvement using extended transmission lines on high speed DIMMS
US6853557B1 (en) Multi-channel memory architecture
US7045891B2 (en) Sockets for module extension and memory system using same
US7072201B2 (en) Memory module
US7170314B2 (en) Multiple channel modules and bus systems using same
US6021048A (en) High speed memory module
US6347039B1 (en) Memory module and memory module socket
US8040683B2 (en) Active dual in line memory module connector with re-driven propagated signals
US6392897B1 (en) Circuit module
US20060009048A1 (en) Expansible interface for modularized printed circuit boards
WO2006042041A2 (en) High density midplane
KR20020031806A (ko) 복수의 인쇄회로기판이 상호 직렬 접속된 메모리 모듈
US6449166B1 (en) High capacity memory module with higher density and improved manufacturability
US7282649B2 (en) Printed circuit board
US7539024B1 (en) Active dual in line memory module connector with re-driven propagated signals
US6840808B2 (en) Connector for a plurality of switching assemblies with compatible interfaces
US20020022405A1 (en) Memory modules having conductors at edges thereof and configured to conduct signals to and from the memory modules via the respective edges
KR100577555B1 (ko) 램버스 메모리 모듈 및 그와 결합되는 소켓
US6662250B1 (en) Optimized routing strategy for multiple synchronous bus groups
US20020142660A1 (en) Connector
US20020176237A1 (en) Capacitor for Dram Connector
KR100505641B1 (ko) 메모리 모듈 및 이를 구비하는 메모리 시스템
US6137061A (en) Reduction of parasitic through hole via capacitance in multilayer printed circuit boards

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100429

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee