KR20010018454A - 반도체 소자의 플라즈마 손상 측정을 위한 안테나 패턴 형성방법 - Google Patents

반도체 소자의 플라즈마 손상 측정을 위한 안테나 패턴 형성방법 Download PDF

Info

Publication number
KR20010018454A
KR20010018454A KR1019990034416A KR19990034416A KR20010018454A KR 20010018454 A KR20010018454 A KR 20010018454A KR 1019990034416 A KR1019990034416 A KR 1019990034416A KR 19990034416 A KR19990034416 A KR 19990034416A KR 20010018454 A KR20010018454 A KR 20010018454A
Authority
KR
South Korea
Prior art keywords
antenna pattern
pattern
area
gate electrode
plasma damage
Prior art date
Application number
KR1019990034416A
Other languages
English (en)
Other versions
KR100299329B1 (ko
Inventor
이창기
Original Assignee
황인길
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남반도체 주식회사 filed Critical 황인길
Priority to KR1019990034416A priority Critical patent/KR100299329B1/ko
Publication of KR20010018454A publication Critical patent/KR20010018454A/ko
Application granted granted Critical
Publication of KR100299329B1 publication Critical patent/KR100299329B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Abstract

반도체 소자의 제조 공정에서 플라즈마에 기인한 플라즈마 손상의 원인이 되는 공정을 효율적으로 판단할 수 있도록 하는 안테나 패턴을 제공하기 위하여, 플라즈마를 이용한 증착 공정에 기인한 플라즈마 손상 측정을 위하여 상기 게이트 전극 패턴 또는 소자 배선 패턴과 동일 둘레 길이에 대해 다른 면적을 가지도록 안테나 패턴을 형성하며, 플라즈마를 이용한 식각 공정에 기인한 플라즈마 손상 측정을 위하여 상기 게이트 전극 패턴 또는 소자 배선 패턴과 동일 면적에 대해 다른 둘레 길이를 가지도록 안테나 패턴을 형성함으로써, 반도체 소자의 제조 단계별로 테스트를 할 수 있어 플라즈마 손상의 원인 분석 및 해결을 신속하고 효율적으로 수행하여 생산성을 증대시킬 수 있으며, 향후의 반도체 소자에서 더욱 증가할 것으로 예상되는 플라즈마 손상에 대한 예방 및 감소를 통한 수율 향상 및 반도체 소자의 신뢰성 증대를 통한 성능 향상을 가져올 수 있다.

Description

반도체 소자의 플라즈마 손상 측정을 위한 안테나 패턴 형성 방법{ANTENNA PATTERN FORMING METHOD TO DETERMINE PLASMA DAMAGE OF SEMICONDUCTOR DEVICES}
본 발명은 반도체 소자를 제조하는 공정에 관한 것으로, 더욱 상세하게는 반도체 소자의 제조 공정중 플라즈마를 사용하는 공정에 의해 반도체 소자가 받는 플라즈마 손상을 측정하기 위한 안테나 패턴을 형성하는 방법에 관한 것이다.
일반적으로 반도체 소자는 트랜지스터 작동 원리에 따라 바이폴러 IC(integrated circuit), 모스(MOS, metal-oxide-semiconductor) IC로 구분할 수 있으며, 이러한 반도체 소자는 기본적으로 반도체 기판에 게이트/소스/드레인과 같은 각 소자 전극 영역이 형성된 구조를 가진다.
이 중 모스 IC는 금속-산화막-반도체의 콘덴서 구조를 사용하는 것으로, 금속 전극과 반도체 기판 사이에 인가된 바이어스에 의해 반도체 기판 위의 게이트 산화막 바로 밑에 전류의 통로가 되어야 할 채널이 형성되고, 그것이 바이어스의 값에 의해 제어되는 것이 기본 원리이며, 반도체 소자를 제조하기 위해서 소자 분리 영역 정의, 이온 주입, 폴리 실리콘의 증착 및 식각, 금속막과 절연막의 증착 및 식각 공정을 반복 실시하고 있다.
이러한 반도체 제조 공정의 식각(건식 식각), 이온 주입, 금속막 및 절연막의 증착 등에서는 반도체 소자의 미세화에 따른 소자 특성 개선을 위하여 플라즈마를 이용한다. 그러나, 플라즈마를 이용한 건식 식각, 금속막 및 절연막의 증착 공정 중 플라즈마의 불균일성이 발생할 경우, 이에 기인하여 플라즈마에서 반도체 기판에 도달하는 이온 및 전자의 흐름이 반도체 기판 내에서 불균일하게 된다. 따라서, 반도체 기판 표면 등에서 전위차가 발생하며 이러한 전위차에 따른 전류가 게이트 산화막을 투과하여 흐르거나(F-N current) 여타의 방식으로 반도체 소자 성능에 신뢰성 문제를 유발하는 플라즈마 손상이 발생하게 된다.
그러면, 도 1과 도 4를 참조하여 플라즈마를 이용한 반도체 소자 제조 공정에서 발생되는 플라즈마 손상을 측정하기 위한 안테나(antenna) 패턴을 형성하는 종래의 방법을 개략적으로 설명한다.
먼저, 반도체 기판에 소자 분리 영역을 정의하여 반도체 소자가 형성될 활성 영역을 정의한 다음, 게이트 산화막을 형성하고 게이트 전극 형성을 위한 폴리 실리콘 증착 공정을 실시한다(S1).
그리고, 폴리 실리콘 상부에 게이트 전극과 플라즈마 손상 측정을 위한 안테나 패턴을 형성하기 위한 마스크 패턴을 형성한 후, 이 마스크 패턴을 베리어(barrier)로 드러난 폴리 실리콘을 식각 및 이온 주입을 통하여 도 4에서와 같이 게이트 전극 등의 기본 회로와 안테나 패턴을 형성한다(S2). 이때, 안테나 패턴은 게이트 면적 대 폴리 안테나 패턴의 면적 비가 다양하게 되도록, 즉 안테나 비(antenna ratio)를 변경하여 여러가지 크기로 형성한다(S3).
그리고, 금속막 증착, 금속막 식각, 절연막 증착, 절연막 식각 공정을 반복 실시하여 반도체 소자의 회로 연결을 위한 배선을 형성한다(S4). 이때, 금속막을 이용한 안테나 패턴의 형성은 폴리 안테나 패턴의 형성과 동일하게 금속 패턴 면적대 금속 안테나 패턴의 면적 비가 다양하게 되도록 여러가지 크기로 형성한다.
이후, 도 4에서와 같이 반도체 소자의 반제품 및 완제품에서 플라즈마에 의한 손상 정도를 안테나 패턴에서 직류 및 교류 테스트를 통하여 측정한다(S5).
이와 같은 종래의 방법에서, 플라즈마는 폴리 실리콘 식각, 금속막 증착, 금속막 식각, 절연막 증착, 절연막 식각 공정에서 모두 사용되며, 이러한 플라즈마에 의한 손상 측정은 금속막 증착/금속막 식각/절연막 증착/절연막 식각의 공정을 거친 후에만 가능하기 때문에 플라즈마에 의한 손상이 어느 공정에서 기인하였는지를 알아내기가 어려운 문제점이 있다.
또한, 이러한 플라즈마 손상이 어느 공정에서 발생하였는지의 여부를 판단하기 위해서는 개별 공정에 대한 별도의 테스트를 수행하여야 하므로 장비 가동율을 저하시킬 뿐만 아니라 생산성을 저하시키게 되는 문제점이 있다.
본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 그 목적은 반도체 소자의 제조 공정에서 플라즈마에 기인한 플라즈마 손상의 원인이 되는 공정을 효율적으로 판단할 수 있도록 하는 안테나 패턴을 제공하는 데 있다.
도 1은 종래 반도체 소자의 플라즈마 손상 측정을 위한 안테나 패턴을 형성하는 방법을 개략적으로 도시한 순서도이고,
도 2는 본 발명에 따라 반도체 소자의 플라즈마 손상 측정을 위한 안테나 패턴을 형성하는 방법을 개략적으로 도시한 순서도이고,
도 3a과 도 3b는 본 발명에 따른 반도체 소자의 플라즈마 손상 측정을 위한 안테나 패턴의 일 실시예를 도시한 것이고,
도 4는 반도체 소자의 플라즈마 손상 측정을 위한 안테나 패턴의 구조를 도시한 것이다.
상기와 같은 목적을 달성하기 위하여, 본 발명은 반도체 소자를 제조하는 공정에서 플라즈마에 기인한 반도체 소자의 플라즈마 손상을 측정하기 위해 게이트 전극 및 소자 배선 형성과 동시에 게이트 전극 및 소자 배선과 동일 물질로 게이트 전극 패턴 또는 소자 배선 패턴의 면적에 대해 다양한 면적 비를 가지도록 안테나 패턴을 형성하는 데 있어서, 상기 안테나 패턴의 둘레 길이 및 면적중 적어도 하나를 변화시키는 것을 특징으로 한다.
또한 본 발명은, 상기 안테나 패턴은 게이트 전극 패턴 또는 소자 배선 패턴과 동일 둘레 길이에 대해 다른 면적을 가지도록 형성하거나 동일 면적에 대해 다른 둘레 길이를 가지도록 형성하는 것을 특징으로 한다.
또한 본 발명은 플라즈마를 이용한 증착 공정에 기인한 플라즈마 손상 측정을 위하여 상기 게이트 전극 패턴 또는 소자 배선 패턴과 동일 둘레 길이에 대해 다른 면적을 가지도록 안테나 패턴을 형성하며, 플라즈마를 이용한 식각 공정에 기인한 플라즈마 손상 측정을 위하여 상기 게이트 전극 패턴 또는 소자 배선 패턴과 동일 면적에 대해 다른 둘레 길이를 가지도록 안테나 패턴을 형성하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 설명한다.
도 2는 본 발명에 따라 반도체 소자의 플라즈마 손상 측정을 위한 안테나 패턴을 형성하는 방법을 개략적으로 도시한 순서도이다.
먼저, 반도체 기판에 소자 분리 영역을 정의하여 반도체 소자가 형성될 활성 영역을 형성한 후, 각 형성된 반도체 기판의 활성 영역에 게이트 산화막을 형성하고 게이트 전극 형성을 위한 폴리 실리콘 증착 공정을 실시한다(S11).
그리고, 폴리 실리콘 상부에 게이트 전극과 플라즈마 손상 측정을 위한 안테나 패턴을 형성하기 위한 마스크 패턴을 형성한 후, 이 마스크 패턴을 베리어로 드러난 폴리 실리콘을 식각 및 이온 주입을 통하여 도 4에서와 같이 게이트 전극 등의 기본 회로와 안테나 패턴을 형성한다(S12). 이때, 안테나 패턴은 게이트 면적 대 폴리 안테나 패턴의 면적 비가 다양하게 되도록 여러가지 크기로 형성한다(안테나 비 변경). 또한, 폴리 안테나 패턴의 면적대 둘레 길이의 비를 조절하여 도 3a와 같이 게이트 전극 패턴(1)과 동일 면적을 가졌으나 다른 둘레 길이를 가진 안테나 패턴(3)과 도 3b와 같이 게이트 전극 패턴(1)과 동일 둘레 길이를 가졌으나 다른 면적을 가진 안테나 패턴(5)을 형성한다(S13).
그리고, 금속막 증착, 금속막 식각, 절연막 증착, 절연막 식각 공정을 반복 실시하여 반도체 소자의 회로 연결을 위한 배선을 형성한다(S14). 이때, 금속막을 이용한 안테나 패턴의 형성은 폴리 안테나 패턴의 형성과 동일하게 금속 패턴 면적 대 금속 안테나 패턴의 면적 비가 다양하게 되도록 여러가지 크기로 형성한다. 또한, 금속 안테나 패턴의 면적대 둘레 길이의 비를 조절하여 도 3a와 같이 소자 배선 패턴인 금속 패턴(2)과 동일 면적을 가졌으나 다른 둘레 길이를 가진 안테나 패턴(4)과 도 3b와 같이 금속 패턴(2)과 동일 둘레 길이를 가졌으나 다른 면적을 가진 안테나 패턴(6)을 형성한다
이후, 도 4에서와 같이 반도체 소자의 반제품 및 완제품에서 플라즈마에 의한 손상 정도를 안테나 패턴에서 직류 및 교류 테스트를 통하여 측정하며, 플라즈마 손상이 기인한 공정을 범주화(카테고리화)한다(S15). 이때, 플라즈마에 의한 손상은 일반적인 절연막 증착 공정에서는 안테나 패턴의 면적에 비례하여 발생하고, 금속막 식각 공정에서는 안테나 패턴의 둘레의 길이에 비례하여 발생하게 된다. 따라서 동일한 면적에 대해 다른 둘레 길이 및 동일한 둘레 길리에 대해 다른 면적을 가진 안테나 패턴을 형성함으로써, 동일한 면적과 다른 둘레 길이, 동일한 둘레 길이와 다른 면적에서 발생한 플라즈마 손상 정도에 따라서 원인이 되는 공정이 무엇인지를 알 수 있게 된다.
또한, 플라즈마 손상 측정을 위한 테스트를 반도체 소자의 제조 단계별로 실시할 수 있으므로 안테나 패턴을 생산용 웨이퍼에 형성시킬 경우 별도의 테스트용 장비나 웨이퍼를 투입하지 않고도 플라즈마 손상 정도 및 원인 공정을 추적하는 것이 가능해진다. 이때, 플라즈마 손상 테스트는 식각, 금속막 증착, 절연막 증착 중 적어도 하나의 공정에서 실시한다.
이와 같이 본 발명은 플라즈마 손상 측정을 위한 안테나 패턴을 동일한 면적에 대해 다른 둘레 길이 및 동일한 둘레 길이에 대해 다른 면적을 가진 안테나 패턴을 형성함으로써, 반도체 소자의 제조 단계별로 테스트를 할 수 있어 플라즈마 손상의 원인 분석 및 해결을 신속하고 효율적으로 수행하여 생산성을 증대시킬 수 있으며, 향후의 반도체 소자에서 더욱 증가할 것으로 예상되는 플라즈마 손상에 대한 예방 및 감소를 통한 수율 향상 및 반도체 소자의 신뢰성 증대를 통한 성능 향상을 가져올 수 있다.

Claims (3)

  1. 반도체 소자를 제조하는 공정에서 플라즈마에 기인한 반도체 소자의 플라즈마 손상을 측정하기 위해 게이트 전극 및 소자 배선 형성과 동시에 게이트 전극 및 소자 배선과 동일 물질로 게이트 전극 패턴 또는 소자 배선 패턴의 면적에 대해 다양한 면적 비를 가지도록 안테나 패턴을 형성하는 데 있어서,
    상기 안테나 패턴의 둘레 길이 및 면적중 적어도 하나를 변화시키는 것을 특징으로 하는 반도체 소자의 플라즈마 손상 측정을 위한 안테나 패턴 형성 방법.
  2. 제 1 항에 있어서, 상기 안테나 패턴은 게이트 전극 패턴 또는 소자 배선 패턴과 동일 둘레 길이에 대해 다른 면적을 가지도록 형성하거나 동일 면적에 대해 다른 둘레 길이를 가지도록 형성하는 것을 특징으로 하는 반도체 소자의 플라즈마 손상 측정을 위한 안테나 패턴 형성 방법.
  3. 제 2 항에 있어서, 플라즈마를 이용한 증착 공정에 기인한 플라즈마 손상 측정을 위하여 상기 게이트 전극 패턴 또는 소자 배선 패턴과 동일 둘레 길이에 대해 다른 면적을 가지도록 안테나 패턴을 형성하며, 플라즈마를 이용한 식각 공정에 기인한 플라즈마 손상 측정을 위하여 상기 게이트 전극 패턴 또는 소자 배선 패턴과 동일 면적에 대해 다른 둘레 길이를 가지도록 안테나 패턴을 형성하는 것을 특징으로 하는 반도체 소자의 플라즈마 손상 측정을 위한 안테나 패턴 형성 방법.
KR1019990034416A 1999-08-19 1999-08-19 반도체 소자의 플라즈마 손상 측정을 위한 안테나 패턴 형성방법 KR100299329B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990034416A KR100299329B1 (ko) 1999-08-19 1999-08-19 반도체 소자의 플라즈마 손상 측정을 위한 안테나 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990034416A KR100299329B1 (ko) 1999-08-19 1999-08-19 반도체 소자의 플라즈마 손상 측정을 위한 안테나 패턴 형성방법

Publications (2)

Publication Number Publication Date
KR20010018454A true KR20010018454A (ko) 2001-03-05
KR100299329B1 KR100299329B1 (ko) 2001-11-01

Family

ID=19607891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990034416A KR100299329B1 (ko) 1999-08-19 1999-08-19 반도체 소자의 플라즈마 손상 측정을 위한 안테나 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR100299329B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950027904A (ko) * 1994-03-17 1995-10-18 김주용 플라즈마 식각후의 실리콘막 표면 처리 방법
JPH0883827A (ja) * 1994-09-13 1996-03-26 Fujitsu Ltd 半導体装置の製造方法
KR980005754A (ko) * 1996-06-27 1998-03-30 김주용 고밀도 플라즈마 식각 장치의 운용방법
JPH1041362A (ja) * 1996-07-26 1998-02-13 Sumitomo Metal Ind Ltd 半導体評価装置、その製造方法及び該半導体評価装置を用いたプラズマダメージの評価方法

Also Published As

Publication number Publication date
KR100299329B1 (ko) 2001-11-01

Similar Documents

Publication Publication Date Title
US8531203B2 (en) Mask alignment, rotation and bias monitor utilizing threshold voltage dependence
US8193824B2 (en) Monitoring plasma induced damage during semiconductor wafer processes
US5956566A (en) Method and test site to monitor alignment shift and buried contact trench formation
US5596207A (en) Apparatus and method for detecting defects in insulative layers of MOS active devices
US8241928B2 (en) Test structure and method for detecting charge effects during semiconductor processing
US20170154687A1 (en) Sram-like ebi structure design and implementation to capture mosfet source-drain leakage eariler
US6784001B2 (en) Automated variation of stepper exposure dose based upon across wafer variations in device characteristics, and system for accomplishing same
US20020102752A1 (en) Method for measuring effective gate channel length during C-V method
US6207468B1 (en) Non-contact method for monitoring and controlling plasma charging damage in a semiconductor device
US6441397B2 (en) Evaluation of semiconductor chargeup damage and apparatus therefor
US7501837B2 (en) Test structure and method for detecting charge effects during semiconductor processing using a delayed inversion point technique
US8516400B2 (en) Method for predicting tolerable spacing between conductors in semiconductor process
US8674355B2 (en) Integrated circuit test units with integrated physical and electrical test regions
KR100299329B1 (ko) 반도체 소자의 플라즈마 손상 측정을 위한 안테나 패턴 형성방법
US6461880B1 (en) Method for monitoring silicide failures
US6150185A (en) Methods of manufacturing and testing integrated circuit field effect transistors using scanning electron microscope to detect undesired conductive material
CN100590828C (zh) 浅沟槽隔离结构平坦化性能检测方法
US6746882B1 (en) Method of correcting non-linearity of metrology tools, and system for performing same
US20070212800A1 (en) Methods for detecting charge effects during semiconductor processing
US6365426B1 (en) Method of determining the impact of plasma-charging damage on yield and reliability in submicron integrated circuits
JPH10270519A (ja) 半導体装置の評価方法
US6677608B2 (en) Semiconductor device for detecting gate defects
US6660539B1 (en) Methods for dynamically controlling etch endpoint time, and system for accomplishing same
US7045384B1 (en) Method for determining metal work function by formation of Schottky diodes with shadow mask
US7105398B2 (en) Method for monitoring lateral encroachment of spacer process on a CD SEM

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080401

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee