KR20010013533A - 전력 증폭기의 적응 바이어싱 - Google Patents

Abstract

본 발명은 AB급 증폭기로서 동작하는 증폭기와 같은 왜곡 메인 전력 증폭기(14)를 이용하는 입력 신호(20)를 증폭하는 증폭기 장치에 관한 것이다. 상기 증폭기는 상이한 동작 점에서 바이어스될 수 있다. 본 발명의 방법 및 장치는 상기 메인 전력 증폭기(14)에 의해 부가된 왜곡 에너지를 줄이거나 최소화하도록 상기 메인 증폭기(14)에 대한 바이어스 제어 신호를 변경한다. 디지털 제어 프로세서(90)는 상기 증폭기의 출력(18)을 조정하도록 여러 제어 바이어스 신호를 반복적으로 변경한다. 다른 이득(26,52,60,66) 및 위상(28,62,68) 제어 요소가 다른 속도로 반복적으로 갱신된다.

Description

전력 증폭기의 적응 바이어싱{ADAPTIVE BIASING IN A POWER AMPLIFIER}

고 전력, 광대역 전력 증폭기가 공지돼 있다. 이러한 증폭기들은 피드 포워드(feed forward) 구성으로 동작하거나, 메인 전력 증폭기가 예를 들어 AB급 증폭기로서 동작하는 경우에 필요시 되는 다른 형태의 선형화 처리를 갖고 있다. A급 증폭기가 통상 AB급 증폭기보다 작은 왜곡을 나타내지만, A급 증폭기는 AB 급 증폭기 보다 증폭효율이 떨어진다. 따라서 왜곡을 줄이는 동시에 효율을 유지하기 위해서 여러 가지 형태의 에러 또는 왜곡 정정을 행하는 AB급 증폭기 구성이 개발되어 있다.

에러 정정의 일례는 AB급 증폭기의 왜곡에 대해 보상을 하는 방식으로 입력신호를 왜곡하는 것이다. 따라서 전치보상 회로는 여러 가지 수동 조정부를 구비하여 원신호로부터 왜곡 신호를 생성한다. 그래서 상기 왜곡 신호가 입력신호와 결합되고 그 결합된 신호가 예를 들어 AB 급으로서 동작하는 전력 증폭기에 대한 입력 신호가 되는 경우 출력이 증폭기 회로에 대한 원 입력 신호의 선형 증폭신호가 되게된다.

이러한 전치보상 회로는 바람직하게 메인 증폭기와 같은 일반적인 왜곡 특성을 가지는 저 전력 증폭기를 이용하여서 적절히 처리된 그 출력은 메인 증폭기에 대한 전치보상 입력을 생성하도록 상기 전치보상 회로에 대한 입력 신호와 함께 합성되는데 필요시 되는 필요 왜곡 성분을 얻는데 이용될 수 있다. 이러한 구성은 상기 전치보상 회로의 가변 요소가 적절히 조정되는 경우, AB급 증폭기에 의해 생성된 상호변조 주파수 왜곡을 줄일 수 있다.

그러나 전치보상을 이용하여 적절히 조정된 증폭기 장치라 하더라도, 임의 량의 불안정성이 관찰된다. AB급 모드에서 동작하는 많은 증폭기의 경우에, 그 증폭기의 바이어스 점은 그것이 생성하는 왜곡에 영향을 미칠 수 있다. 또한 AB급 증폭기로서 동작하는 현재의 횡형 MOSFET에 있어서, 증폭기 성분 드리프트가 온도 천이에 의해 생길 수 있으며, 증폭기 특성이 평균 전력 입력에 민감하게되면, 증폭기 불안정성이 더 생기게된다. 그러나 통상 이들 파라미터는 비교적 느리게 변화하며,(예를 들어 통상의 응답시간은 거의 1 밀리 초이다.) 저 대역폭 증폭기는 1 마이크로 초의 주기에 대응하는 1 메가헤르츠의 단일 대역폭을 가진다. 이들 불안정성은 예를 들어 피드 포워드 소거 루프회로에 가해지지만 이것들은 전력 증폭기 자체에서 적절하게 조정 될 수 없다.

따라서 본 발명은 고 전력 AB급 증폭기 장치의 입/출력 관계의 안정성을 유지하는데 지향되는 바람직한 방법을 제공한다. 이 결과 시간에 걸쳐 양호한 선형 안정성을 그리고 증폭기 출력에 있어서 낮은 상호변조 왜곡을 얻을 수 있다.

본 발명은 전력 증폭기에 관한 것으로, 보다 구체적으로는 증폭기 특히 고 전력 AB급 전력 증폭기의 입/출력 전달함수의 선형화에 관한 것이다.

본 발명의 다른 목적, 특징 및 장점은 이하의 첨부도면을 참조로 한 상세한 설명으로부터 명백해 질 것이다.

도 1은 본 발명에 따른 일례의 왜곡 최소화를 나타내는 전치보상 증폭기 및 제어 회로의 일 실시예에 대한 개략도 이며,

도 2는 본 발명에 따른 디지털 제어 프로세서의 동작을 나타내는 플로우차트 이며,

도 3은 본 발명에 따른 바이어스 제어를 나타내는 간략화한 개략도이다.

본 발명은 입력 신호를 증폭하는 증폭기 장치에 관한 것이다. 이 증폭기 장치는 메인 증폭기(통상 AB급 증폭기), 상기 메인 증폭기의 출력을 나타내는 신호와 상기 증폭기 장치 입력신호의 지연 도함수를 차분하여 에러 신호를 생성하는 비교기를 구비하는 에러 루프 회로, 상기 에러 신호를 수신해서 상기 에러 신호 내의 에너지에 따라 검출된 에러 신호 출력을 생성하는 검출기를 구비하는 제 1 왜곡 제어 궤환 루프 회로 및 적어도 하나의 바이어스 제어 신호를 생성해서 상기 메인 증폭기의 바이어스 점을 최적으로 설정하기 위한 바이어스 신호 생성 회로를 구비한다. 상기 바이어스 신호 생성 회로는 검출된 에러 신호 출력을 수신해서 바이어스 제어 신호를 생성하는 신호 정정 회로를 구비한다. 상기 메인 증폭기는 상기 바이어스 제어 신호에 응답하여 그 동작 점을 변경해서 출력의 왜곡을 줄인다.

본 발명의 다른 특징에 있어서, 상기 에러 루프회로는 증폭될 입력신호로부터 유도된 신호를 수신하도록 접속된 에러 루프 지연 회로와 상기 에러 루프 지연 회로와 직렬 접속된 에러 루프 위상 및 진폭 정정 회로를 구비하는 것을 특징으로 하며, 상기 에러 루프 지연회로와 에러 루프 위상 및 진폭 정정 회로가 함께 입력 신호의 지연 도함수를 생성한다.

상기 증폭기는 또한 일 실시예에 있어서 에러 신호의 에너지를 측정하기 위한 에너지 측정 회로 및 상기 에너지 측정 회로에 응답하여 상기 에러 정정 회로 바이어스 제어 신호를 반복적으로 조정하는 제어 프로세서를 가지는 보상회로를 구비하는 검출기를 특징으로 한다. 바람직하게 상기 제어 프로세서는 위상 정정 제어회로를 조정하도록 주기적으로 동작하며, 이어서 연속 반복의 패턴으로 및 에러 루프 회로 내의 이득 정정 제어 회로를 조정해서 에러 신호를 줄인다.

본 발명의 방법은 입력과 출력을 가지는 증폭기 장치의 일부인 메인 증폭기(바람직하기로 AB급 증폭기로서 동작)로부터 증폭된 신호 출력의 왜곡 에너지를 최소화하는 것에 관한 것으로, 상기 방법은 증폭기 장치로부터 증폭기 출력 신호를 생성하는 단계, 왜곡 에러 에너지를 나타내는 상기 메인 증폭기의 출력으로부터 에러 신호를 생성하는 단계 및 적어도 상기 에러 신호로부터 유도된 신호에 응답하여 디지털 제어 프로세서를 이용하여 상기 메인 증폭기와 상기 에러 루프 회로내의 위상 및 이득 조정부중 적어도 하나에 대한 바이어스 제어 신호를 반복 연속적으로 정정하는 단계를 포함한다.

본 발명의 여러 가지 양상에 있어서, 상기 에러 신호 생성 단계는 상기 메인 증폭기 출력으로부터 유도된 신호와 상기 증폭기 장치의 입력 신호로부터 유도된 신호를 비교해서 차 신호를 생성한 다음 그 차 신호로부터 유도된 신호의 에너지 내용을 측정하는 단계를 포함한다.

따라서 본 발명은 동적 방식으로 AB급 증폭기 또는 다른 왜곡 메인 증폭기 혹은 능동 장치에 입력 바이어스 제어 신호를 바이어스하여 전 증폭기 장치의 왜곡 특성의 실질적인 최소화를 이룬다. 상기 시스템의 동적 특성은 또한 온도, 신호 레벨 및 드리프트 성분에 의한 불안정성을 포함하는 여러 가지 불안정성을 조정한다.

도 1을 보면, 증폭기 장치(10)는 전치보상 회로(12), 메인 전력 증폭기(14) 및 제어 회로(16)를 구비한다. 증폭기(14)는 라인(18)을 통하는 출력이 직접적으로 이용될 수 있거나, 피드 포워드 왜곡 소거 회로에 대한 입력으로 될 수 있는 고 전력 AB급 증폭기인데, 상기 피드 포워드 왜곡 소거 회로는 본 명세서에서 참조로 하고 있는 1996년 4월 24일자 출원된 직각 파일럿 신호를 가지는 광대역 증폭기라는 제하의 본 출원인의 동시계류중인 미국 특허출원 제 08/639,264호에 개시되어 있다.

라인(20)을 거치는 증폭기 장치의 입력은 여러 가지 목적으로 분할(샘플)된다. 첫째로, 라인 샘플링 커플러(22)는 입력 신호의 일부를 지연 소자(24)에 전달한다. 상기 지연 소자의 출력은 제어 이득 회로(26)로 전달되며, 거기에서 다시 제어식 위상 회로(28)에 전달된다. 상기 위상 회로(28)의 출력은 비교 장치(30)에 전달되는데, 상기 지연 소자(24), 회로(26,28)의 처리순서는 중요하지 않다.

라인(36)을 거치는 나머지 입력 신호는 다른 커플러(38)에 의해 샘플화되며, 상기 커플러(38)의 출력은 라인(42,44)을 통해 출력하도록 상기 입력 신호를 동일하게 분할하는 신호 분리기(40)에 의해 수신된다. 라인(36)으로부터의 나머지 입력 신호는 지연 소자(46)에 전달된다. 라인(42)을 거치는 신호 분리기(40)의 출력은 지연 소자(48)에 전달되며, 상기 지연 소자의 출력은 비교 회로(50)에 의해 수신된다. 라인(44)을 통하는 신호 분리기(40)의 다른 출력은 이득 제어 증폭기에 의해 수신되며, 그 출력은 보조 증폭기(54)로 전달된다. 상기 증폭기(54)의 출력은 제어 이득 회로(60)에 의해 수신되며, 이 회로의 출력은 제어 위상 회로(62)에 전달되며, 이 회로의 출력은 비교 회로(50)에서 지연 소자(48)의 신호와 비교된다. 증폭기(54)에 의해 일차로 도입된 왜곡 성분을 나타내는 상기 두 신호간의 차이는 선형 증폭기(64)를 통해 제어 이득 회로(66)로 전달된다. 이 회로의 출력은 제어 위상 회로(68)에 의해 수신되며, 이 제어 위상 회로(68)의 출력은 그 출력과 상기 지연 소자(46)의 출력을 합성하는 커플러(70)에 전달되어 라인(72)을 통해 메인 전력 증폭기(14)의 입력이 된다.

상기 메인 전력 증폭기(14)의 출력은 라인(74)을 통해 커플러(76)에 의해 샘플화되며, 이 샘플화된 출력 신호는 라인(78)을 통해 활용가능한 위상 제어회로(28)의 출력과 비교되어(차분되어) 라인(80)상에서 왜곡 에러 신호를 생성한다. 라인(80)을 거치는 왜곡 에러 신호는 직렬 접속된 증폭기(82,84)를 이용하여 증폭되며, 상기 증폭기(84)의 출력은 상기 신호의 에너지를 측정하기 위한 쇼트키 다이오드(86)를 이용하여 검출되어 디지털 제어기(90)에 입력으로 전달된다. 본 실시예에 있어서, 상기 디지털 제어기(90)는 라인(92a,92b)을 거치는 7 디지털 신호(92a,92b,94a,94b,96,98a,98b)를 생성해서 디지털-아날로그(D/A) 변환기(100a,100b,102a,102b,104,106a,106b)를 각각 제어한다. 상기 디지털-아날로그 변환기의 아날로그 출력은 전치보상 회로(12) 및 제어 이득 회로 및 위상 회로(26,28)의 여러 가지 이득 및 위상 요소를 제어하도록 전달된다.

지연 소자(46)에의 최종적인 결합을 위해 증폭기(64)에 적합한 신호 값을 부여하도록 상기 증폭기(64)에 의해 증폭된 상기 비교 회로(50)의 출력은 커플러(118)에 의해 샘플화된다. 비교 회로(30)의 출력과 같이 상기 커플러의 출력은 한 쌍의 증폭기(120,122)를 통해 본 발명의 실시예에 있어서 쇼트키 다이오드(124)를 이용하여 상기 증폭기(122)의 출력에서 검출되는데, 상기 다이오드는 증폭기(122)의 신호 출력의 에너지를 측정한다. 상기 에너지 값은 제어기(90)에 의해 수신되며 이 제어기는 이 값을 이용하여 회로(52,60)에서의 이득값과 회로(64)에서의 위상 정정을 조정 및 제어한다.

따라서 상기 증폭기 장치(10)는 동작에 있어서 3개의 루프회로를 가진다. 첫째 루프는 제 1 왜곡 루프회로로서 지연 소자(48), 증폭기(52), 보조 증폭기(54), 이득 및 위상 정정 회로(60,62) 그리고 비교 회로(50)를 구비한다. 제 2 왜곡 루프 회로는 상기 구성요소 외에 상기 다른 구성요소로 지연 회로(46)와 더불어 선형 증폭기(64), 이득 및 위상 정정 회로(66,68)를 구비한다. 세 번째는 시스템 에러 루프회로로 상기 예로든 구성요소 외에 메인 증폭기(14), 지연 회로(24), 이득 및 위상 정정 소자(26,28) 및 비교 회로(30)를 구비한다. 이들 루프회로들은 프로세서(90), 디지털-아날로그 변환기(100a,100b,102a,102b,104, 106a,106b), 증폭기(82,84,120,122) 및 쇼트키 다이오드(86,124)를 포함하는 검출소자를 구비하는 에러 정정 회로에 의해 제어된다.

상기 회로 장치는 다음과 같이 동작한다. 라인(20)을 거치는 입력의 샘플은 커플러(38)에 의해 얻어지며, 전압 가변 분리기/감쇠기(40)를 통해 선형 증폭기(52)로 전달된다. 이 선형 증폭기의 목적은 보조 증폭기(54)를 구동하기 위한 레벨을 증가시키는 것이며, 이 보조 증폭기는 가능한 정도까지 메인 증폭기(14)와 같은 왜곡의 크기와 형태를 얻도록 설계된다. 상기 왜곡 보조 증폭기의 출력은 이득 및 위상 정정 회로(60,62)에 의해 조정된 다음 지연 소자(48)의 입력 신호에 대한 지연 변환 신호에서 차감되어 보조 증폭기(54)의 출력에서 메인 입력 신호를 소거해서 비교 회로(50)의 출력에서 상기 왜곡을 남겨놓는다. 이러한 왜곡 적(product)은 다시 증폭된 다음 위상 및 진폭이 정정되어 증폭기(64)를 거쳐서 이득 및 위상 정정회로(66,68)로 전달된다. 위상 정정 회로(68)의 출력은 원 신호와 180。이상지어 주입된다.

지연 회로(46)로부터의 소정의 신호와 180。이상으로 주입된 유사의 비선형 장치(증폭기54)의 왜곡 적은 예를 들어 AB급 증폭기로서 동작하는 이하의 비선형 전력 증폭기(14)의 선형성을 개선한다. 이러한 개선은 통상 제 3위 상호 변조 적에서 발생하며, 고 순위 적에서는 적게된다.

상기 메인 증폭기의 출력은 또한 커플러(76)에 의해 샘플화되며, 비교 회로(30)가 상기 메인증폭기의 샘플화된 출력과 다음과 같이 처리되는 원 입력 신호를 비교한다. 라인(20)상의 원 입력 신호의 샘플은 커플러(22)로부터 얻어지며, 지연 소자(24)를 통과한다. 상기 지연 소자(24,46,48)는 증폭기 및 정정 회로의 고유한 지연을 고려하여 상기 신호들이 관련된 시간 위상적으로 그 신호들을 유지하도록 선택된다. 지연 소자의 지연 출력은 위상 및 이득 정정되어 비교 회로(30)로 전달되며, 그 회로의 출력은 널(null) 즉 제로가 된 후 메인 증폭기 출력에서의 상기 왜곡 적의 측정치가 된다. 이 널 신호는 상기 전치보상 회로(12)의 여러 소자 및 상기 널링 피드 포워드 회로(26,28)를 제어하도록 부분적으로 이용되어 임의의 전력 레벨, 온도, 톤, 스페이싱 등에서 동작을 최적화 시킨다.

상기 정정 및 제어 회로를 참조하면, 비교 회로(30)로부터의 에러 신호 출력은 증폭기(82,84)에 의해 증폭 및 분리되어 본 발명의 도시의 실시예에 있어서, 쇼트키 다이오드(86)를 이용하여 검출되며, 프로세서(90)에 대한 입력으로서 제공된다. 전술한 바와 같이, 프로세서(90)는 또한 전치보상 회로로부터의 입력을 수신하며, 상기 회로에서 제 1 왜곡 루프회로로부터의 왜곡 출력을 포함하는 선형 증폭기(64)의 출력은 증폭기(120)를 거쳐 분리되며 쇼트키 다이오드(124)에 의해 검출된다. 필수적으로, 상기 쇼트키 다이오드는 그에 가해진 신호에 포함된 에너지를 측정하며, 그 에너지 신호는 제어기(90)에 제공된다.(미도시의 아날로그-디지털 변환기를 통해)

제어기(90)는 이하에 기술하는 바와 같이, 우선순위를 기본으로 동작하며, 그에 가해진 에너지 입력 및 그 프로그램 우선순위를 기본으로 상기 디지털-아날로그 변환기에 디지털 신호값을 연속 및 반복적으로 출력한다. 새로운 디지털 신호값을 수신시 상기 디지털-아날로그 변환기는 그 디지털 신호 입력을 아날로그 신호 출력으로 변환해서 회로 즉 보조 증폭기(54) 앞단의 증폭기(52), 이득 및 위상 정정 회로(60,62,66,68, 26,28)의 여러 위상 및 이득 요소를 제어한다. 이들 회로는 이득 및/또는 위상에서 변하므로, 그 효과는 전 회로 장치에 대해 입력신호(20)에서 출력신호(18)로의 입/출력 관계를 선형화하는 것이다. 이는 전술한 바와 같이, 메인 증폭기의 입력에 왜곡신호(전치보상 왜곡)를 부가해서 행해지어 메인 증폭기의 출력에서의 전 응답은 라인(20)상의 입력 신호와 관련하여 선형으로된다.

동작에 있어서, 제어기(90)는 사실상 궤환 루프 환경에서 동작한다. 상기 제어기(90)는 그가 접속된 가변 제어 요소를 반복적으로 조정하며, 상기 조정이 개선인지, 효과가 없는지, 즉 라인(140)상의 제 1왜곡 루프회로의 출력과 같은 에러 출력이 되는지 또는 라인(80)상의 전체 장치의 에러 출력인지를 판단한다. 따라서 상기의 제어기의 목적은 비교기(30)의 출력이 널 즉 제로시 선형 증폭기(14)의 출력에서 왜곡을 최소화하는 것이다. 이러한 프로세스를 실행함에 있어서, 도2를 참조하면, 상기 제어기는 상기 이득 및 위상 제어회로(26,28)에 가장 큰 우선순위를 두도록 동작하며, 상기 제어 회로(26,28)는 이득 및 위상 정정 회로(60,62)의 동작을 제어하는데 있어서, 낮은 우선순위와 반대인 대략 1밀리 초 주기 시간에서 동작하며, 상기 회로(60,62)는 대략 매 3 내지 4밀리 초에서 갱신되며, 상기 제어기는 대략 50 밀리 초에서 정정되는 증폭기(52) 및 이득 및 위상 정정 회로(66)의 조정에 최하위의 우선순위를 두고 동작한다. 상기 제어 프로세서는 예를 들어 모토로라사 제조의 MC68HC11E9가 될 수 있다.

따라서 동작에 있어서, 상기 제어기(90)는 정정 출력값을 연속, 반복적으로 유지 및 갱신하도록 여러 정정 회로사이에서 루프된다. 그러므로 일단 시작되면(도 2 참조), 상기 시스템은 이득 및 위상 정정회로(26,28)를 조정할지를 검사한다. 이러한 결정은 예를 들어, 상기 소자 즉 정정회로들이 매 밀리초마다 갱신될 수 있도록 초기 클럭 측정에 의거 이루어진다. 이는 단계 200에서 검사된다. 상기 소자가 조정되는 경우, 이득이 단계 202에서 조정될 수 있으며, 위상은 제어가 메인 루프로 복귀된 이후 단계 204에서 조정될 수 있다. 이후 시스템은 이득 증폭기(52), 이득 정정 회로(66,68)에 대한 제어 전압을 조정할 지를 검사한다. 단계 206에서의 결정이 "예"이면, 상기 세 소자 각각에의 제어신호는 단계 208,210 및 214의 순서로 조정된다. 최종으로 상기 시스템은 단계 218에서 이득 및 위상 정정 회로(60,62)를 조정할지를 검사한다. 이득 및 위상이 조정되면, 시스템은 필요에 따라 단계 220,222에서 상기 소자들을 조정하며, 제어는 메인 루프로 돌아간다. 다음 단계는 검출 소자(86,124)의 입력에서 새로운 검출기 값을 판독한다. 이는 단계 224에서 행해진다.

본 발명의 바람직한 실시예에 있어서, 이득 및 위상 정정 회로(26,28)는 검출기(86)로부터의 에러 신호값 단독에 의거 조정된다. 유사하게, 이득 소자(52), 및 이득 및 위상 정정 회로(60,62)는 검출기(124)의 검출 출력 측정 단독에 의거 조정된다.

도 3을 보면, 전치보상이 없는 전력 증폭기 회로(198)는 AB급 증폭기로서 동작하는 메인 증폭기(200)를 구비한다. 상기 증폭기의 왜곡 에너지 출력은 증폭기의 바이어스 점에 의해 영향을 받는다. 특정의 실시예에 있어서, 횡형 MOSFET 장치는 RF MOSFET 트랜지스터 증폭기로서 이용될 수 있다. 이 장치는 낮은 소스 인덕턴스를 발생하고 그 바이어스 점에 의해 일반적으로 영향받는 이외에 2 기가 헤르츠 범위로 동작할 수 있지만, 이 증폭기는 그와 관련하여 긴 주기 시간(예를 들어 수백 시간)에 걸쳐 그 동작 바이어스 전류에 있어서 드리프트를 갖는다. 따라서 이 장치가 1년에 수천 시간에 걸쳐 이용되는 경우, 상기 증폭기의 지속 동작 특성이 문제가 된다.

따라서 본 발명과 관련하여 라인(202)상의 바이어스 제어 신호는 디지털-아날로그 변환기(204)로부터 공급된다. 상기 디지털-아날로그 변환기는 예를 들어 전술한 모토로라사 제어기인 제어기(206)에 의해 제어되며, 이 모토로라사 제어기는 직렬 접속된 증폭기(210,212)의 출력을 수신하는 쇼트키 다이오드로부터 검출된 에너지에 응답한다. 증폭기(212) 입력은 메인 증폭기(200)의 출력에서 왜곡 성분을 이상적으로 나타낸다. 이러한 왜곡 성분은 비교기(214)를 사용하여, 커플러(216)를 이용 메인 증폭기의 출력으로부터 유도된 신호와 커플러(220)에서 샘플화된 상기 메인 증폭기 입력으로부터 유도된 신호를 차감하여 얻어지며, 지연 소자(222) 와 위상 및 진폭 정정 회로(224,240) 각각을 통과한다.

따라서 본 발명에 따라 상기 제어기는 메인 증폭기에 대한 바이어스를 주기적으로 조정하도록 반복적으로 동작한다. 그러면 상기 제어기는 쇼트키 다이오드(208)에 의해 검출된 왜곡 에너지가 증가 또는 감소하는지를 검사한다. 또한 상기 위상 및 진폭 회로(224,240)는 전술한 바와 같이 정상의 방식으로 조정될 수 있어서 비교기(214)로 입력되는 이상 신호 성분의 특성을 개선하는데 도움을 준다.

이 결과 증폭기(200)의 원하는 출력이 상기 이상회로(224) 및 가변 감쇠기(240)의 적응 제어에 의해 제로가된다. 상기 검출기에서의 나머지 전력은 왜곡 적을 최소화하도록 최소화된다. 메인 증폭기(200)에 대한 최적의 바이어스 점은 라인(242)상의 입력 신호에서의 전력 레벨, 톤, 톤 스페이싱 등에 따르므로 바이어스는 최적의 동작 성능을 위해 각 모드에서 초기에 적절하게 조정되며, 적응 회로가 메인 증폭기 및 회로(224,240)(본 실시예에 있어서)에 대한 제어 신호를 연속 반복적으로 조정하므로 시간에 걸쳐 지속적으로 상기 성능이 성취된다. 따라서 본 실시예에 있어서, 커플러(216)로부터의 메인 에러 증폭기 신호가 제로가 되는 경우, 남는 것은 왜곡 전력이며, 따라서 쇼트키 다이오드(208)에서 검출된 것은 상기 증폭기, 도 1에 도시된 전치보상 회로 또는 개선된 선형성을 위한 다른 비 선형 장치를 적합하게 조정하는데 이용될 수 있는 왜곡 전력이다. 상기 증폭기가 횡형 MOSFET인 경우 메인 증폭기 출력 왜곡을 최소화하기 위한 지속적인 바이어스 조정은 시간에 따른 열적 및 다른 드리프트를 보상하는 바람직한 효과를 가진다.

상기 제어기(206)는 또한 디지털-아날로그 변환기(244)를 제어하며, 그 변환기의 출력은 위상 회로(224) 및 진폭 회로(240)를 각각 제어한다.

지금까지 본 발명을 바람직한 실시예에 의거 설명하였으나 본 발명은 이에 제한되지 않으며 이하의 부속청구범위의 사상 및 영역을 일탈치 않는 범위내에서 당업자에 의해 여러 가지로 수정 및 변형 실시될 수 있다.

본 발명은 전력 증폭기, 특히 고 전력 AB급 전력 증폭기용 입/출력 전달함수의 선형화에 이용될 수 있다.

Claims (12)

1. 메인 증폭기;

   상기 메인 증폭기의 출력을 나타내는 신호와 상기 증폭기 장치 입력신호의 지연 도함수를 차분하여 에러 신호를 생성하는 비교기를 구비하는 에러 루프 회로; 상기 에러 신호를 수신해서 검출된 에러 신호 출력을 생성하는 검출기 및 적어도 하나의 바이어스 제어 신호를 생성해서 상기 메인 증폭기의 바이어스 점을 최적으로 설정하기 위한 바이어스 신호 생성 회로를 구비하는 제 1 왜곡 제어 궤환 루프 회로를 구비하는데;

   상기 바이어스 신호 생성 회로는 검출된 에러 신호 출력을 수신해서 바이어스 제어 신호를 생성하며, 상기 메인 증폭기는 상기 바이어스 제어 신호에 응답해서 그 동작 점을 변경해서 출력에서 왜곡을 줄이는 것을 특징으로 하는 입력 신호의 증폭을 위한 증폭기 장치.
2. 제 1항에 있어서, 상기 메인 증폭기는 AB급 모드에서 동작하는 광대역 무선 주파수 증폭기인 것을 특징으로 하는 증폭기 장치.
3. 제 1항에 있어서, 상기 신호 정정 회로에 응답하는 상기 에러 루프 내의 위상 및 이득 정정 회로를 추가로 구비하는 것을 특징으로 하는 증폭기 장치.
4. 제 1항에 있어서, 상기 에러 루프 회로는 증폭될 입력신호로부터 유도된 신호를 수신하도록 접속된 에러 루프 지연 회로와 상기 에러 루프 지연 회로와 직렬 접속된 에러 루프 위상 및 이득 정정 회로를 추가로 구비하며, 상기 에러 루프 지연회로와 에러 루프 위상 및 진폭 정정 회로가 함께 입력 신호의 지연 도함수를 생성하는 것을 특징으로 하는 증폭기 장치.
5. 제 4항에 있어서, 상기 바이어스 신호 생성회로는 에러 신호의 에너지를 측정하기 위한 에너지 측정 회로 및 상기 에너지 측정 회로에 응답하여 상기 에러 정정 회로 바이어스 제어 신호를 반복적으로 조정하는 제어 프로세서를 구비하는 것을 특징으로 하는 증폭기 장치.
6. 제 5항에 있어서, 상기 제어 프로세서는 상기 위상 정정 회로를 반복적으로 조정하며, 이어서 연속 반복의 패턴으로 상기 에러 루프 회로 내의 이득 정정 제어 회로를 반복적으로 조정하는 것을 특징으로 하는 증폭기 장치.
7. 제 4항에 있어서, 상기 에너지 측정 회로는 쇼트키 다이오드 회로 인 것을 특징으로 하는 것을 특징으로 하는 증폭기 장치.
8. 제 5항에 있어서, 상기 제어 프로세서는 상기 에러 신호 검출 회로에 응답하여 상기 에러 루프 회로내의 상기 이득 및 위상 제어 회로를 낮은 우선순위로 반복적으로 제어하는 것을 특징으로 하는 증폭기 장치.
9. 입력과 출력을 가지는 증폭기 장치의 일부인 메인 증폭기로부터 증폭된 신호 출력의 왜곡 에너지를 최소화하는 방법에 있어서:

   증폭기 장치로부터 증폭기 출력 신호를 생성하는 단계;

   왜곡 에러 에너지를 나타내는 상기 메인 증폭기의 출력으로부터 에러 신호를 생성하는 단계; 및

   적어도 상기 에러 신호로부터 유도된 신호에 응답하여 디지털 제어 프로세서를 이용하여 상기 메인 증폭기와 상기 에러 루프 회로내의 위상 및 이득 조정부중 적어도 하나에 대한 바이어스 제어 신호를 반복 연속적으로 정정하는 단계를 포함하는 것을 특징으로 하는 메인 증폭기 출력 왜곡 최소화 방법.
10. 제 9항에 있어서, 상기 반복 정정 단계는 상기 전치보상 회로내에서 생성된 왜곡 에러 신호에 응답하는 것을 특징으로 하는 메인 증폭기 출력 왜곡 최소화 방법.
11. 제 10항에 있어서, 상기 에러 신호 생성 단계는 상기 메인 증폭기 출력으로부터 유도된 신호와 상기 증폭기 장치의 입력 신호로부터 유도된 신호를 비교해서 차 신호를 생성하는 단계 및 상기 차 신호로부터 유도된 신호의 에너지 내용을 측정하는 단계를 포함하는 것을 특징으로 하는 메인 증폭기 출력 왜곡 최소화 방법.
12. 제 11항에 있어서, 상이한 주기율로 상기 반복 조정 정정 단계를 실행하는 단계를 추가로 포함하는 것을 특징으로 하는 메인 증폭기 출력 왜곡 최소화 방법.