KR20010010366A

KR20010010366A - 전계 효과 트랜지스터의 게이트와 소오스를 교차 연결한 발룬회로

Info

Publication number: KR20010010366A
Application number: KR1019990029215A
Authority: KR
Inventors: 김지환; 윤광준; 한기천
Original assignee: 윤광준; 주식회사 에프씨아이
Priority date: 1999-07-20
Filing date: 1999-07-20
Publication date: 2001-02-05
Also published as: KR100318155B1

Abstract

본 발명은 단일 신호를 입력으로 받아 크기가 같고 180°의 위상 차이를 갖는 상보신호를 출력하는 발룬 회로에 관한 것으로, 무선 통신 시스템에 있어서 누설전력을 줄이고 선형성을 증가시키기 위한 balanced 혼합기에 필수적인 회로이다. 이러한 발룬 회로는 입력 신호의 크기에 대해 두 출력 상보 신호의 크기가 같고 위상은 180°의 일정한 차이를 가져야 한다. 그러나 종래의 회로는 작은 입력 신호에서는 두 출력 신호의 크기가 같고 위상이 반대이지만, 입력 신호가 커질수록 출력신호의 크기와 위상에 대한 비대칭이 증가하여 그로 인한 누설 전력의 증가와 선형성의 저하로 시스템 전체 성능의 손실을 가져왔다. 본 발명에서는 이를 해결하기 위하여 두 출력 단의 게이트 공통인 전계 효과 트랜지스터의 게이트와 소오스를 교차 연결시킴으로써 큰 입력신호에 대한 두 상보 출력신호의 크기와 위상의 비대칭성을 보상하였고, 본 발명의 발룬 회로를 double-balanced 혼합기에 적용하여 선형성의 향상을 가져왔다.

Description

전계 효과 트랜지스터의 게이트와 소오스를 교차 연결한 발룬 회로 { The Balun circuit with cross-coupled between gate and source of Field Effect Transistors}

본 발명은 단일 신호를 입력으로 받아 크기가 같고 180°의 위상 차이를 갖는 상보신호를 출력하는 발룬 회로에 관한 것으로, 무선 통신 시스템에 있어서 누설전력을 줄이고 선형성을 증가시키기 위한 balanced 혼합기에 필수적인 회로이다. 이러한 발룬 회로는 입력 신호의 크기에 대해 두 출력 상보 신호의 크기가 같고 위상은 180°의 일정한 차이를 가져야 한다. 그러나 종래의 회로는 작은 입력 신호에서는 두 출력 신호의 크기가 같고 위상이 반대이지만, 입력 신호가 커질수록 비대칭이 증가하여 그로 인한 누설 전력의 증가와 선형성의 저하로 시스템 전체 성능의 손실을 가져왔다.

제 1도는 종래의 발룬 회로도1로 그 구성과 동작 원리를 다음에 설명한다. 단자 101로 입력된 단일 RF 신호는 단자 110을 통해 접지되어있는 저항 102를 거쳐 전계 효과 트랜지스터 103의 소오스와 전계 효과 트랜지스터 104의 게이트로 인가된다. 상기 트랜지스터 103은 게이트가 캐패시터 109를 통해 단자 110으로 접지된 공통 게이트 트랜지스터로써 소오스로 인가된 신호는 드레인 단으로 같은 위상을 가지고 증폭되어 부하 105에 전달되어 단자 112로 출력된다(RF+). 상기 트랜지스터 104의 게이트로 인가된 신호는 드레인 단으로 위상이 반전된 신호로 증폭되어 부하 106에 전달되어 단자 113으로 출력된다(RF-). 상기 트랜지스터 104의 소오스는 저항 107과 캐패시터 108의 병렬구조와 연결되어 단자 110을 통해 접지되며, 상기 저항 107은 상기 트랜지스터 104의 게이트-소오스간 전압을 조절하는 역할을 하며, 상기 캐패시터 108은 바이패스 역할을 한다.

제3a도는 종래의 발룬 회로의 입력 신호의 크기에 따른 두 출력 신호의 이득 크기를 나타낸 그림이고 제 3b도는 위상을 나타낸 그림이다. 단자 101로 입력되는 신호의 세기가 커지면 상기 전계 효과 트랜지스터 103에 흐르는 전류가 증가하여 저항 102와 부하 105에 걸리는 전압이 높아져서 상기 트랜지스터 103의 드레인-소오스간의 전압과 게이트-소오스간의 전압이 감소하게 되어 결과적으로 상기 트랜지스터 103의 소오스-드레인간 신호의 이득이 작아지고 위상차도 감소한다. 반면 상기 저항 102의 양단에 걸리는 전압은 높아지므로 상기 전계 효과 트랜지스터 104의 게이트 전압이 상승하여 게이트-소오스간 전압이 증가하므로 이득이 증가하고 위상 차가 감소하지만, 어느 정도 증가한 후에는 상기 트랜지스터 104의 드레인 전류가 증가하여 저항 107에 걸리는 전압이 상승하므로 상기 트랜지스터 104의 소오스 전압을 증가 시켜 이득이 다시 감소하며 위상 차가 증가하는 현상을 보인다. 따라서 입력신호의 크기가 증가함에 따라 출력 신호간 크기의 격차가 증가하며, 위상의 차이가 감소하여 비대칭을 나타내게 된다.

제2도는 종래의 발룬 회로도2로서 제1도에서 보인 종래의 발룬 회로도1의 저항 102를 게이트와 드레인을 묶은 전계 효과 트랜지스터202로 대치한 형태이다. 단자 201로 입력된 단일 RF 신호의 크기에 따른 전류의 변화를 트랜지스터 202와 204로 이루어진 전류 거울 회로에 의해 두 출력 신호의 비대칭성을 보완하기 위해 고안된 회로이다. 그러나 쌍극성 접합 트랜지스터와는 달리 전계 효과 트랜지스터에서는 전류 거울 회로의 영향이 크지 않으며, 게이트와 드레인이 묶여있는 트랜지스터 202는 드레인-소오스간의 전압 차가 작은 선형영역에서, 트랜지스터 204는 드레인-소오스간의 전압 차가 큰 포화영역에서 동작하므로 두 출력 신호간의 비대칭은 여전히 존재한다.

제4a도는 종래의 발룬 회로2의 입력 신호의 크기에 따른 두 출력 신호의 이득 크기를 나타낸 그림이고 제 4b도는 위상을 나타낸 그림이다. 제 2도의 종래 발룬 회로 1의 출력신호 결과 그림에서와 마찬가지로 입력 신호가 커짐에 따라 출력신호의 크기와 위상의 비대칭이 커지는 현상을 보인다.

본 발명에서 이루고자 하는 기술적 과제는 단일 신호를 입력으로 받아 크기가 같고 위상이 반대인 두 상보신호를 출력하는 발룬 회로에 있어서 입력신호의 크기나 주파수에 대한 출력신호의 크기와 위상의 대칭성을 일정하게 유지하도록 하여 시스템 전체의 선형성을 향상시키고 누설 전력을 줄임으로써 성능을 향상시키는 것이다.

제1도 : 종래의 발룬 회로도1

제2도 : 종래의 발룬 회로도2

제3a도 : 종래의 발룬 회로1의 입력 전력에 대한 두 출력 신호의 크기를 비교한 그림

제3b도 : 종래의 발룬 회로1의 입력 전력에 대한 두 출력 신호의 위상을 비교한 그림

제4a도 : 종래의 발룬 회로1의 입력 전력에 대한 두 출력 신호의 크기를 비교한 그림

제4b도 : 종래의 발룬 회로1의 입력 전력에 대한 두 출력 신호의 위상을 비교한 그림

제5도 : 본 발명의 게이트 공통 전계 효과 트랜지스터의 게이트와 소오스를 교차 연결한 발룬 회로도

제6a도 : 본 발명의 게이트 공통 전계 효과 트랜지스터의 게이트와 소오스를 교차 연결한 발룬 회로의 입력 전력에 대한 출력 신호의 크기를 비교한 그림

제6b도 : 본 발명의 게이트 공통 전계 효과 트랜지스터의 게이트와 소오스를 교차 연결한 발룬 회로의 입력 전력에 대한 출력 신호의 위상을 비교한 그림

제7도 : 본 발명의 게이트 공통 전계 효과 트랜지스터의 게이트와 소오스를 교차 연결한 발룬 회로와 Gilbert-cell구조를 사용하여 구성한 double-balanced 혼합기 회로도

제8a도 : 종래의 발룬 회로1,2와 본 발명의 게이트 공통 전계 효과 트랜지스터의 게이트와 소오스를 교차 연결한 발룬 회로의 입력 전력에 대한 출력 전압의 크기를 비교한 그림

제8b도 : 종래의 발룬 회로1,2와 본 발명의 게이트 공통 전계 효과 트랜지스터의 게이트와 소오스를 교차 연결한 발룬 회로의 입력 전력에 대한 출력 전압의 위상을 비교한 그림

제9도 : 종래의 발룬 회로 1,2와 본 발명의 게이트 공통 전계 효과 트랜지스터의 게이트와 소오스를 교차 연결한 발룬 회로를 이용하여 Gilbert-cell 구조를 사용하여 구성한 double-balanced 혼합기 회로의 입력전력에 따른 변환이득 그림

제5도는 본 발명의 게이트 공통 전계 효과 트랜지스터의 게이트와 소오스를 교차 연결한 발룬 회로도로 본 발명의 발룬 회로의 구성과 동작을 다음에 설명한다.

단자 501로 입력되는 단일 RF신호는 게이트와 드레인이 연결되고 소오스가 단자 513에 의해 접지된 전계 효과 트랜지스터 502의 드레인과 게이트를 통해 전계 효과 트랜지스터 503의 소오스와 전계 효과 트랜지스터 504의 게이트로 입력된다. 상기 전계 효과 트랜지스터 503의 소오스로 입력되는 신호 중 일부는 상기 트랜지스터 503에 의해 드레인으로 입력신호와 같은 위상을 가지며 증폭되어 부하 510으로 전달되며(RF+), 나머지는 캐패시터 509를 통해 전계 효과 트랜지스터 505의 게이트로 입력되어 상기 트랜지스터 505의 드레인으로 위상이 반전되어 증폭된다(RF-). 상기 트랜지스터 504의 게이트로 입력된 신호는 위상이 바뀌어 드레인으로 출력되며(RF-), 그 중 일부는 상기 트랜지스터 505의 소오스로 인가되어 드레인으로 같은 위상을 가지도록 증폭되어 부하 511에 전달되고 (RF-), 나머지는 캐패시터 508을 통해 상기 트랜지스터 503의 게이트로 인가되어 드레인으로 위상이 반전되도록 증폭되어 부하 510에 전달된다(RF+). 상기 트랜지스터 504의 소오스는 저항 506과 캐패시터 507의 병렬구조와 연결되어 단자 513을 통해 접지되며, 상기 저항 506은 상기 트랜지스터 504의 게이트-소오스간 전압을 조절하는 역할을 하며, 상기 캐패시터 507은 바이패스 역할을 한다.

제6a도는 본 발명의 게이트 공통 전계 효과 트랜지스터의 게이트와 소오스를 교차 연결한 발룬 회로의 입력 전력에 대한 출력 신호의 크기를 비교한 그림이고, 제6b도는 위상을 비교한 그림이다.

단자 501로 입력되는 신호의 세기가 커지면 상기 트랜지스터 502와 503에 흐르는 전류가 증가하여 상기 트랜지스터 503의 드레인-소오스간 전압이 감소하므로 결과적으로 입력신호에 대한 단자 514에서의 출력신호 이득이 작아지고 위상차도 감소한다. 그런데, 이 전류의 증가로 인하여 게이트와 드레인이 연결되어 있는 트랜지스터 502의 드레인 전압은 높아지려고 하고, 게이트에 일정한 바이어스가 인가된 트랜지스터 503의 소오스 전압은 낮아지려고 하므로 상기 트랜지스터 504의 게이트 전압은 거의 일정하게 되는 반면, 큰 입력 신호로 인해 트랜지스터 504의 드레인 전류는 증가하므로 상기 저항 506에 걸리는 전압은 상승하게 되어 상기 트랜지스터 504의 게이트 소오스간 전압이 감소하게 된다. 또한 이 드레인 전류의 증가로 인해 부하 511에 걸리는 전압강하가 증가하므로 상기 트랜지스터 505의 드레인-소오스간 전압이 감소한다. 이러한 영향으로 인해 입력 신호에 대한 단자 515에서의 출력신호 이득도 작아지고 위상차도 감소한다. 따라서 출력단자 514와 515의 신호들은 입력 단자 501을 통해 인가되는 신호가 커짐에 따라 이득과 위상 차가 모두 감소하는 특성을 보인다.

상기 단자 514의 출력신호는 단자 501로 인가된 입력신호(RF)가 상기 트랜지스터 503의 소오스로 인가되어 같은 위상을 가지면서 증폭된 신호 성분(RF+)과, 상기 트랜지스터 504의 게이트로 인가된 입력신호(RF)가 위상이 바뀌어 드레인으로 출력되어(RF-) 캐패시터 508을 통해 상기 트랜지스터 503의 게이트로 인가(RF-)되고 다시 위상이 바뀌어 드레인으로 증폭된 신호 성분(RF+)의 합이 된다. 또한 상기 단자 515의 출력신호는 단자 501로 인가된 입력신호(RF)가 캐패시터 509를 통해 상기 트랜지스터 505의 게이트로 인가되어 드레인으로 위상이 반전되어 증폭된 신호 성분(RF-)과, 상기 트랜지스터 504의 게이트로 인가된 입력신호(RF)가 위상이 바뀌어 드레인으로 출력된 신호(RF-)를 소오스 입력으로 받는 상기 트랜지스터 505에 의해 같은 위상을 갖도록 증폭하여 드레인에 출력된 신호 성분(RF-)의 합이 된다.

만약 입력신호 크기의 증가로 인해 상기 트랜지스터 503의 소오스 단자의 신호(RF+)가 상기 트랜지스터 505의 소오스 단자 신호(RF-)보다 커졌다면, 단자 214의 출력신호는 상기 트랜지스터 503의 소오스로 인가된 큰 RF+신호에 의한 성분과 상기 캐패시터 508을 통해 트랜지스터 503의 게이트로 인가된 작은 RF-신호에 의한 성분의 합이 되고, 단자 515의 출력신호는 상기 트랜지스터 505의 소오스로 인가된 작은 RF-신호에 의한 성분과 상기 캐패시터 509를 통해 트랜지스터 505의 게이트로 인가된 큰 RF+신호에 의한 성분의 합이 되므로, 단자 514와 515의 출력 신호간의 차이는 트랜지스터 503의 소오스 신호와 트랜지스터 505의 소오스 신호의 차이보다 적게 된다. 같은 방법으로 상기 트랜지스터 503의 소오스 단자의 신호(RF+)의 위상이 상기 트랜지스터 505의 소오스 단자 신호(RF-)의 위상보다 많이 벗어나게 되었다면, 단자 514와 515 출력 신호간의 위상 차는 두 신호 간의 교차 연결로 인하여 그 벗어남의 정도가 보상된다. 결과적으로 큰 신호의 입력에 대하여 단자 514의 출력신호와 단자 515의 출력 신호는 모두 이득이 작아지고 위상차도 감소하게 되고, 또한 두 게이트 공통 전계 효과 트랜지스터의 게이트와 소오스의 교차 연결로 인해 두 신호의 크기 차이는 감소하며, 위상 차이는 일정하게 보상된다.

제7도는 본 발명의 게이트 공통 전계 효과 트랜지스터의 게이트와 소오스를 교차 연결한 발룬 회로와 Gilbert-cell 구조를 사용하여 구성한 double-balanced 혼합기 회로도로 본 발명의 혼합기 회로의 구성과 동작을 다음에 설명한다. 단자 701로 입력되는 단일 RF신호는 게이트와 드레인이 연결되고 소오스가 단자 705에 의해 접지된 전계 효과 트랜지스터 702의 드레인과 게이트를 통해 전계 효과 트랜지스터 703의 소오스와 전계 효과 트랜지스터 704의 게이트로 입력된다. 상기 전계 효과 트랜지스터 703의 소오스로 입력되는 신호 중 일부는 상기 트랜지스터 703에 의해 드레인으로 입력신호와 같은 위상을 가지며 증폭되어 RF+신호로 출력되고, 나머지는 캐패시터 709를 통해 전계 효과 트랜지스터 705의 게이트로 입력되어 상기 트랜지스터 705의 드레인으로 위상이 반전되어 RF-신호로 출력된다. 상기 트랜지스터 704의 게이트로 입력된 신호는 위상이 바뀌어 상기 트랜지스터 704의 드레인 단에서 RF-신호로 출력되고, 그 중 일부는 상기 트랜지스터 705의 소오스로 인가되어 드레인 단에서 같은 위상을 가진 RF-신호로 출력되고, 나머지는 캐패시터 708을 통해 상기 트랜지스터 703의 게이트로 인가되어 드레인 단에서 위상이 반전된 RF+신호로 출력된다. 상기 트랜지스터 704의 소오스는 저항 706과 캐패시터 707의 병렬구조와 연결되어 단자 713을 통해 접지되며, 상기 저항 706은 상기 트랜지스터 704의 게이트-소오스간 전압을 조절하는 역할을 하며, 상기 캐패시터 707은 바이패스 역할을 한다. 상기 전계 효과 트랜지스터 703의 드레인 단에서 출력된 RF+ 신호는 전계 효과 트랜지스터 718과 719의 공통 소오스 단으로 전달되고, 상기 전계 효과 트랜지스터 705의 드레인 단에서 출력된 RF- 신호는 전계 효과 트랜지스터 720과 721의 공통 소오스 단으로 전달된다. 단자 716으로 입력된 LO+ 신호는 전계 효과 트랜지스터 718과 721의 게이트 단으로 입력되어 상기 전계 효과 트랜지스터 718의 소오스 단에서 드레인 단으로 전달되는 RF+ 신호와 상기 전계 효과 트랜지스터 721의 소오스 단에서 드레인 단으로 전달되는 RF- 신호를 단속한다. 단자 717로 입력된 LO- 신호는 전계 효과 트랜지스터 719와 720의 게이트 단으로 입력되어 상기 전계 효과 트랜지스터 719의 소오스 단에서 드레인 단으로 전달되는 RF+ 신호와 상기 전계 효과 트랜지스터 720의 소오스 단에서 드레인 단으로 전달되는 RF- 신호를 단속한다. 이상의 단속 작용을 통하여 상기 전계 효과 트랜지스터 718과 720의 공통 드레인 단으로 IF+ 신호가 생성되고, 상기 전계 효과 트랜지스터 719와 721의 공통 드레인 단으로 IF- 신호가 생성된다.

그런데 상기 단자 701의 입력 신호가 커짐에 따라 상기 전계 효과 트랜지스터 703과 705에서 출력되는 RF+신호와 RF-신호가 비대칭이 되면 상기 전계 효과 트랜지스터 718과 719로 이루어진 공통 소오스 단과 상기 전계 효과 트랜지스터 720과 721로 이루어진 공통 소오스 단의 단속 작용이 비대칭이 되어 누설전력이 커지며, 그에 따라 선형성도 감소한다. 따라서 종래의 발룬 회로를 사용한 double-balanced 혼합기보다 두 상보 신호의 대칭성을 보완한 본 발명의 발룬 회로를 사용한 혼합기가 더 높은 선형성을 갖는다.

제8a도는 종래의 발룬 회로1,2와 본 발명의 게이트 공통 전계 효과 트랜지스터의 게이트와 소오스를 교차 연결한 발룬 회로의 입력 전력 크기에 대한 출력 전압의 크기를 비교한 그림이고, 제8b도는 위상을 비교한 그림으로 입력신호의 크기가 0dBm일 때 본 발명의 발룬 회로는 출력신호의 크기 차이가 1.3dB인 반면, 종래 발룬 회로 1은 4.4dB, 종래 발룬 회로 2는 4.8dB로 약 4dB이상 향상되었으며, 위상 차이도 종래 발룬 회로 1은 17.2°, 종래 발룬 회로 2는 5.4°인 반면 본 발명의 발룬 회로는 1.3°의 오차만을 갖는 탁월한 효과가 있다.

제9도는 종래의 발룬 회로 1,2와 본 발명의 발룬 회로를 이용하여 Gilbert-cell 구조를 사용하여 구성한 double-balanced 혼합기 회로의 입력전력에 따른 변환이득 그림이다. 동일한 소모 전류와 변환이득의 조건에서 종래 발룬 회로1을 이용한 혼합기의 입력 1dB변환이득 압축점은 -4.1dBm이고 종래 발룬 회로 2를 이용한 혼합기는 -1.5dBm임에 반해 본 발명의 발룬 회로를 이용한 혼합기의 입력 1dB 변환이득 압축점은 2.3dBm으로 혼합기의 선형성이 3.8 ~ 5.4dB 향상되는 탁월한 효과가 있다.

Claims

제1 입력 단과, 제1 입력 단이 게이트와 드레인에 연결되고 소오스 단이 접지된 제1 전계 효과 트랜지스터와, 게이트가 제 1 입력 단과 제 1 전계 효과 트랜지스터의 게이트와 드레인 단에 연결되고 소오스 단이 제 1 저항과 제 1 캐패시터와 병렬로 연결된 구조를 통해 접지된 제 2 전계 효과 트랜지스터와, 소오스가 제 1 입력 단과 제 1 전계 효과 트랜지스터의 게이트와 드레인 단과 제 2 전계 효과 트랜지스터의 게이트에 연결되고 제 2 전계 효과 트랜지스터의 드레인이 제 2의 캐패시터를 통해 게이트에 연결된 제 3 전계 효과 트랜지스터와, 게이트가 제 3 캐패시터를 통해 제 1 입력 단과 제 1 전계 효과 트랜지스터의 게이트와 드레인 단과 제 2 전계 효과 트랜지스터의 게이트 단과 제 3 전계 효과 트랜지스터의 소오스에 연결되고 제 2 전계 효과 트랜지스터의 드레인이 소오스에 연결된 제 4 트랜지스터로 구성된 발룬 회로.
상기 청구항 1의 발룬 회로와, 게이트 단이 제2입력단과 연결되고 소오스 단이 제3전계 효과 트랜지스터의 드레인 단과 연결된 제 5 전계 효과 트랜지스터와, 게이트 단이 제3입력단과 연결되고 소오스 단이 제3전계 효과 트랜지스터의 드레인 단과 제5전계 효과 트랜지스터의 소오스 단과 연결된 제6전계 효과 트랜지스터와, 게이트 단이 제3입력단과 제6전계 효과 트랜지스터의 게이트 단과 연결되고, 소오스 단이 제4전계 효과 트랜지스터의 드레인 단과 연결된 제 7 전계 효과 트랜지스터와, 게이트 단이 제2입력단과 제5전계 효과 트랜지스터의 게이트 단에 연결되고, 소오스 단이 제4전계 효과 트랜지스터의 드레인 단과 제7전계 효과 트랜지스터의 소오스 단과 연결된 제8전계 효과 트랜지스터와, 제5전계 효과 트랜지스터의 드레인 단과 제7전계 효과 트랜지스터의 드레인 단에 연결된 제 1 출력 단과, 제6전계 효과 트랜지스터의 드레인 단과 제8전계 효과 트랜지스터의 드레인 단에 연결된 제 2 출력 단으로 구성된 혼합기 회로.