KR20010009803A - Division drive apparatus for driving plasma display panel - Google Patents

Division drive apparatus for driving plasma display panel Download PDF

Info

Publication number
KR20010009803A
KR20010009803A KR1019990028395A KR19990028395A KR20010009803A KR 20010009803 A KR20010009803 A KR 20010009803A KR 1019990028395 A KR1019990028395 A KR 1019990028395A KR 19990028395 A KR19990028395 A KR 19990028395A KR 20010009803 A KR20010009803 A KR 20010009803A
Authority
KR
South Korea
Prior art keywords
electrode lines
scan
scan electrode
display panel
plasma display
Prior art date
Application number
KR1019990028395A
Other languages
Korean (ko)
Other versions
KR100322090B1 (en
Inventor
김진성
강경호
Original Assignee
김순택
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김순택, 삼성에스디아이 주식회사 filed Critical 김순택
Priority to KR1019990028395A priority Critical patent/KR100322090B1/en
Publication of KR20010009803A publication Critical patent/KR20010009803A/en
Application granted granted Critical
Publication of KR100322090B1 publication Critical patent/KR100322090B1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE: A division driving device of plasma display panel is provided to form a uniform image quality for respective divided sections and be simplified in structure because the scan electrode lines of the respective divided sections are driven by one scan driver. CONSTITUTION: The division drive device of plasma display panel comprises a controller(21), address drivers(221,222) and a common driver(24). The n-th scan electrode lines(Y1,...Yn) of a plasma display panel(1) are equally divided to be driven. The first to n/2 scan electrode lines(Y1-Yn/2) are assigned to an upper section and the (n/2+1)th to the nth scan electrode lines(Yn/2+1-Yn) are assigned to a lower section. The scan electrode lines corresponding to respective sections are commonly connected to corresponding outputs(O1,...On/2) of one scan driver(231).

Description

플라즈마 표시 패널의 분할 구동 장치{Division drive apparatus for driving plasma display panel}Division drive apparatus for plasma display panel

본 발명은, 플라즈마 표시 패널의 분할 구동 장치에 관한 것으로서, 보다 상세하게는, 플라즈마 표시 패널을 주사 전극 라인들의 단위로 분할하여, 각 분할된 영역이 복수의 주사전극 라인들을 갖고서 동시에 구동되게 하는 장치에 관한 것이다.The present invention relates to a split driving apparatus for a plasma display panel, and more particularly, to divide a plasma display panel into units of scan electrode lines so that each divided region is simultaneously driven with a plurality of scan electrode lines. It is about.

도 1은 일반적인 3-전극 면방전 교류 플라즈마 표시 패널의 구조를 보여준다. 도 2는 도 1의 플라즈마 표시 패널의 전극 라인 패턴을 보여준다. 도 3은 도 1의 패널의 한 화소의 또다른 예를 보여준다. 도면들을 참조하면, 일반적인 면방전 플라즈마 표시 패널(1)의 전면 및 배면 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(A1, A2, A3, ..., Am-2, Am-1, Am), 유전체층(11 및/또는 도 3의 141), 주사 전극 라인들(Y1, Y2, ..., Yn-1, Yn), 공통 전극 라인들(X1, X2, ..., Xn-1, Xn) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다.1 shows the structure of a typical three-electrode surface discharge AC plasma display panel. FIG. 2 illustrates an electrode line pattern of the plasma display panel of FIG. 1. FIG. 3 shows another example of one pixel of the panel of FIG. 1. Referring to the drawings, a typical surface discharge between the front and rear glass substrate of a plasma display panel (1) (10, 13), the address electrode lines (A1, A2, A3, ..., Am -2, Am - 1 , Am), dielectric layer 11 and / or 141 of FIG. 3, scan electrode lines Y1, Y2, ..., Yn- 1 , Yn, common electrode lines X1, X2, ..., Xn- 1 , Xn) and a magnesium monoxide (MgO) layer 12 as a protective layer are provided.

어드레스 전극 라인들(A1, A2, A3, ..., Am-2, Am-1, Am)은 배면 글라스 기판(13)의 전면에 일정한 패턴으로 도포된다. 형광체(도 3의 142)는, 주사 전극 라인들(Y1, Y2, ..., Yn-1, Yn)의 전면에 도포되거나, 주사 전극 라인들(Y1, Y2, ..., Yn-1, Yn)의 전면에 유전체층(도 3의 141)이 도포된 경우에는 그 유전체층(141) 위에 도포될 수 있다.The address electrode lines A1, A2, A3,..., Am- 2 , Am- 1 , Am are coated on the front surface of the back glass substrate 13 in a predetermined pattern. The phosphor 142 of FIG. 3 is applied to the entire surface of the scan electrode lines Y1, Y2, ..., Yn- 1 , Yn, or the scan electrode lines Y1, Y2, ..., Yn- 1. In the case where the dielectric layer 141 (FIG. 3) is applied to the entire surface of Yn, the dielectric layer 141 may be coated on the dielectric layer 141.

공통 전극 라인들(X1, X2, ..., Xn-1, Xn)과 주사 전극 라인들(Y1, Y2, ..., Yn-1, Yn)은 어드레스 전극 라인들(A1, A2, A3, ..., Am-2, Am-1, Am)과 직교되도록 전면 글라스 기판(10)의 배면에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 화소를 규정한다. 각 공통 전극 라인(X1, X2, ..., Xn-1, Xn)과 각 주사 전극 라인(Y1, Y2, ..., Yn-1, Yn)은 ITO(Indium Tin Oxide) 전극 라인(도 3의 Xna, Yna)과 금속 재질의 버스 전극 라인(Xnb, Ynb)으로 구성된다. 유전체층(11)은 공통 전극 라인들(X1, X2, ..., Xn-1, Xn)과 주사 전극 라인들(Y1, Y2, ..., Yn-1, Yn)의 배면에 전면 도포되어 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 일산화마그네슘(MgO)층(12)은 유전체층(11)의 배면에 전면 도포되어 형성된다. 방전 공간(14)에는 플라즈마 형성용 가스가 밀봉된다.Common electrode lines X1, X2, ..., Xn- 1 , Xn and scan electrode lines Y1, Y2, ..., Yn- 1 , Yn are address electrode lines A1, A2, A3. , ..., Am- 2 , Am- 1 , Am) is formed in a predetermined pattern on the back surface of the front glass substrate 10 to be orthogonal. Each intersection point defines a corresponding pixel. Each common electrode line (X1, X2, ..., Xn- 1 , Xn) and each scan electrode line (Y1, Y2, ..., Yn- 1 , Yn) are indium tin oxide (ITO) electrode lines (Fig. Xna and Yna of 3 and bus electrode lines Xnb and Ynb made of metal. The dielectric layer 11 is coated on the back surface of the common electrode lines X1, X2, ..., Xn- 1 , Xn and the scan electrode lines Y1, Y2, ..., Yn- 1 , Yn. Is formed. A magnesium monoxide (MgO) layer 12 for protecting the panel 1 from a strong electric field is formed by applying the entire surface to the back surface of the dielectric layer 11. The plasma forming gas is sealed in the discharge space 14.

이와 같은 플라즈마 표시 패널에 기본적으로 적용되는 구동 방식은, 리셋, 어드레스 및 유지 방전 단계가 단위 서브필드에서 순차적으로 수행되게 하는 방식이다. 리셋 단계에서는 이전 서브필드에서의 잔여 벽전하가 소거되도록 작용한다. 어드레스 단계에서는 선택된 화소 영역에서 벽전하가 형성되도록 작용한다. 그리고 유지 방전 단계에서는 어드레싱 방전 단계에서 벽전하가 형성된 화소에서 빛이 발생되도록 작용한다. 즉, 공통 전극 라인들(X1, X2, ..., Xn-1, Xn)과 주사 전극 라인들(Y1, Y2, ..., Yn-1, Yn) 사이에 상대적으로 높은 전압의 교류 펄스를 인가하면, 벽전하가 형성된 화소에서 면 방전을 일으킨다. 이때, 가스층에서 플라즈마가 형성되고, 그 자외선 방사에 의하여 형광체(142)가 여기되어 빛이 발생된다.The driving method basically applied to the plasma display panel is a method in which reset, address, and sustain discharge steps are sequentially performed in a unit subfield. In the reset step, the remaining wall charges in the previous subfield are operated to be erased. In the addressing step, wall charges are formed in the selected pixel region. In the sustain discharge step, light is generated in the pixel on which the wall charge is formed in the addressing discharge step. That is, an AC pulse having a relatively high voltage between the common electrode lines X1, X2, ..., Xn- 1 , Xn and the scan electrode lines Y1, Y2, ..., Yn- 1 , Yn. When is applied, surface discharge is caused in the pixel on which the wall charges are formed. At this time, a plasma is formed in the gas layer, and the phosphor 142 is excited by the ultraviolet radiation to generate light.

여기서, 상기와 같은 기본적 동작 원리를 가진 단위 서브필드들이 단위 프레임에 여러개 포함됨으로써, 각 서브필드의 유지 방전 시간폭들에 의하여 원하는 계조 표시가 수행될 수 있다.Here, since a plurality of unit subfields having the above basic operation principle are included in the unit frame, desired gray scale display may be performed by the sustain discharge time widths of each subfield.

상기와 같은 플라즈마 표시 패널(1)의 구동 장치에 있어서, 분할 구동 장치는 화면의 해상도를 높이는 과정에서 표시 속도가 떨어짐을 방지하기 위하여 나타난 장치이다. 이 장치는, 플라즈마 표시 패널(1)을 주사 전극 라인들(Y1, Y2, ..., Yn-1, Yn)의 단위로 분할하여, 각 분할된 영역이 적어도 복수의 주사전극 라인들을 갖고서 동시에 구동되게 한다.In the driving apparatus of the plasma display panel 1 as described above, the division driving apparatus is a device which is shown to prevent the display speed from falling in the process of increasing the resolution of the screen. The apparatus divides the plasma display panel 1 into units of scan electrode lines Y1, Y2, ..., Yn- 1 , Yn so that each divided region has at least a plurality of scan electrode lines at the same time. To be driven.

따라서, 종래의 분할 구동장치에는, 분할된 영역의 개수만큼의 어드레스 구동부와 주사 구동부가 마련되어 개별적으로 동작하도록 되어 있다. 여기서, 각각의 어드레스 구동부가 개별적으로 구동되어야 함은 당연한 일이다. 하지만, 주사 구동부는 개별적으로 동작할 필요가 없다. 왜냐하면, 상응하는 주사 전극 라인에 대하여 각각의 주사 구동부로부터 출력되는 신호들의 전압 파형 및 위상이 모두 같아야 하기 때문이다.Therefore, the conventional division driving apparatus is provided with as many address drivers and scanning drivers as the number of divided regions so as to operate individually. It is a matter of course that each address driver must be driven separately. However, the scan driver does not need to operate individually. This is because the voltage waveforms and the phases of the signals output from the respective scan drivers for the corresponding scan electrode lines must all be the same.

그럼에도 불구하고, 주사 구동부가 개별적으로 마련됨에 따라 다음과 같은 문제점들이 있다.Nevertheless, there are the following problems as the scan driver is provided separately.

1. 상응하는 주사 전극 라인에 대하여 각각의 주사 구동부로부터 출력되는 신호들의 전압 파형 및 위상이 균일하지 못하여, 각 분할 영역 별로 화질이 균일하지 못하다.1. The voltage waveform and the phase of the signals output from the respective scan drivers for the corresponding scan electrode lines are not uniform, so that the image quality is not uniform for each divided region.

2. 구동 장치의 회로 구성이 복잡하다.2. The circuit configuration of the drive unit is complicated.

본 발명의 목적은, 플라즈마 표시 패널을 분할 구동하는 장치에 있어서, 각 분할 영역 별로 화질이 균일하게 하며, 그 회로 구성이 보다 단순해질 수 있는 장치를 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide an apparatus for dividing and driving a plasma display panel in which the image quality is uniform for each divided region and the circuit configuration thereof can be simplified.

도 1은 일반적인 3-전극 면방전 교류 플라즈마 표시 패널의 구조를 보여주는 도면이다.1 is a view illustrating a structure of a typical three-electrode surface discharge alternating plasma display panel.

도 2는 도 1의 플라즈마 표시 패널의 전극 라인 패턴도이다.FIG. 2 is an electrode line pattern diagram of the plasma display panel of FIG. 1.

도 3은 도 1의 패널의 한 화소의 또다른 예를 보여주는 단면도이다.3 is a cross-sectional view illustrating another example of one pixel of the panel of FIG. 1.

도 4는 본 발명의 일 실시예에 따른 플라즈마 표시 패널의 분할 구동 장치를 보여주는 블록도이다.4 is a block diagram illustrating a split driving apparatus of a plasma display panel according to an exemplary embodiment of the present invention.

도 5는 도 4의 분할 구동 장치로부터 각 전극 라인으로 출력되는 신호의 파형도이다.FIG. 5 is a waveform diagram of a signal output to each electrode line from the division driving device of FIG. 4.

〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

1...플라즈마 표시 패널, 10...전면 글라스 기판,1 ... plasma display panel, 10 ... front glass substrate,

11, 141...유전체층, 12...일산화마그네슘층,11, 141 dielectric layer, 12 magnesium monoxide layer,

13...배면 글라스 기판, 14...방전 공간,13 back glass substrate, 14 discharge space,

142...형광체,142 phosphor,

X1, X2, ..., Xn-1, Xn...공통 전극 라인,X1, X2, ..., Xn- 1 , Xn ... common electrode line,

Y1, Y2, ..., Yn-1, Yn...주사 전극 라인,Y1, Y2, ..., Yn- 1 , Yn ... scanning electrode lines,

A1, A2, A3, ..., Am-2, Am-1, Am...어드레스 전극 라인,A1, A2, A3, ..., Am -2 , Am -1 , Am ... address electrode line,

Xna, Yna...ITO 전극 라인, Xnb, Ynb...버스 전극 라인,Xna, Yna ... ITO electrode line, Xnb, Ynb ... bus electrode line,

21...제어부, 221, 222...어드레스 구동부,21 ... control part, 221, 222 ... address drive part,

231...주사 구동부, 24...공통 구동부.231 scan drive, 24 common drive.

상기 목적을 이루기 위한 본 발명의 구동 장치는, 플라즈마 표시 패널(도 1의 1)을 주사 전극 라인들(도 1 및 2의 Y1, Y2, ..., Yn-1, Yn)의 단위로 분할하여, 각 분할된 영역이 적어도 제1 및 제2 주사전극 라인들을 갖고서 동시에 구동되게 하는 장치이다. 이 장치에서는, 상기 각 분할된 영역의 제1 주사 전극 라인들이 한 개의 주사 구동부의 제1 출력 단자와 공통 연결되고, 상기 각 분할된 영역의 제2 주사 전극 라인들이 상기 주사 구동부의 제2 출력 단자와 공통 연결된다.In order to achieve the above object, the driving apparatus of the present invention divides the plasma display panel (1 in FIG. 1) into units of scan electrode lines (Y1, Y2, ..., Yn- 1 , Yn in FIGS. 1 and 2). Thus, each divided region is driven at the same time with at least the first and second scan electrode lines. In this apparatus, the first scan electrode lines of each divided region are commonly connected with the first output terminal of one scan driver, and the second scan electrode lines of each divided region are the second output terminals of the scan driver. And common connection.

이에 따라, 상기 한 개의 주사 구동부에 의하여 각 분할된 영역의 주사 전극 라인들을 구동하므로, 각 분할 영역 별로 화질이 균일해지고, 그 회로 구성이 보다 단순해질 수 있다.Accordingly, since the scan electrode lines of the divided regions are driven by the one scan driver, the image quality is uniform for each divided region, and the circuit configuration thereof can be simplified.

이하, 본 발명에 따른 바람직한 실시예들을 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail.

도 4는 본 발명의 일 실시예에 따른 플라즈마 표시 패널의 분할 구동 장치를 보여준다. 도 5는 도 4의 분할 구동 장치로부터 각 전극 라인으로 출력되는 신호의 파형을 보여준다.4 illustrates a split driving apparatus of a plasma display panel according to an exemplary embodiment of the present invention. FIG. 5 shows waveforms of signals output from the division driving apparatus of FIG. 4 to each electrode line.

도 4를 참조하면, 본 발명에 따른 분할 구동 장치는 제어부(21), 어드레스 구동부(221, 222) 및 공통 구동부(24)로 대별된다. 플라즈마 표시 패널(1)은 n 개의 주사전극 라인들(Y1, ..., Yn)이 이등분되어 구동된다. 상부 영역에는 제1 주사전극 라인(Y1)부터 제주사전극 라인()까지가 할당되고, 하부 영역에는 제주사전극 라인()부터 제n 주사전극 라인(Yn)까지가 할당된다. 여기서, 각 영역의 상응하는 주사전극 라인들은 한 개의 주사 구동부(231)의 상응하는 출력단(, ...,)에 공통 연결된다.Referring to FIG. 4, the divided driving apparatus according to the present invention is roughly divided into a controller 21, address drivers 221 and 222, and a common driver 24. The plasma display panel 1 is driven by dividing n scan electrode lines Y1, ..., Yn into two. In the upper region, the first scan electrode line Y1 to the first region are formed. Scanning electrode line ) Up to Scanning electrode line ) To n-th scan electrode line Yn. Here, the corresponding scan electrode lines of each region may correspond to the corresponding output terminal of one scan driver 231. , ..., Are commonly connected).

제어부(21)는 표시데이터 제어부(211)와 패널구동 제어부(212)를 포함하여, 호스트 예를 들어, 노트북 컴퓨터로부터의 클럭 신호(CLK), 데이터 신호(DATA), 수직동기 신호() 및 수평동기 신호()를 입력받는다. 표시데이터 제어부(211)는, 클럭 신호(CLK)에 따라 데이터 신호(DATA)를 내부의 프레임 메모리(201)에 저장하여, 상응하는 어드레스 제어 신호를 상부 및 하부 어드레스 구동부(221, 222)에 입력한다. 수직동기 신호() 및 수평동기 신호()를 처리하는 패널구동 제어부(212)는 주사구동 제어부(202) 및 공통구동 제어부(203)를 포함한다. 주사구동 제어부(202)는 주사 구동부(231)를 제어하는 신호들을 발생시키고, 공통구동 제어부(203)는 공통파형 발생부(232) 및 공통 구동부(24)를 제어하는 신호들을 발생시킨다.The control unit 21 includes a display data control unit 211 and a panel drive control unit 212, and include a clock signal CLK, a data signal DATA, and a vertical synchronization signal (for example, from a host computer). ) And horizontal sync signal ( ) Is inputted. The display data controller 211 stores the data signal DATA in the internal frame memory 201 according to the clock signal CLK, and inputs corresponding address control signals to the upper and lower address drivers 221 and 222. do. Vertical sync signal ( ) And horizontal sync signal ( The panel driving control unit 212 for processing a) includes a scan driving control unit 202 and a common driving control unit 203. The scan driving controller 202 generates signals for controlling the scan driver 231, and the common driving controller 203 generates signals for controlling the common waveform generator 232 and the common driver 24.

도 5에서는 상부 어드레스 구동부(도 4의 221)로부터 각 어드레스 전극 라인(A1, A2, ..., Am-1, Am)의 상부 영역에 인가되는 상부 어드레스 구동 신호들을 가리킨다.는 하부 어드레스 구동부(도 4의 222)로부터 각 어드레스 전극 라인(A1, A2, ..., Am-1, Am)의 하부 영역에 인가되는 하부 어드레스 구동 신호들을 가리킨다.은 주사 구동부(도 4의 231)로부터 제1 주사전극 라인(Y1) 및 제주사전극 라인()에 공통으로 인가되는 주사 구동 신호를 가리킨다.은 주사 구동부(도 4의 231)로부터 제주사전극 라인() 및 제n 주사전극 라인(Yn)에 공통으로 인가되는 주사 구동 신호를 가리킨다. Sx는 공통 구동부(24)로부터 모든 공통 전극 라인들(X1, X2, ..., Xn-1, Xn)에 인가되는 공통 구동 신호를 가리킨다.In Figure 5 Indicates upper address driving signals applied to the upper region of each of the address electrode lines A1, A2, ..., Am- 1 , Am from the upper address driver 221 (Fig. 4). Indicates lower address driving signals applied to the lower regions of the respective address electrode lines A1, A2, ..., Am- 1 , Am from the lower address driver 222 of FIG. The first scan electrode line Y1 and the first scan electrode from the scan driver 231 of FIG. Scanning electrode line ) Indicates a scan driving signal commonly applied. From the scan driver (231 in FIG. 4). Scanning electrode line ) And a scan driving signal commonly applied to the nth scan electrode line Yn. Sx indicates a common driving signal applied to all common electrode lines X1, X2,..., Xn −1 , Xn from the common driver 24.

도 5의 각 시간 별 동작 과정을 설명하면 다음과 같다.The operation of each time of FIG. 5 will be described below.

리셋 주기(a-d)의 b-c 구간에서는, 모든 어드레스 전극 라인들(A1, A2, ..., Am-1, Am)에 정극성 전압 Va가, 모든 주사 전극 라인들(Y1, ...., Yn)에 0 [V](볼트)가, 그리고 공통 전극 라인들(X1, X2, ..., Xn-1, Xn)에 상대적으로 높은 정극성 전압 Vw가 각각 인가된다. 이에 따라, 전체적 방전이 수행되어 벽전하들이 상응하는 전극들 주위에 집적된다. 리셋 주기(a-d)의 c-d 구간에서는, 모든 전극 라인들에 0 [V]가 인가된다. 이에 따라, 모든 전극 라인들에 집적되었던 벽전하들이 자체적 방전에 의하여 소거된다.In the bc section of the reset period ad, the positive voltage Va is applied to all the address electrode lines A1, A2, ..., Am- 1 , Am, and all the scan electrode lines Y1, ..., ... 0 [V] (volts) is applied to Yn, and a high positive voltage Vw is applied to the common electrode lines X1, X2, ..., Xn- 1 , Xn, respectively. Thus, a total discharge is performed so that wall charges are accumulated around the corresponding electrodes. In the cd period of the reset period ad, 0 [V] is applied to all the electrode lines. Accordingly, the wall charges that have been integrated in all the electrode lines are erased by self discharge.

어드레스 주기(d-r)의 d-e 구간에서는 어드레스 전극 라인들(A1, A2, ..., Am-1, Am)에 상응하는 어드레스 구동 전압이, 제1 주사전극 라인(Y1) 및 제주사전극 라인()에 주사 구동 전압 -Vy가, 그리고 공통 전극 라인들(X1, X2, ..., Xn-1, Xn)에 상대적으로 낮은 정극성 전압 Vax가 각각 인가된다. 이에 따라, 제1 주사전극 라인(Y1) 및 제주사전극 라인()에 대하여, 선택 어드레스 전압 Va가 인가된 어드레스 전극 라인들(A1, A2, ..., Am-1, Am)과의 교차 지점들의 화소들에서 어드레스 방전이 수행되어 벽전하들이 형성된다.The de interval of the address period (dr) to the address electrode lines the address drive voltage corresponding to (A1, A2, ..., Am -1, Am), a first scan electrode line (Y1) and the Scanning electrode line ) Is applied to the scan driving voltage -Vy and the positive polarity voltage Vax which is relatively low to the common electrode lines X1, X2, ..., Xn -1 , Xn. Accordingly, the first scan electrode line Y1 and the first scan electrode line Y1 are formed. Scanning electrode line ), Address discharge is performed in pixels at intersection points with the address electrode lines A1, A2, ..., Am- 1 , Am to which the selection address voltage Va is applied, thereby forming wall charges.

어드레스 주기(d-r)의 d-e 구간과 같은 어드레스 과정은 순차적으로 반복 수행된다. 어드레스 주기(d-r)의 p-q 구간에서는, 어드레스 전극 라인들(A1, A2, ..., Am-1, Am)에 상응하는 어드레스 구동 전압이, 제주사전극 라인() 및 제n 주사전극 라인(Yn)에 주사 구동 전압 -Vy가, 그리고 공통 전극 라인들(X1, X2, ..., Xn-1, Xn)에 상대적으로 낮은 정극성 전압 Vax가 각각 인가된다. 이에 따라, 제주사전극 라인() 및 제n 주사전극 라인(Yn)에 대하여, 선택 어드레스 전압 Va가 인가된 어드레스 전극 라인들(A1, A2, ..., Am-1, Am)과의 교차 지점들의 화소들에서 어드레스 방전이 수행되어 벽전하들이 형성된다.The address process such as the de section of the address period dr is repeatedly performed sequentially. In the pq section of the address period dr, the address driving voltage corresponding to the address electrode lines A1, A2, ..., Am- 1 , Am is the first. Scanning electrode line ), And the scan driving voltage -Vy is applied to the nth scan electrode line Yn, and the positive polarity voltage Vax relatively to the common electrode lines X1, X2, ..., Xn -1 , Xn is applied. . Accordingly, Scanning electrode line ) And the n-th scan electrode line Yn, the address discharge is generated at the pixels at the intersection points with the address electrode lines A1, A2, ..., Am- 1 , Am to which the selection address voltage Va is applied. Wall charges are formed.

상기와 같이 동작하는 어드레스 주기(d-r)가 종료되면, 선택된 화소들에서의 벽전하 형성이 완료된다. 이에 따라, 이어지는 유지방전 주기(r-v)에서 모든 주사 전극 라인들(Y1, ...., Yn)과 공통 전극 라인들(X1, X2, ..., Xn-1, Xn) 사이에 유지방전 전압 Vs가 교호하게 인가됨으로써, 어드레스 주기(d-r)에서 벽전하가 형성되었던 화소들에서 유지방전이 수행되어 표시된다. 여기서, 주사 전극 라인들(Y1, ...., Yn)에 인가될 공통 신호는 공통파형 발생부(도 4의 232)에 의하여 발생된다. 유지방전 주기(r-v)에서는, 모든 어드레스 전극 라인들(A1, A2, ..., Am-1, Am)에 상대적으로 낮은 선택 어드레스 전압 Va가 인가됨으로써, 유지방전의 효율성이 높아진다.When the address period dr, which operates as described above, ends, wall charge formation in the selected pixels is completed. Accordingly, in the following sustain discharge period rv, the sustain discharge is discharged between all the scan electrode lines Y1, ..., Yn and the common electrode lines X1, X2, ..., Xn- 1 , Xn. As the voltage Vs is alternately applied, sustain discharge is performed on pixels in which wall charges have been formed in the address period dr and displayed. Here, the common signal to be applied to the scan electrode lines Y1,..., Yn is generated by the common waveform generator 232 of FIG. 4. In the sustain discharge period rv, a relatively low selection address voltage Va is applied to all the address electrode lines A1, A2, ..., Am- 1 , Am, thereby increasing the efficiency of sustain discharge.

상기와 같은 구동 과정에 있어서, 한 개의 주사 구동부(도 4의 231)에 의하여 각 분할된 영역의 상응하는 주사 전극 라인들에 공통으로 구동 신호가 인가됨에 따라, 각 분할 영역 별로 화질이 균일해지고, 그 회로 구성이 보다 단순해질 수 있다.In the driving process as described above, as a driving signal is commonly applied to corresponding scan electrode lines of each divided region by one scan driver 231 of FIG. 4, the image quality becomes uniform for each divided region. The circuit configuration can be simpler.

상기와 같은 본 발명의 실시예를 일반화시켜서 요약하면 다음과 같다. 즉, 플라즈마 표시 패널(1)의 n 개의 주사전극 라인들(Y1, ..., Yn)이 z 등분되어 구동되는 경우, 제1 영역에는 제1 주사전극 라인부터 제주사전극 라인까지가 할당되고, 제z 영역에는 제주사전극 라인부터 제n 주사전극 라인까지가 할당된다. 여기서, 각 영역의 상응하는 주사전극 라인들은 한 개의 주사 구동부(231)의 상응하는 출력단(, ...,)에 공통 연결된다.Summarizing the generalized embodiments of the present invention as described above are as follows. That is, when the n scan electrode lines Y1,..., Yn of the plasma display panel 1 are driven by being z-divided, the first region may be formed from the first scan electrode line to the first scan electrode line. Up to the scan electrode line, and in the z th region, From the scan electrode line to the nth scan electrode line are allocated. Here, the corresponding scan electrode lines of each region may correspond to the corresponding output terminal of one scan driver 231. , ..., Are commonly connected).

이상 설명된 바와 같이, 본 발명에 따른 분할 구동 장치에 의하면, 한 개의 주사 구동부에 의하여 각 분할된 영역의 주사 전극 라인들을 구동하므로, 각 분할 영역 별로 화질이 균일해지고, 그 회로 구성이 보다 단순해질 수 있다.As described above, according to the division driving apparatus according to the present invention, since the scan electrode lines of each divided region are driven by one scan driver, the image quality becomes uniform for each divided region, and the circuit configuration becomes simpler. Can be.

본 발명은, 상기 실시예에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다.The present invention is not limited to the above embodiments, but may be modified and improved by those skilled in the art within the spirit and scope of the invention as defined in the claims.

Claims (1)

플라즈마 표시 패널을 주사 전극 라인들의 단위로 분할하여, 각 분할된 영역이 적어도 제1 및 제2 주사전극 라인들을 갖고서 동시에 구동되게 하는 분할 구동 장치에 있어서,A partition driving apparatus for dividing a plasma display panel into units of scan electrode lines so that each divided region is simultaneously driven with at least first and second scan electrode lines. 상기 각 분할된 영역의 제1 주사 전극 라인들이 한 개의 주사 구동부의 제1 출력 단자와 공통 연결되고, 상기 각 분할된 영역의 제2 주사 전극 라인들이 상기 주사 구동부의 제2 출력 단자와 공통 연결되는 분할 구동 장치.The first scan electrode lines of the divided regions are commonly connected to the first output terminal of one scan driver, and the second scan electrode lines of the divided regions are commonly connected to the second output terminal of the scan driver. Split drive.
KR1019990028395A 1999-07-14 1999-07-14 Division drive apparatus for driving plasma display panel KR100322090B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990028395A KR100322090B1 (en) 1999-07-14 1999-07-14 Division drive apparatus for driving plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990028395A KR100322090B1 (en) 1999-07-14 1999-07-14 Division drive apparatus for driving plasma display panel

Publications (2)

Publication Number Publication Date
KR20010009803A true KR20010009803A (en) 2001-02-05
KR100322090B1 KR100322090B1 (en) 2002-02-06

Family

ID=19601599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990028395A KR100322090B1 (en) 1999-07-14 1999-07-14 Division drive apparatus for driving plasma display panel

Country Status (1)

Country Link
KR (1) KR100322090B1 (en)

Also Published As

Publication number Publication date
KR100322090B1 (en) 2002-02-06

Similar Documents

Publication Publication Date Title
KR100769787B1 (en) Plasma display apparatus
US6353423B1 (en) Method for driving plasma display panel
JP2000250479A (en) Driving device for plasma display panel
EP1039439B1 (en) Display and its driving method
KR100297700B1 (en) Method for driving plasma display panel
KR100286947B1 (en) Method for addressing plasma display panel
US6278243B1 (en) Electrode division surface discharge plasma display apparatus
KR20010046097A (en) Method for driving plasma display panel
KR100322090B1 (en) Division drive apparatus for driving plasma display panel
US6501445B1 (en) Apparatus for driving plasma display panel
KR100313116B1 (en) Method for driving plasma display panel
KR100346381B1 (en) Method and apparatus for driving plasma display panel
KR100310687B1 (en) Method for driving plasma display panel
KR100349921B1 (en) Method for driving plasma display panel of separation drive type
KR100313112B1 (en) Method for driving plasma display panel
KR100313115B1 (en) Method for driving plasma display panel
KR100805546B1 (en) Plasma display device and method of driving for plasma display panel
KR20000056897A (en) Method for driving plasma display panel
KR100310689B1 (en) Method for driving plasma display panel
KR20000066315A (en) Method for driving plasma display panel
KR20010046094A (en) Method for driving plasma display panel
KR20040078709A (en) Method for driving plasma display panel
KR20010004333A (en) Plasma display panel and driving method thereof
KR20050121857A (en) Method for driving plasma display panel by using 2 drivers
KR20040071456A (en) Driving method of plasma display panel and apparatus thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090105

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee