KR20000056897A - Method for driving plasma display panel - Google Patents

Method for driving plasma display panel Download PDF

Info

Publication number
KR20000056897A
KR20000056897A KR1019990006646A KR19990006646A KR20000056897A KR 20000056897 A KR20000056897 A KR 20000056897A KR 1019990006646 A KR1019990006646 A KR 1019990006646A KR 19990006646 A KR19990006646 A KR 19990006646A KR 20000056897 A KR20000056897 A KR 20000056897A
Authority
KR
South Korea
Prior art keywords
electrode lines
numbered
common electrode
odd
lines
Prior art date
Application number
KR1019990006646A
Other languages
Korean (ko)
Inventor
강경호
김진성
Original Assignee
김순택
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김순택, 삼성에스디아이 주식회사 filed Critical 김순택
Priority to KR1019990006646A priority Critical patent/KR20000056897A/en
Priority to JP2000047150A priority patent/JP2000250481A/en
Publication of KR20000056897A publication Critical patent/KR20000056897A/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

PURPOSE: A method for driving a plasma display panel is provided to reduce the amount of generation of electromagnetic interference waves. CONSTITUTION: A method for driving a plasma display panel is constructed in such a manner that a reset step of erasing remaining wall charges from the previous sub-field, an address step of forming wall charges in a selective pixel region, and a sustain discharging step of applying AC pulses to scanning electrode lines and common electrode lines arranged in parallel with each other, to allow the pixel in which the wall charges are formed to generate light are sequentially performed in a unit sub-field. In the sustain discharging step, a single pulse is simultaneously applied to even-numbered scanning electrode lines and odd-numbered common electrode lines. Upon completion of application of the pulse to the even-numbered scanning electrodes lines and odd-numbered common electrode lines, a single pulse is simultaneously provided to odd-numbered scanning electrode lines and even-numbered common electrode lines. These two steps are repeatedly carried out.

Description

플라즈마 표시 패널의 구동 방법{Method for driving plasma display panel}Driving method for plasma display panel {Method for driving plasma display panel}

본 발명은 플라즈마 표시 패널의 구동 방법에 관한 것으로서, 보다 상세하게는, 3-전극 면방전 교류 플라즈마 표시 패널을 구동하는 방법에 관한 것이다.The present invention relates to a method of driving a plasma display panel, and more particularly, to a method of driving a three-electrode surface discharge alternating current plasma display panel.

도 1은 일반적인 3-전극 면방전 교류 플라즈마 표시 패널의 구조를 보여준다. 도 2는 도 1의 플라즈마 표시 패널의 전극 라인 패턴을 보여준다. 도 3은 도 1의 패널의 한 화소의 또다른 예를 보여준다. 도면들을 참조하면, 일반적인 면방전 플라즈마 표시 패널(1)의 전면(前面) 및 배면(背面) 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(A1, A2, A3, ..., Am-2, Am-1, Am), 유전체층(11 및/또는 도 3의 141), 주사 전극 라인들(Y1, Y2, ..., Yn-1, Yn), 공통 전극 라인들(X1, X2, ..., Xn-1, Xn) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다.1 shows the structure of a typical three-electrode surface discharge AC plasma display panel. FIG. 2 illustrates an electrode line pattern of the plasma display panel of FIG. 1. FIG. 3 shows another example of one pixel of the panel of FIG. 1. Referring to the drawings, between the front and back glass substrates 10 and 13 of the general surface discharge plasma display panel 1, the address electrode lines A 1 , A 2 , A 3 ,. .., Am -2 , Am -1 , Am), dielectric layer 11 and / or 141 of FIG. 3, scan electrode lines Y 1 , Y 2 , ..., Yn -1 , Yn, common electrode Lines X 1 , X 2 ,..., Xn −1 , Xn and a magnesium monoxide (MgO) layer 12 as a protective layer are provided.

어드레스 전극 라인들(A1, A2, A3, ..., Am-2, Am-1, Am)은 배면 글라스 기판(13)의 전면(前面)에 일정한 패턴으로 도포된다. 형광체(도 3의 142)는, 주사 전극 라인들(Y1, Y2, ..., Yn-1, Yn)의 전면에 도포되거나, 주사 전극 라인들(Y1, Y2, ..., Yn-1, Yn)의 전면에 유전체층(도 3의 141)이 도포된 경우에는 그 유전체층(141) 위에 도포될 수 있다.The address electrode lines A 1 , A 2 , A 3 ,..., Am- 2 , Am- 1 , Am are applied to the front surface of the back glass substrate 13 in a predetermined pattern. The phosphor 142 of FIG. 3 is applied to the entire surface of the scan electrode lines Y 1 , Y 2 ,..., Y n −1 , Y n, or the scan electrode lines Y 1 , Y 2 ,. In the case where the dielectric layer 141 (FIG. 3) is applied to the entire surface of Yn −1 and Yn, the dielectric layer 141 may be coated on the dielectric layer 141.

공통 전극 라인들(X1, X2, ..., Xn-1, Xn)과 주사 전극 라인들(Y1, Y2, ..., Yn-1, Yn)은 어드레스 전극 라인들(A1, A2, A3, ..., Am-2, Am-1, Am)과 직교되도록 전면 글라스 기판(10)의 배면에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 화소를 규정한다. 각 공통 전극 라인(X1, X2, ..., Xn-1, Xn)과 각 주사 전극 라인(Y1, Y2, ..., Yn-1, Yn)은 ITO(Indium Tin Oxide) 전극 라인(도 3의 Xna, Yna)과 금속 재질의 버스 전극 라인(Xnb, Ynb)으로 구성된다. 유전체층(11)은 공통 전극 라인들(X1, X2, ..., Xn-1, Xn)과 주사 전극 라인들(Y1, Y2, ..., Yn-1, Yn)의 배면에 전면 도포되어 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 일산화마그네슘(MgO)층(12)은 유전체층(11)의 배면에 전면 도포되어 형성된다. 방전 공간(14)에는 플라즈마 형성용 가스가 밀봉된다.The common electrode lines X 1 , X 2 ,..., Xn- 1 , Xn and the scan electrode lines Y 1 , Y 2 , ..., Yn- 1 , Yn are address electrode lines A. FIG. 1 , A 2 , A 3 ,..., Am- 2 , Am- 1 , Am) so as to be orthogonal to the back surface of the front glass substrate 10. Each intersection point defines a corresponding pixel. Each common electrode line (X 1 , X 2 , ..., Xn -1 , Xn) and each scan electrode line (Y 1 , Y 2 , ..., Yn -1 , Yn) are indium tin oxide (ITO) It consists of electrode lines (Xna, Yna of FIG. 3) and bus electrode lines (Xnb, Ynb) made of metal. The dielectric layer 11 has a back surface of the common electrode lines X 1 , X 2 ,..., Xn- 1 , Xn and the scan electrode lines Y 1 , Y 2 , ..., Yn- 1 , Yn. It is formed by coating on the front. A magnesium monoxide (MgO) layer 12 for protecting the panel 1 from a strong electric field is formed by applying the entire surface to the back surface of the dielectric layer 11. The plasma forming gas is sealed in the discharge space 14.

이와 같은 플라즈마 표시 패널에 기본적으로 적용되는 구동 방법은, 리셋, 어드레스 및 유지 방전 단계가 단위 서브필드에서 순차적으로 수행되게 하는 방식이다. 리셋 단계에서는 이전 서브필드에서의 잔여 벽전하가 소거되도록 작용한다. 어드레스 단계에서는 선택된 화소 영역에서 벽전하가 형성되도록 작용한다. 그리고 유지 방전 단계에서는 어드레스 단계에서 벽전하가 형성된 화소에서 빛이 발생되도록 작용한다. 즉, 공통 전극 라인들(X1, X2, ..., Xn-1, Xn)과 주사 전극 라인들(Y1, Y2, ..., Yn-1, Yn) 사이에 상대적으로 높은 전압의 교류 펄스를 인가하면, 벽전하가 형성된 화소에서 면 방전을 일으킨다. 이때, 가스층에서 플라즈마가 형성되고, 그 자외선 방사에 의하여 형광체(142)가 여기되어 빛이 발생된다.The driving method basically applied to the plasma display panel is a method in which the reset, address, and sustain discharge steps are sequentially performed in the unit subfield. In the reset step, the remaining wall charges in the previous subfield are operated to be erased. In the addressing step, wall charges are formed in the selected pixel region. In the sustain discharge step, light is generated in the pixel on which the wall charge is formed in the address step. That is, relatively high between the common electrode lines (X 1 , X 2 , ..., Xn- 1 , Xn) and the scan electrode lines (Y 1 , Y 2 , ..., Yn- 1 , Yn) When an alternating pulse of voltage is applied, surface discharge is caused in the pixel on which wall charge is formed. At this time, a plasma is formed in the gas layer, and the phosphor 142 is excited by the ultraviolet radiation to generate light.

여기서, 상기와 같은 기본적 동작 원리를 가진 단위 서브필드들이 단위 프레임에 여러개 포함됨으로써, 각 서브필드의 유지 방전 시간폭들에 의하여 원하는 계조 표시가 수행될 수 있다.Here, since a plurality of unit subfields having the above basic operation principle are included in the unit frame, desired gray scale display may be performed by the sustain discharge time widths of each subfield.

이와 같은 플라즈마 표시 패널(1)의 구동 방법의 유지 방전 단계에 있어서, 종래에는, 모든 주사 전극 라인들(Y1, Y2, ..., Yn-1, Yn)에 교류 펄스들이 인가되는 시점이 일정하고, 모든 공통 전극 라인들(X1, X2, ..., Xn-1, Xn)에 교류 펄스들이 인가되는 시점이 일정하다.In the sustain discharge step of the driving method of the plasma display panel 1 as described above, conventionally, when the AC pulses are applied to all the scan electrode lines Y 1 , Y 2 ,..., Y n -1 , Y n. This constant is constant, and the time point at which the alternating pulses are applied to all common electrode lines X 1 , X 2 ,..., Xn −1 , Xn is constant.

이에 따라, 유지 방전을 위하여 모든 주사 전극 라인들(Y1, Y2, ..., Yn-1, Yn) 또는 모든 공통 전극 라인들(X1, X2, ..., Xn-1, Xn)에 교류 펄스가 인가되는 시점에서 전체적으로 흐르는 구동 전류의 방향이 동일하므로, 자력(磁力)이 보다 세져서 전자장애(Electromagnetic Interference )파의 발생량이 많아진다.Accordingly, all the scan electrode lines Y 1 , Y 2 ,..., Yn −1 , Yn or all common electrode lines X 1 , X 2 ,..., Xn −1 , Since the direction of the driving current which flows as a whole when the AC pulse is applied to Xn) is the same, the magnetic force becomes stronger and the quantity of generation of electromagnetic interference waves increases.

본 발명의 목적은, 플라즈마 표시 패널의 구동 방법에 있어서, 전자장애파의 발생량을 줄일 수 있는 구동 방법을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a driving method capable of reducing the amount of electromagnetic interference waves in a plasma display panel driving method.

도 1은 일반적인 3-전극 면방전 교류 플라즈마 표시 패널의 구조를 보여주는 도면이다.1 is a view illustrating a structure of a typical three-electrode surface discharge alternating plasma display panel.

도 2는 도 1의 플라즈마 표시 패널의 전극 라인 패턴도이다.FIG. 2 is an electrode line pattern diagram of the plasma display panel of FIG. 1.

도 3은 도 1의 패널의 한 화소의 예를 보여주는 단면도이다.3 is a cross-sectional view illustrating an example of one pixel of the panel of FIG. 1.

도 4는 본 발명의 바람직한 실시예에 따른 플라즈마 표시 패널의 구동 방법을 보여주는 타이밍도이다.4 is a timing diagram illustrating a method of driving a plasma display panel according to an exemplary embodiment of the present invention.

도 5 및 6은 도 4의 구동 방법을 설명하기 위한 타이밍도들이다.5 and 6 are timing diagrams for describing the driving method of FIG. 4.

도 7은 도 4의 구동 방법에 의한 전류 흐름을 설명하기 위한 도면이다.FIG. 7 is a diagram for describing current flow by the driving method of FIG. 4.

도 8은 도 4의 구동 방법을 용이하게 실현시킬 수 있는 전극 라인들의 배치도이다.FIG. 8 is a layout view of electrode lines for easily realizing the driving method of FIG. 4.

〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

10...전면 글라스 기판, 11, 141...유전체층,10 ... front glass substrate, 11, 141 dielectric layer,

12...일산화마그네슘층, 13...배면 글라스 기판,12.Magnesium monoxide layer, 13 back glass substrate,

14...방전 공간, 142...형광체,14 ... discharge space, 142 ... phosphor,

X1, X2, ..., Xn-1, Xn...공통 전극 라인,X1, X2, ..., Xn- 1 , Xn ... common electrode line,

Y1, Y2, ..., Yn-1, Yn, Y768...주사 전극 라인,Y1, Y2, ..., Yn -1 , Yn, Y768 ... scan electrode line,

A1, A2, A3, ..., Am-2, Am-1, Am...어드레스 전극 라인,A1, A2, A3, ..., Am -2 , Am -1 , Am ... address electrode line,

Xna, Yna...ITO 전극 라인, Xnb, Ynb...버스 전극 라인,Xna, Yna ... ITO electrode line, Xnb, Ynb ... bus electrode line,

1...플라즈마 표시 패널, 21...행구동부,1 ... plasma display panel, 21 ...

VA...어드레스 전압, VR1...제1 리셋 전압,VA ... address voltage, V R1 ... first reset voltage,

VAX...공통 어드레스 전압, VAY...주사 어드레스 전압,V AX ... common address voltage, V AY ... scan address voltage,

VD...유지방전 전압, VR2...제2 리셋 전압,V D ... Dielectric voltage, V R2 ... Second reset voltage,

VA1, ..., VAm...어드레스 전극 라인 전압,VA 1 , ..., VAm ... address electrode line voltage,

VX짝수...짝수번째 공통 전극 라인 전압,VX even ... common electrode line voltage,

VY짝수...짝수번째 주사 전극 라인 전압,VY Even ... Even scan electrode line voltage,

VX홀수...홀수번째 공통 전극 라인 전압,VX odd ... odd common electrode line voltage,

VY홀수...홀수번째 주사 전극 라인 전압,VY odd ... odd scan electrode line voltage,

ID홀수...홀수번째 행전극 라인 전류,ID odd ... odd row electrode line current,

ID짝수...짝수번째 행전극 라인 전류,ID Even ... Even row electrode line current,

+I...정극성 행전극 라인 전류, -I...부극성 행전극 라인 전류.+ I ... positive row electrode line current, -I ... negative row electrode line current.

상기 목적을 이루기 위한 본 발명의 구동 방법은, 이전 서브필드에서 잔여 벽전하들을 소거시키는 리셋 단계; 선택된 화소 영역에서 벽전하들을 형성시키는 어드레스 단계; 및 서로 평행하게 배열된 주사 전극 라인들(도 1의 Y1, Y2, ..., Yn-1, Yn)과 공통 전극 라인들(도 1의 X1, X2, ..., Xn-1, Xn)에 교류 펄스들을 인가하여, 상기 어드레스 단계에서 벽전하들이 형성된 화소들에서 빛이 발생되게 하는 유지 방전 단계가 단위 서브필드에서 순차적으로 수행되게 하는 플라즈마 표시 패널(도 1의 1)의 구동 방법이다. 상기 유지 방전 단계에서, 상기 주사 전극 라인들 중에서 짝수번째 라인들(Y2, Y4, ..., Yn-2, Yn)에 한 펄스를 인가함과 동시에, 상기 공통 전극 라인들 중에서 홀수번째 라인들(X1, X3, ..., Xn-3, Xn-1)에 한 펄스를 인가하는 단계 (a)가 포함된다. 상기 단계 (a)가 수행되면, 상기 주사 전극 라인들 중에서 홀수번째 라인들(Y1, Y3, ..., Yn-3, Yn-1)에 한 펄스가 인가됨과 동시에, 상기 공통 전극 라인들 중에서 짝수번째 라인들(X2, X4, ..., Xn-2, Xn)에 한 펄스가 인가된다(단계 b). 상기 단계 (a) 및 (b)는 반복 수행된다.The driving method of the present invention for achieving the above object comprises a reset step of erasing residual wall charges in the previous subfield; An address step of forming wall charges in the selected pixel region; And scan electrode lines (Y 1 , Y 2 ,..., Y n −1 , Y n in FIG. 1) and common electrode lines (X 1 , X 2 ,. -1 , Xn) by applying alternating-current pulses so that the sustain discharge step of generating light in the pixels in which the wall charges are formed in the address step is sequentially performed in the unit subfield (1 in FIG. 1). Is the driving method. In the sustain discharge step, one pulse is applied to even-numbered lines (Y 2 , Y 4 ,..., Y n -2 , Y n) among the scan electrode lines, and an odd number of the common electrode lines is applied. Step (a) of applying a pulse to the lines X 1 , X 3 ,..., Xn −3 , Xn −1 is included. When the step (a) is performed, one pulse is applied to odd-numbered lines Y 1 , Y 3 ,..., Y n -3 , Y n -1 among the scan electrode lines, and the common electrode line Among them, one pulse is applied to even-numbered lines X 2 , X 4 ,..., Xn −2 , Xn (step b). Steps (a) and (b) are repeated.

이에 따라, 각각의 행(行) 전극 라인(Y1, Y2, ..., Yn-1, Yn, X1, X2, ..., Xn-1, Xn)에는 인접되는 행 전극 라인들에 대하여 서로 반대 방향의 전류가 흐르므로, 자력(磁力)이 보다 약해져서 전자장애파의 발생량이 적어진다.Accordingly, the row electrode lines adjacent to each of the row electrode lines Y 1 , Y 2 , ..., Yn- 1 , Yn, X 1 , X 2 , ..., Xn -1 , Xn Since currents flow in opposite directions to each other, the magnetic force becomes weaker and the amount of electromagnetic interference waves is reduced.

이하, 본 발명에 따른 바람직한 실시예들을 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail.

도 4는 본 발명의 바람직한 실시예에 따른 플라즈마 표시 패널의 구동 방법을 보여준다. 도 5 및 6은 도 4의 구동 방법을 설명하기 위한 타이밍도들이다. 도 7은 도 4의 구동 방법에 의한 전류 흐름을 보여준다. 도 4, 5, 6 및 7에서, 참조부호 VA는 어드레스 전압, VR1은 제1 리셋 전압, VAX는 공통 어드레스 전압, VAY는 주사 어드레스 전압, VD는 유지방전 전압, VR2는 제2 리셋 전압, VA1, ..., VAm은 어드레스 전극 라인 전압, VX짝수는 짝수번째 공통 전극 라인 전압, VY짝수는 짝수번째 주사 전극 라인 전압, VX홀수는 홀수번째 공통 전극 라인 전압, VY홀수는 홀수번째 주사 전극 라인 전압, ID홀수는 홀수번째 행전극 라인 전류, ID짝수는 짝수번째 행전극 라인 전류, +I는 정극성 행전극 라인 전류, 그리고 -I는 부극성 행전극 라인 전류를 가리킨다.4 illustrates a method of driving a plasma display panel according to an exemplary embodiment of the present invention. 5 and 6 are timing diagrams for describing the driving method of FIG. 4. 7 shows a current flow by the driving method of FIG. 4, 5, 6 and 7, reference numeral VA denotes an address voltage, V R1 denotes a first reset voltage, V AX denotes a common address voltage, V AY denotes a scan address voltage, V D denotes a sustain discharge voltage, and V R2 denotes a 2 Reset voltage, VA 1 , ..., VAm is address electrode line voltage, VX even is common electrode line voltage, VY even is even scan electrode line voltage, VX odd is odd common electrode line voltage, VY odd refers to the odd-numbered scan electrode lines voltage, ID is an odd numbered row electrode line current, ID is an even numbered row electrode line current, I + is the positive row electrode line current, and -I are negative row electrode line current .

도 4, 5, 6 및 7을 참조하면, 리셋 주기(도 4의 R1-A1) 내의 제1 구간(도 4의 R2-R3)에서는, 짝수번째 주사 전극 라인들(Y2, Y4, ..., Yn-2, Yn) 및 홀수번째 공통 전극 라인들(X1, X3, ..., Xn-3, Xn-1)에 제1 리셋 전압(VR1)의 펄스가 인가된다. 그 이유는, 이전 서브필드에서 선택되었던 화소들 중에서 짝수번째 화소들의 주사 전극과 홀수번째 화소들의 공통 전극에 음극성(-) 벽전하들이 형성되어 있고, 홀수번째 화소들의 주사 전극과 짝수번째 화소들의 공통 전극에 양극성(+) 벽전하들이 형성되어 있으므로(도 6의 유지 방전 주기의 최종 시점 참조), 이들 벽전하들을 보다 집적시키기 위함이다. 도 6에 도시된 리셋 주기는 도 4에 도시된 R1-R3및 R4-R5구간이 생략된 상태이다.4, 5, 6 and 7, in the first period (R 2 -R 3 of FIG. 4) within the reset period (R 1 -A 1 of FIG. 4), even-numbered scan electrode lines Y 2 , Pulses of the first reset voltage V R1 at Y 4 ,..., Yn- 2 , Yn) and odd-numbered common electrode lines X 1 , X 3 , ..., Xn- 3 , Xn -1 . Is applied. The reason is that the negative wall charges are formed on the scan electrodes of the even pixels and the common electrodes of the odd pixels among the pixels selected in the previous subfield, and the scan electrodes and the even pixels of the odd pixels are formed. Since bipolar (+) wall charges are formed in the common electrode (see the last point of the sustain discharge cycle in FIG. 6), this is to more integrate these wall charges. The reset period shown in FIG. 6 is a state in which the sections R 1 -R 3 and R 4 -R 5 shown in FIG. 4 are omitted.

리셋 주기(R1-A1) 내의 제2 구간(R3-R4)에서는, 짝수번째 공통 전극 라인들(X2, X4, ..., Xn-2, Xn) 및 홀수번째 주사 전극 라인들(Y1, Y3, ..., Yn-3, Yn-1)에 제2 리셋 전압(VR2)의 세폭 펄스가 인가된다. 이에 따라, 짝수번째 공통 전극 라인들(X2, X4, ..., Xn-2, Xn)로부터 짝수번째 주사 전극 라인들(Y2, Y4, ..., Yn-2, Yn)로의 정극성 전류(+I) 방향을 가진 세폭 방전이 수행된다. 이와 동시에, 홀수번째 주사 전극 라인들(Y1, Y3, ..., Yn-3, Yn-1)로부터 홀수번째 공통 전극 라인들(X1, X3, ..., Xn-3, Xn-1)로의 부극성 전류(-I) 방향을 가진 세폭 방전이 수행된다. 이러한 세폭 방전으로 인하여 대부분의 벽전하들이 소거된다.In the second period R 3- R 4 in the reset period R 1- A 1 , even-numbered common electrode lines X 2 , X 4 ,..., Xn- 2 , Xn and odd-numbered scan electrodes A narrow pulse of the second reset voltage V R2 is applied to the lines Y 1 , Y 3 ,..., Y n -3 , Y n -1 . Accordingly, even-numbered scan electrode lines Y 2 , Y 4 ,..., Yn- 2 , Yn from even-numbered common electrode lines X 2 , X 4 ,..., Xn- 2 , Xn. Narrow discharge with positive current (+ I) direction of the furnace is performed. At the same time, odd-numbered common electrode lines X 1 , X 3 , ..., Xn- 3 , from odd-numbered scan electrode lines Y 1 , Y 3 , ..., Yn- 3 , Yn- 1 Narrow discharge with negative current (-I) direction to Xn -1 is performed. This narrow discharge eliminates most of the wall charges.

리셋 주기(R1-A1) 내의 제3 구간(R4-R5)에서는, 짝수번째 주사 전극 라인들(Y2, Y4, ..., Yn-2, Yn) 및 홀수번째 공통 전극 라인들(X1, X3, ..., Xn-3, Xn-1)에 제1 리셋 전압(VR1)의 펄스가 인가된다. 이에 따라, 짝수번째 주사 전극 라인들(Y2, Y4, ..., Yn-2, Yn) 및 홀수번째 공통 전극 라인들(X1, X3, ..., Xn-3, Xn-1) 주위에 남아 있는 음극성(-) 벽전하들이 완전히 소거될 수 있다.In the third section R 4 -R 5 in the reset period R 1 -A 1 , the even-numbered scan electrode lines Y 2 , Y 4 ,..., Yn- 2 , Yn and the odd-numbered common electrode A pulse of the first reset voltage V R1 is applied to the lines X 1 , X 3 ,..., Xn- 3 , Xn -1 . Accordingly, the even-numbered scan electrode lines (Y 2, Y 4, ... , Yn -2, Yn) and the odd-numbered common electrode lines (X 1, X 3, ... , Xn -3, Xn - 1 ) The negative (-) wall charges remaining around can be completely erased.

어드레스 주기(도 4의 A1-S1)에서는, 모든 공통 전극 라인들(X1, X2, ..., Xn-1, Xn)에 공통 어드레스 전압(VAX)이 지속적으로 인가되고, 모든 주사 전극 라인들(Y1, Y2, ..., Yn-1, Yn)에 주사 어드레스 전압(VAY)이 인가된 상태에서, 어드레스 전압(VA)이 인가된 어드레스 전극 라인(A1또는 A2또는 ... 또는 Am)에 상응하는 주사 전극 라인(Y1또는 Y2또는 ... 또는 Yn)에 0 볼트[V]가 인가된다. 이에 따라, 선택된 화소들의 주사 전극 영역에 음극성(-) 벽전하들이, 그리고 어드레스 전극 영역에 양극성(+) 벽전하들이 형성된다.In the address period A 1 -S 1 of FIG. 4, the common address voltage V AX is continuously applied to all common electrode lines X 1 , X 2 ,..., Xn- 1 , Xn. The address electrode line A 1 to which the address voltage VA is applied while the scan address voltage V AY is applied to all the scan electrode lines Y 1 , Y 2 ,..., Y n −1 , Y n. Or 0 volts [V] is applied to the scan electrode line Y 1 or Y 2 or ... or Yn corresponding to A 2 or. Accordingly, negative wall charges are formed in the scan electrode region of the selected pixels, and positive wall charges are formed in the address electrode region.

유지방전 주기(도 4의 S1-Si)는 상응하는 서브-필드의 계조값(gray-scale value)에 의하여 설정된다. 유지방전 주기(S1-Si) 내의 제1 구간(S2-S3)에서는, 짝수번째 주사 전극 라인들(Y2, Y4, ..., Yn-2, Yn) 및 홀수번째 공통 전극 라인들(X1, X3, ..., Xn-3, Xn-1)에 유지방전 전압(VD)이 동시에 인가된다. 이 유지방전 전압(VD)이 인가되기 전에, 선택된 화소들의 주사 전극 주위에 양극성(+) 벽전하들이 형성되어 있고, 공통 전극 주위에 음극성(-) 벽전하들이 형성되어 있다(도 5의 S1-S2구간 참조). 이에 따라, 선택된 화소들 중에서 짝수번째 화소들의 주사 전극 영역으로부터 공통 전극 영역 방향으로 유지방전이 수행되면서, 행구동부(21)로부터의 정극성 행전극 라인 전류(+I)가 흐른다(도 5 및 7 참조). 하지만, 이 유지방전 전압(VD)이 인가되기 전에, 선택된 화소들의 공통 전극 영역에 음극성(-) 벽전하들이 형성되어 있으므로, 선택된 화소들 중에서 홀수번째 화소들에서 유지방전이 일어나지 않는다. 단지, 선택된 화소들의 홀수번째 공통 전극 라인들(X1, X3, ..., Xn-3, Xn-1) 주위에 음극성(-) 벽전하들이, 그리고 홀수번째 주사 전극 라인들(Y1, Y3, ..., Yn-3, Yn-1) 주위에 양극성(+) 벽전하들이 정착될 뿐이다(도 5의 S3-S4구간 참조).The sustain discharge period (S 1 -Si in FIG. 4) is set by the gray-scale value of the corresponding sub-field. In the first period S 2 -S 3 within the sustain discharge period S 1 -Si, even-numbered scan electrode lines Y 2 , Y 4 ,..., Yn- 2 , Yn and an odd-numbered common electrode The sustain discharge voltage V D is simultaneously applied to the lines X 1 , X 3 ,..., Xn −3 , Xn −1 . Before the sustain discharge voltage V D is applied, positive (+) wall charges are formed around the scan electrodes of the selected pixels, and negative (-) wall charges are formed around the common electrode (Fig. 5). S 1 -S 2 section). Accordingly, while the sustain discharge is performed in the direction of the common electrode region from the scan electrode regions of the even pixels among the selected pixels, the positive row electrode line current + I from the row driver 21 flows (FIGS. 5 and 7). Reference). However, since the negative (−) wall charges are formed in the common electrode region of the selected pixels before the sustain discharge voltage V D is applied, sustain discharge does not occur in odd pixels among the selected pixels. Only negative wall charges and odd scan electrode lines Y around the odd common electrode lines X 1 , X 3 ,..., Xn −3 , Xn −1 of the selected pixels are provided. Only positive polarity (+) wall charges are settled around 1 , Y 3 ,..., Yn -3 , Yn -1 (see S 3 -S 4 in FIG. 5).

유지방전 주기(S1-Si) 내의 제2 구간(S4-S5)에서는, 짝수번째 공통 전극 라인들(X2, X4, ..., Xn-2, Xn) 및 홀수번째 주사 전극 라인들(Y1, Y3, ..., Yn-3, Yn-1)에 유지방전 전압(VD)이 동시에 인가된다. 이 유지방전 전압(VD)이 인가되기 전에, 선택된 화소들 중에서 짝수번째 화소들의 공통 전극 주위, 및 홀수번째 화소들의 주사 전극 주위에 양극성(+) 벽전하들이 형성되어 있다(도 5의 S3-S4구간 참조). 이에 따라, 선택된 화소들 중에서 짝수번째 화소들의 공통 전극 영역으로부터 주사 전극 영역 방향으로 유지방전이 수행되면서, 행구동부(21)로부터의 부극성 행전극 라인 전류(-I)가 흐른다. 이와 동시에, 선택된 화소들 중에서 홀수번째 화소들의 주사 전극 영역으로부터 공통 전극 영역 방향으로 유지방전이 수행되면서, 행구동부(21)로부터의 정극성 행전극 라인 전류(+I)가 흐른다(도 5 및 7 참조).In the second period S 4 -S 5 within the sustain discharge period S 1 -Si, even-numbered common electrode lines X 2 , X 4 ,..., Xn- 2 , Xn and odd-numbered scan electrodes The sustain discharge voltage V D is simultaneously applied to the lines Y 1 , Y 3 ,..., Y n -3 , Y n -1 . Before this sustain discharge voltage V D is applied, bipolar (+) wall charges are formed around the common electrode of even-numbered pixels and around the scan electrode of odd-numbered pixels among the selected pixels (S 3 in FIG. 5). -S section 4 ). Accordingly, while the sustain discharge is performed in the direction of the scan electrode region from the common electrode regions of the even pixels among the selected pixels, the negative row electrode line current (-I) flows from the row driver 21. At the same time, while the sustain discharge is performed in the direction of the common electrode region from the scan electrode regions of the odd pixels among the selected pixels, the positive row electrode line current (+ I) from the row driver 21 flows (FIGS. 5 and 7). Reference).

유지방전 주기(S1-Si) 내의 제3 구간(S6-S7)에서는, 홀수번째 공통 전극 라인들(X1, X3, ..., Xn-3, Xn-1) 및 짝수번째 주사 전극 라인들(Y2, Y4, ..., Yn-2, Yn)에 유지방전 전압(VD)이 동시에 인가된다. 이 유지방전 전압(VD)이 인가되기 전에, 선택된 화소들 중에서 홀수번째 화소들의 공통 전극 주위, 및 짝수번째 화소들의 주사 전극 주위에 양극성(+) 벽전하들이 형성되어 있다(도 5의 S5-S6구간 참조). 이에 따라, 선택된 화소들 중에서 홀수번째 화소들의 공통 전극 영역으로부터 주사 전극 영역 방향으로 유지방전이 수행되면서, 행구동부(21)로부터의 부극성 행전극 라인 전류(-I)가 흐른다. 이와 동시에, 선택된 화소들 중에서 짝수번째 화소들의 주사 전극 영역으로부터 공통 전극 영역 방향으로 유지방전이 수행되면서, 행구동부(21)로부터의 정극성 행전극 라인 전류(+I)가 흐른다(도 5 및 7 참조).In the third period S 6 -S 7 in the sustain discharge period S 1 -Si, odd-numbered common electrode lines X 1 , X 3 , ..., Xn -3 , Xn -1 and even-numbered The sustain discharge voltage V D is simultaneously applied to the scan electrode lines Y 2 , Y 4 ,..., Y n −2 , Y n. Before this sustain discharge voltage V D is applied, bipolar (+) wall charges are formed around the common electrode of the odd pixels and around the scan electrode of the even pixels among the selected pixels (S 5 in FIG. 5). -S section 6 ). Accordingly, while the sustain discharge is performed in the direction of the scan electrode region from the common electrode region of the odd-numbered pixels among the selected pixels, the negative row electrode line current (-I) flows from the row driver 21. At the same time, while the sustain discharge is performed in the direction of the common electrode region from the scan electrode regions of the even pixels among the selected pixels, the positive row electrode line current (+ I) from the row driver 21 flows (FIGS. 5 and 7). Reference).

상기와 같은 단계들은 단위 서브필드 내의 유지방전 주기(S1-Si)가 종료될 때까지 반복 수행된다. 예를 들어, 도 5를 참조하면, 유지방전 주기(S1-Si) 내의 제4 구간(S8-S9) 및 제6 구간(S12-S13)의 구동 방법은 전술한 제2 구간(S4-S5)과 같다. 또한, 제5 구간(S10-S11) 및 제6 구간(S14-S15)의 구동 방법은 전술한 제3 구간(S6-S7)과 같다.The above steps are repeated until the sustain discharge period S 1 -Si in the unit subfield is completed. For example, referring to FIG. 5, the driving method of the fourth section S 8 -S 9 and the sixth section S 12 -S 13 in the sustain discharge period S 1 -Si is the second section described above. Same as (S 4 -S 5 ). In addition, the driving method of the fifth section S 10 -S 11 and the sixth section S 14 -S 15 is the same as the third section S 6 -S 7 .

이와 같이, 각각의 행 전극 라인(Y1, Y2, ..., Yn-1, Yn, X1, X2, ..., Xn-1, Xn)에는 인접되는 행 전극 라인들에 대하여 서로 반대 방향의 전류(+I, -I)가 흐르므로, 자력(磁力)이 보다 약해져서 전자장애파의 발생량이 적어진다.As such, each of the row electrode lines Y 1 , Y 2 ,..., Yn- 1 , Yn, X 1 , X 2 , ..., Xn- 1 , Xn is adjacent to the row electrode lines. Since currents (+ I, -I) in opposite directions flow, the magnetic force becomes weaker and the amount of electromagnetic interference waves is reduced.

도 8은 도 4의 구동 방법을 용이하게 실현시킬 수 있는 전극 라인들의 배치 상태를 보여준다. 도 8을 참조하면, 짝수번째 공통 전극 라인들(X2, X4, ..., X10) 및 홀수번째 주사 전극 라인들(Y1, Y3, ..., Y11)이 종래의 주사 전극 라인들(도 7의 Y1, Y2, ..., Y11)의 위치로 인출되어 있다. 또한, 홀수번째 공통 전극 라인들(X1, X3, ..., X11) 및 짝수번째 주사 전극 라인들(Y2, Y4, ..., Y10)이 종래의 공통 전극 라인들(도 7의 X1, X2, ..., X11)의 위치로 인출되어 있다. 이와 같은 구조를 적용하면, 종래의 구동 회로를 변경하지 않고서도 본 실시예의 구동 방법을 그대로 실현할 수 있다. 즉, 짝수번째 공통 전극 라인들(X2, X4, ..., X10) 및 홀수번째 주사 전극 라인들(Y1, Y3, ..., Y11)을 종래의 주사 전극 라인들(도 7의 Y1, Y2, ..., Y11)로 간주하면, 종래의 구동 회로를 그대로 적용하여 본 실시예의 구동 방법을 실현할 수 있다. 또한, 홀수번째 공통 전극 라인들(X1, X3, ..., X11) 및 짝수번째 주사 전극 라인들(Y2, Y4, ..., Y10)을 종래의 공통 전극 라인들(도 7의 X1, X2, ..., X11)로 간주하면, 종래의 구동 회로를 그대로 적용하여 본 실시예의 구동 방법을 실현할 수 있다.8 illustrates an arrangement state of electrode lines in which the driving method of FIG. 4 may be easily realized. 8, the even-numbered common electrode lines (X 2, X 4, ... , X 10) and the odd-th scan electrode lines (Y 1, Y 3, ... , Y 11) are the conventional The scan electrode lines are drawn out to the positions of Y 1 , Y 2 ,..., Y 11 in FIG. 7. In addition, odd-numbered common electrode lines X 1 , X 3 ,..., X 11 and even-numbered scan electrode lines Y 2 , Y 4 , ..., Y 10 are conventional common electrode lines. (Fig. 7 X 1, X 2, ... , X 11) it is drawn out to a position. By applying such a structure, the driving method of this embodiment can be realized as it is without changing the conventional driving circuit. That is, even-numbered common electrode lines X 2 , X 4 ,..., X 10 and odd-numbered scan electrode lines Y 1 , Y 3 , ..., Y 11 are conventional scan electrode lines. Considering (Y 1 , Y 2 ,..., Y 11 in FIG. 7), the driving method of this embodiment can be realized by applying a conventional driving circuit as it is. Also, the odd-numbered common electrode lines (X 1, X 3, ... , X 11) and the even-numbered scan electrode lines (Y 2, Y 4, ... , Y 10) of the conventional common electrode line Considering (X 1 , X 2 , ..., X 11 in FIG. 7), the driving method of the present embodiment can be realized by applying a conventional driving circuit as it is.

이상 설명된 바와 같이, 본 발명에 따른 플라즈마 표시 패널의 구동 방법에 의하면, 각각의 행 전극 라인(Y1, Y2, ..., Yn-1, Yn, X1, X2, ..., Xn-1, Xn)에는 인접되는 행 전극 라인들에 대하여 서로 반대 방향의 전류(+I, -I)가 흐르므로, 자력(磁力)이 보다 약해져서 전자장애파의 발생량이 적어진다. 또한, 간단한 설계 변경으로써, 종래의 구동 회로를 그대로 적용하여 본 실시예의 구동 방법을 실현할 수 있다.As described above, according to the driving method of the plasma display panel according to the present invention, each row electrode line Y 1 , Y 2 ,..., Y n -1 , Y n, X 1 , X 2 , ... , Xn -1 , Xn flows currents (+ I, -I) in opposite directions with respect to adjacent row electrode lines, so that the magnetic force becomes weaker and the amount of electromagnetic interference waves is reduced. In addition, with a simple design change, the driving method of this embodiment can be realized by applying the conventional driving circuit as it is.

본 발명은, 상기 실시예에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다.The present invention is not limited to the above embodiments, but may be modified and improved by those skilled in the art within the spirit and scope of the invention as defined in the claims.

Claims (1)

이전 서브필드에서 잔여 벽전하들을 소거시키는 리셋 단계; 선택된 화소 영역에서 벽전하들을 형성시키는 어드레스 단계; 및 서로 평행하게 배열된 주사 전극 라인들과 공통 전극 라인들에 교류 펄스들을 인가하여, 상기 어드레스 단계에서 벽전하들이 형성된 화소들에서 빛이 발생되게 하는 유지 방전 단계가 단위 서브필드에서 순차적으로 수행되게 하는 플라즈마 표시 패널의 구동 방법에 있어서,A reset step of erasing residual wall charges in the previous subfield; An address step of forming wall charges in the selected pixel region; And applying alternating pulses to the scan electrode lines and the common electrode lines arranged in parallel with each other so that the sustain discharge step of generating light in the pixels in which the wall charges are formed in the address step is sequentially performed in the unit subfield. In the method of driving a plasma display panel, 상기 유지 방전 단계에서,In the sustain discharge step, (a) 상기 주사 전극 라인들 중에서 짝수번째 라인들에 한 펄스를 인가함과 동시에, 상기 공통 전극 라인들 중에서 홀수번째 라인들에 한 펄스를 인가하는 단계;(a) applying one pulse to even lines among the scan electrode lines and one pulse to odd lines among the common electrode lines; (b) 상기 단계 (a)가 수행되면, 상기 주사 전극 라인들 중에서 홀수번째 라인들에 한 펄스를 인가함과 동시에, 상기 공통 전극 라인들 중에서 짝수번째 라인들에 한 펄스를 인가하는 단계; 및(b) when step (a) is performed, applying one pulse to odd-numbered lines among the scan electrode lines and applying one pulse to even-numbered lines among the common electrode lines; And (c) 상기 단계 (a) 및 (b)를 반복 수행하는 단계가 포함된 구동 방법.(c) A driving method comprising the step of repeating the steps (a) and (b).
KR1019990006646A 1999-02-27 1999-02-27 Method for driving plasma display panel KR20000056897A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990006646A KR20000056897A (en) 1999-02-27 1999-02-27 Method for driving plasma display panel
JP2000047150A JP2000250481A (en) 1999-02-27 2000-02-24 Driving method of plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990006646A KR20000056897A (en) 1999-02-27 1999-02-27 Method for driving plasma display panel

Publications (1)

Publication Number Publication Date
KR20000056897A true KR20000056897A (en) 2000-09-15

Family

ID=19575263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990006646A KR20000056897A (en) 1999-02-27 1999-02-27 Method for driving plasma display panel

Country Status (2)

Country Link
JP (1) JP2000250481A (en)
KR (1) KR20000056897A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3688206B2 (en) * 2001-02-07 2005-08-24 富士通日立プラズマディスプレイ株式会社 Plasma display panel driving method and display device
JP2002366098A (en) * 2001-06-06 2002-12-20 Matsushita Electric Ind Co Ltd Driving method of plasma display panel
JP4617052B2 (en) * 2002-07-22 2011-01-19 日立プラズマディスプレイ株式会社 Driving method of plasma display panel

Also Published As

Publication number Publication date
JP2000250481A (en) 2000-09-14

Similar Documents

Publication Publication Date Title
KR100769787B1 (en) Plasma display apparatus
KR100337882B1 (en) Method for driving plasma display panel
EP0961258A1 (en) Method and apparatus for driving plasma display panel
KR100709133B1 (en) Adjusting method of applied voltage in plasma display panel, driving method of plasma display panel and display device
JP2000250480A (en) Driving method for plasma display panel
KR100286947B1 (en) Method for addressing plasma display panel
KR100297700B1 (en) Method for driving plasma display panel
KR100303841B1 (en) Method for driving plasma display panel
KR20000056897A (en) Method for driving plasma display panel
KR100366091B1 (en) Plasma display panel having assistance electrode for reset, and drive method therefor
KR100346376B1 (en) Apparatus for driving plasma display panel
KR100682814B1 (en) Method of driving plasma display panel
KR100310687B1 (en) Method for driving plasma display panel
KR20010004133A (en) Method for driving plasma display panel
KR20000066315A (en) Method for driving plasma display panel
KR100313112B1 (en) Method for driving plasma display panel
KR100496282B1 (en) Method for driving to a plasma display panel
KR100310689B1 (en) Method for driving plasma display panel
KR100462779B1 (en) Method for addressing to a plasma display panel
KR100313115B1 (en) Method for driving plasma display panel
JP5107958B2 (en) Plasma display device
KR20040077078A (en) Method for reducing address period in ac plasma display panel
KR20010009803A (en) Division drive apparatus for driving plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application