KR20010004903A - Row redundancy circuit - Google Patents
Row redundancy circuit Download PDFInfo
- Publication number
- KR20010004903A KR20010004903A KR1019990025666A KR19990025666A KR20010004903A KR 20010004903 A KR20010004903 A KR 20010004903A KR 1019990025666 A KR1019990025666 A KR 1019990025666A KR 19990025666 A KR19990025666 A KR 19990025666A KR 20010004903 A KR20010004903 A KR 20010004903A
- Authority
- KR
- South Korea
- Prior art keywords
- word line
- redundancy
- fuse box
- redundancy word
- defective cell
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
Abstract
Description
본 발명은 로오 리던던시 회로에 관한 것으로, 보다 상세하게는 결함 셀의 위치와는 상관없이 다른 서브 블럭(또는 셀 어레이 ; 이하, '서브 블럭'이라 칭함 )에 있는 리던던시 워드 라인을 이용하여 리페어를 가능하게 함으로써 수율을 높이고, 또한 리던던시 워드 라인과 퓨즈 박스의 개수를 일치시킴으로써 셀의 능률도 함께 높인 로오 리던던시 회로에 관한 것이다.The present invention relates to a low redundancy circuit, and more particularly, repair is possible by using a redundancy word line in another sub block (or cell array; hereinafter referred to as a 'sub block') regardless of the position of a defective cell. The present invention relates to a low-redundancy circuit which increases the efficiency by increasing the yield by matching the number of redundancy word lines with the fuse box.
일반적으로, 로오 리던던시 회로는 셀 어레이 내부의 임의의 셀에 결함이 발생하게 되면 결함 셀이 접속된 워드 라인(word line)을 여분의 스페어(spare) 워드 라인으로 대체하여 결함을 보상해 주는 장치로, 결함이 발생한 셀을 선택하는 어드레스가 소자의 내부로 인가되면 결함 셀을 선택하는 정상적인 패스는 끊어지고, 대신 리던던시 회로가 동작하여 리페어된 셀이 접속된 워드 라인을 인에이블시킴으로써 상기 로오 리던던시 동작이 이루어 지게 된다.In general, a low redundancy circuit replaces a word line to which a defective cell is connected with an extra spare word line when a defect occurs in any cell in the cell array. When the address for selecting a defective cell is applied to the inside of the device, the normal path for selecting a defective cell is broken, and instead, the redundancy circuit operates to enable the word line to which the repaired cell is connected, thereby providing the redundancy operation. Will be done.
도 1은 종래의 로오 리던던시 회로의 구성을 블럭도로 나타낸 것으로, 레프트 셀 블럭(10_0∼10_7), 라이트 셀 블럭(20_0∼20_7), 퓨즈 박스 어레이(30), 퓨즈 박스(32), 리던던시 검출 회로(40)를 포함하고 있다. 상기 리던던시 검출 회로(40)의 출력 신호는 리던던시 워드 라인 드라이빙 회로로 입력된다.1 is a block diagram showing the configuration of a conventional low-redundancy circuit, which includes left cell blocks 10_0 to 10_7, write cell blocks 20_0 to 20_7, fuse box array 30, fuse box 32, and redundancy detection circuit. It includes 40. The output signal of the redundancy detection circuit 40 is input to the redundancy word line driving circuit.
종래의 로오 리던던시 회로는 도시한 바와 같이, 결함 셀의 어드레스 정보를 특정 퓨즈 박스에 프로그래밍하면 이것에 의해 한 서브 블럭에 존재하는 리던던시 워드 라인중 하나가 결정되어 노멀 워드 라인의 인에이블을 막고 프로그래밍된 리던던시 워드라인을 인에이블 시킴으로써 리던던시 동작이 이루어진다.In a conventional low redundancy circuit, as shown, programming the address information of a defective cell into a specific fuse box causes one of the redundancy word lines present in one sub-block to be determined to prevent the enable of the normal word line. Redundancy is achieved by enabling the redundancy word line.
여기서, 특정 퓨즈 박스에 있는 정보는 '한 서브 블럭 안에서 몇 번째의 리던던시 워드 라인을 인에이블 시킬 것인가'에 불과하기 때문에 한 서브 블럭안에서 리페어 가능한 다른 워드 라인에 위치한 셀의 최대수는 한 서브 블럭에 몇 개의 리던던시 워드 라인이 존재하는가에 의해 규정된다. 따라서 전체 리페어 가능한 셀의 수는 퓨즈 박스에 의해 결정되는데 한 블럭에서 리페어 가능한 셀의 수는 리던던시 워드라인에 의해 결정되므로 퓨즈 박스의 개수보다 리던던시 워드라인의 개수가 많다. 즉, 도 1에 도시한 바와 같이, 퓨즈 박스의 개수는 16개인 반면에 리던던시 워드 라인의 개수는 두배인 32개로 구성되어 있다.Since the information in a particular fuse box is merely 'how many redundancy word lines are enabled in one sub block', the maximum number of cells located in another word line that can be repaired in one sub block is not equal to one sub block. It is defined by how many redundancy word lines exist. Therefore, the total number of repairable cells is determined by the fuse box. Since the number of repairable cells in one block is determined by the redundancy word lines, the number of redundancy word lines is larger than the number of fuse boxes. That is, as shown in FIG. 1, the number of fuse boxes is 16 while the number of redundancy word lines is 32, which is doubled.
그런데, 이와 같이 구성된 종래의 로오 리던던시 회로에 있어서는, 한 블럭에 리던던시 워드 라인의 수보다 더 많은 워드 라인에 결함이 발생하면 리페어가 불가능하게 되고 이를 보완하기 위해 리던던시 워드 라인을 불필요하게 많이 설치하면 셀의 능률이 감소되는 문제점이 있었다.However, in the conventional low-redundancy circuit configured as described above, if a defect occurs in more words than the number of redundancy word lines in a block, repair is impossible, and if a large number of redundant word lines are unnecessarily installed to compensate for this, There was a problem that the efficiency of the.
도 2는 종래의 로오 리던던시 회로의 동작 및 문제점을 설명하기 위한 설명도로서, 1개의 셀 블럭에 리던던시 워드 라인의 수보다도 더 많은 워드 라인에 결함이 발생하면 리페어가 불가능한 것을 나타내고 있다. 도시한 바와 같이, 1개의 셀 블럭에 4개의 리던던시 워드 라인이 설치되어 있는데, 이 셀 블럭에 결함이 발생된 워드 라인의 수는 5개로 리던던시 워드 라인의 수보다 1개가 더 많다. 이 경우 나머지 1개의 워드 라인(14_5)은 여분의 리던던시 워드 라인이 없으므로 리페어를 할 수 없는 문제점이 있었다.Fig. 2 is an explanatory diagram for explaining the operation and problems of the conventional low redundancy circuit, and shows that repair is not possible when a defect occurs in more word lines than the number of redundancy word lines in one cell block. As shown in the figure, four redundancy word lines are provided in one cell block, and the number of word lines in which a defect occurs in the cell block is five, one more than the number of redundancy word lines. In this case, the remaining one word line 14_5 cannot be repaired because there is no redundant redundancy word line.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 결함 셀의 위치와는 상관없이 다른 서브 블럭에 있는 리던던시 워드 라인을 이용하여 리페어를 가능하게 함으로써 수율을 높이고, 또한 리던던시 워드 라인과 퓨즈 박스의 개수를 일치시킴으로써 셀의 능률도 함께 높인 로오 리던던시 회로를 제공하는데 있다.Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to improve the yield by enabling redundancy word lines in other sub-blocks irrespective of the position of defective cells, thereby increasing redundancy words. By matching the number of lines and fuse boxes, it also provides a low-redundancy circuit that improves cell efficiency.
도 1은 종래기술에 따른 로오 리던던시 회로의 블럭구성도1 is a block diagram of a conventional redundancy circuit according to the related art
도 2는 종래의 로오 리던던시 회로의 동작 및 문제점을 설명하기 위한 설명도2 is an explanatory diagram for explaining the operation and problems of the conventional low redundancy circuit;
도 3은 본 발명에 의한 로오 리던던시 회로의 전체적인 개략도3 is an overall schematic diagram of a row redundancy circuit according to the present invention;
도 4는 본 발명에 의한 로오 리던던시 회로의 블럭구성도4 is a block diagram of a row redundancy circuit according to the present invention;
도 5는 본 발명에서 사용한 퓨즈 박스부의 회로도5 is a circuit diagram of a fuse box used in the present invention.
도 6은 본 발명에서 사용한 리던던시 로오 제어 회로부의 회로도6 is a circuit diagram of a redundancy row control circuit unit used in the present invention.
도 7은 본 발명에서 사용한 피엑스 회로부의 회로도7 is a circuit diagram of a PX circuit unit used in the present invention.
도 8은 본 발명에서 사용한 리던던시 워드라인 드라이버 회로부의 회로도8 is a circuit diagram of a redundancy word line driver circuit portion used in the present invention.
도 9는 본 발명에서 사용한 서브 블럭 제어 회로부의 회로도9 is a circuit diagram of a sub block control circuit portion used in the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10_0∼10_7 : 레프트 셀 블럭 20_0∼20_7 : 라이트 셀 블럭10_0 to 10_7: left cell block 20_0 to 20_7: write cell block
12 : 리던던시 워드 라인 20 : 퓨즈 박스부12: redundancy word line 20: fuse box portion
30, 130 : 홀(hole) 40 : 리던던시 검출 회로부30, 130: hole 40: redundancy detection circuit
100_0∼100_7 : 셀 블럭 112 : 리던던스 워드 라인100_0 to 100_7: Cell block 112: Redundancy word line
132_n : 퓨즈 회로부 134 : 리던던시 로오 제어 회로부132_n: fuse circuit section 134: redundancy row control circuit section
136 : PX 회로부 140 : 서브 블럭 제어 회로부136: PX circuit section 140: sub block control circuit section
138 : 리던던시 워드라인 드라이버 회로부138: redundancy word line driver circuit
상기 목적을 달성하기 위하여, 본 발명에 의한 로오 리던던시 회로는,In order to achieve the above object, the low redundancy circuit according to the present invention,
적어도, 4개의 서브 블럭중 2개의 서브 블럭만이 리던던시 워드 라인을 가지고 있는 반도체 메모리 장치에 있어서,At least, in a semiconductor memory device in which only two sub blocks of four sub blocks have redundancy word lines,
결함 셀의 어드레스를 프로그래밍하여 결함된 셀의 어드레스가 인가되면 결함 셀을 선택하는 어드레스 경로는 끊어주고 대신 프로그래밍된 퓨즈 박스에 해당하는 리던던시 워드 라인으로 리페어시켜 주는 퓨즈 박스와,A fuse box for programming the address of the defective cell and applying the address of the defective cell to break the address path for selecting the defective cell and to replace it with a redundancy word line corresponding to the programmed fuse box;
상기 퓨즈 박스의 출력 신호를 디코딩하여 리던던시 워드 라인이 포함된 서브 블럭을 선택하기 위한 신호와 피엑스를 선택하기 위한 신호 및 리페어시 정상적인 피엑스와 서브 블럭이 인에이블되는 것을 막아주는 신호를 각각 출력하는 디코딩 수단과,Decoding the output signal of the fuse box to output a signal for selecting a sub-block including a redundancy word line, a signal for selecting a PIX, and a signal for preventing a normal PX and sub-block from being enabled during a repair Sudan,
상기 디코딩 수단의 출력 신호에 의해 결함 셀에 해당하는 피엑스를 막아주고 프로그래밍된 퓨즈 박스에 세팅되어 있는 피엑스를 구동시켜 주는 피엑스 구동수단과,A PX driving means for preventing a PX corresponding to the defective cell by the output signal of the decoding means and driving the PX set in the programmed fuse box;
상기 디코딩 수단의 출력 신호에 의해 해당 서브 블럭의 리던던시 워드라인을 인에이블시켜 주는 리던던시 워드라인 드라이버 수단과,Redundancy word line driver means for enabling the redundancy word line of the corresponding subblock by the output signal of the decoding means;
상기 디코딩 수단의 출력 신호에 의해 결함 셀의 서브 블럭이 인에이블 되는 것을 막아주고 대신 리던던시 워드라인이 포함된 서브 블럭은 인에이블시켜 주는 서브 블럭 선택 수단을 구비하여 이루어진 것을 특징으로 한다.The subblock of the defective cell is prevented from being enabled by the output signal of the decoding means, and the subblock including the redundancy word line is provided with subblock selection means for enabling the subblock.
여기서, 상기 퓨즈 박스는 상기 리던던시 워드 라인의 수만큼 구비된 것이 바람직하다.Here, the fuse box may be provided as many as the number of redundancy word lines.
그리고, 상기 퓨즈 박스는 출력 신호에 스페어 워드 라인의 정보를 미리 세팅하여 스페어 워드 라인과 일대일로 대응시키도록 구성하는 것이 바람직하다.The fuse box may be configured to pre-set information on the spare word line in the output signal so as to correspond one-to-one with the spare word line.
그리고, 상기 퓨즈 박스는 출력 신호에 스페어 워드 라인의 정보를 세팅하여 스페어 워드 라인의 일부를 선택한 후 다른 신호를 이용하여 특정 스페어 워드 라인을 선택하도록 구성한 것이 바람직하다.The fuse box may be configured to select a part of the spare word line by setting information on the spare word line in an output signal, and then select a specific spare word line using another signal.
이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.In addition, in all the drawings for demonstrating an embodiment, the thing with the same function uses the same code | symbol, and the repeated description is abbreviate | omitted.
도 3은 본 발명에 의한 로오 리던던시 회로의 전체적인 개략도를 나타낸 것으로, 퓨즈 박스(132)와 리던던시 워드 라인(112)을 각각 일대일로 대응시켜 리던던시 워드 라인의 개수와 퓨즈 박스의 개수를 동일하게 함과 동시에 결함 셀의 블럭 어드레스와 상관없이 프로그래밍하는 퓨즈 박스에 의해 리던던시 워드 라인과 이 라인이 속한 서브 블럭을 선택하도록 구현한 것이다.3 shows an overall schematic diagram of a row redundancy circuit according to the present invention, in which the fuse box 132 and the redundancy word line 112 correspond to each other one-to-one, so that the number of redundancy word lines and the number of fuse boxes are equal. At the same time, the redundancy word line and the sub-block to which the line belongs are selected by the fuse box to be programmed regardless of the block address of the defective cell.
도 4는 본 발명에 의한 로오 리던던시 회로의 블럭구성을 나타낸 것으로, 1개의 서브 블럭을 제어하는 단위 홀(hole)의 구성이다.Fig. 4 shows a block configuration of a low redundancy circuit according to the present invention, which is a unit hole for controlling one sub block.
도시한 바와 같이, 본 발명의 로오 리던던시 회로는, 퓨즈 박스부(132_n), 리던던시 로오 제어 회로부(134), 피엑스(PX) 회로부(136), 리던던시 워드라인 드라이버 회로부(138), 서브 블럭 제어 회로부(140)로 구성된다.As shown in the drawing, the row redundancy circuit of the present invention includes a fuse box section 132_n, a redundancy row control circuit section 134, a PX circuit section 136, a redundancy word line driver circuit section 138, and a sub block control circuit section. 140.
상기 퓨즈 회로부(132_n)는 도 5에 도시한 것과 같이, 결함 셀의 어드레스를 프로그래밍하여 결함된 셀의 어드레스가 인가되면 결함 셀을 선택하는 어드레스 경로는 끊어주고 대신 프로그래밍된 퓨즈 박스에 해당하는 리던던시 워드 라인으로 리페어시켜 주는 역할을 한다.As illustrated in FIG. 5, the fuse circuit unit 132_n may program an address of a defective cell, and when an address of the defective cell is applied, the address path for selecting the defective cell may be broken, and instead, a redundancy word corresponding to the programmed fuse box may be used. Repairs to the line.
그리고, 상기 리던던시 로오 제어 회로부(134)는 도 6에 도시한 것과 같이, 상기 퓨즈 박스부(132_n)의 출력 신호를 디코딩하여 리던던시 워드 라인이 포함된 서브 블럭을 선택하기 위한 신호(rxc0_b)와 PX를 선택하기 위한 신호(rxc0_p) 및 리페어시 정상적인 피엑스와 서브 블럭이 인에이블되는 것을 막아주는 신호(redet)를 각각 출력한다.As shown in FIG. 6, the redundancy row control circuit unit 134 decodes an output signal of the fuse box unit 132_n and selects a signal rxc0_b and PX for selecting a sub block including a redundancy word line. The signal rxc0_p and the signal redet which prevents normal PX and sub-blocks from being enabled during repair are output.
그리고, 상기 PX 회로부(136)는 도 7에 도시한 것과 같이, 상기 로오 제어 회로부(134)의 출력 신호에 의해 결함 셀에 해당하는 PX를 막아주고 프로그래밍된 퓨즈 박스에 세팅되어 있는 PX를 구동시켜 주는 역할을 한다.As shown in FIG. 7, the PX circuit unit 136 prevents the PX corresponding to the defective cell by the output signal of the row control circuit unit 134 and drives the PX set in the programmed fuse box. Role.
그리고, 상기 리던던시 워드라인 드라이버 회로부(138)는 도 8에 도시한 것과 같이, 상기 리던던시 로오 제어 회로부(134)의 출력 신호에 의해 해당 서브 블럭의 리던던시 워드라인을 인에이블시켜 주는 역할을 한다.As illustrated in FIG. 8, the redundancy word line driver circuit unit 138 enables the redundancy word line of the corresponding sub block by the output signal of the redundancy row control circuit unit 134.
그리고, 상기 서브 블럭 제어 회로부(140)는 도 9에 도시한 것과 같이, 상기 리던던시 로오 제어 회로부(134)의 출력 신호에 의해 결함 셀의 서브 블럭이 인에이블 되는 것을 막아주고 대신 리던던시 워드라인이 포함된 서브 블럭은 인에이블시켜 주는 역할을 한다.In addition, as shown in FIG. 9, the sub block control circuit unit 140 prevents the sub block of the defective cell from being enabled by the output signal of the redundancy row control circuit unit 134 and instead includes a redundancy word line. The assigned subblock serves to enable it.
그러면, 상기 구성에 의한 본 발명의 로오 리던던시 회로의 동작에 대해 상세히 설명하기로 한다.Then, the operation of the low redundancy circuit of the present invention by the above configuration will be described in detail.
먼저, 도 3과 같이 퓨즈 박스와 리던던시 워드라인의 개수를 맞추기 위해 퓨즈 박스의 개수만큼 리던던시 워드 라인의 개수를 서브 블럭에 배분한다. 이때, 리던던시 워드 라인을 서브 워드 드라이브 방식으로 하게 되면 퓨즈 박스 4개당 하나의 메인 워드 라인만을 필요로 하게되어 두 서브 블럭마다 리던던시 워드 라인을 깔면 된다. 물론 이것은 하나의 실례일 뿐 결국은 퓨즈 박스의 개수에 해당하나 리던던시 워드 라인을 적절하게 서브 블럭에 배분하면 되고 특히, 리던던시 워드 라인을 메탈 스트랩핑 방식으로 하면 에어리어(area)의 손해를 보지만 리던던시 워드 라인의 배치에 있어서는 훨씬 더 자유롭다. 이와 같은 방법으로 셀 어레이의 상황에 맞게 최적으로 퓨즈 박스를 배치한 후에는 퓨즈 박스의 출력(도 3에서는 nrdb〈0:2〉〈0:3〉)들을 각 서브 블럭과 px를 통한 개별 리던던시 워드 라인에 픽스(fix)시켜야 한다.First, as shown in FIG. 3, the number of redundancy word lines is allocated to subblocks to match the number of fuse boxes and redundancy word lines. In this case, when the redundancy word line is a sub word drive method, only one main word line is required per four fuse boxes, and the redundancy word line needs to be laid for every two sub blocks. Of course, this is only one example, and eventually corresponds to the number of fuse boxes, but the redundancy word lines can be appropriately distributed to subblocks. In particular, if the redundancy word lines are metal strapped, the area will be lost, but the redundancy words There is much more freedom in the arrangement of the lines. After the fuse box is optimally positioned for the cell array in this manner, the output of the fuse box (nrdb <0: 2> <0: 3> in FIG. 3) is divided into individual redundancy words through each sub-block and px. You need to fix the line.
도 4는 1개의 서브 블럭만을 모델링한 것으로, 항상 퓨즈 박스 4개가 모여 하나의 블럭을 선택할 수 있어야 하고, 또 다른 4개가 모여 px〈0:3〉중 하나를 선택하게끔 모델링할 수 있어야 한다. 이것은 리던던시 워드 라인을 서브 워드 라인 드라이브 방식으로 구현했을 때는 항상 유효하고 만약 메탈 스트랩핑 방식이라면 굳이 px를 선택할 필요가 없으므로 서브 블럭을 선택하는 회로가 필요가 없어짐으로 비교적 전체 회로도 간단해 질수 있다. 한편, 퓨즈 박스의 출력 nrdb〈0,2〉〈0:3〉중 앞의 0, 2는 블럭 선택 정보이다.FIG. 4 is a model of only one sub block, and four fuse boxes should be able to select one block at all times, and another four should be modeled to select one of px <0: 3>. This is always valid when the redundancy word line is implemented as a sub word line drive method, and if the metal strapping method does not require px to be selected, a circuit for selecting a sub block is not necessary, which can simplify the entire circuit. On the other hand, among the outputs nrdb <0,2> <0: 3> of the fuse box, preceding 0s and 2 are block selection information.
도 3에서, 2개의 서브 블럭당 1개의 서브 블럭만이 리던던시 워드 라인을 가지고 있으므로 0, 2중 하나만을 선택하게 될 것이고, 뒤의 〈0:3〉은 px 선택 정보로써 만약 nrdb01의 퓨즈 박스에 결함 셀의 어드레스를 프로그래밍했다면 결함 셀의 위치와는 상관없이 0번째 서브 블럭에 px1에 의해 인에이블되는 리던던시 워드 라인으로 리페어가 될 것이고, 똑같은 결함 셀이라 할지라도 nrdb23의 퓨즈 박스에 어드레스를 프로그래밍하였다면 2번째 서브 블럭에서 px3에 의해 제어되는 리던던시 워드 라인으로 리페어된다. 여기서, 4블럭 단위로 리페어 장치를 제한하는 이유는 리던던시 워드 라인을 서브 워드 라인 방식으로 할 경우 px를 공유하는 서브 블럭 끼리만을 리페어 장치로 정하는 것이 바람직한데, 도 4에서는 위의 4블럭과 아래의 4블럭이 각각 px를 공유한다는 가정하에 서술했기 때문이다.In FIG. 3, since only one subblock per two subblocks has redundancy word lines, only one of 0 and 2 will be selected, and the following <0: 3> is the px selection information. If you have programmed the address of a defective cell, it will be repaired with a redundancy word line enabled by px1 in the 0th sub-block regardless of the location of the defective cell, and if you have programmed the address in the fuse box of nrdb23 even for the same defective cell The second subblock is repaired with a redundancy word line controlled by px3. Here, the reason for limiting the repair apparatus in units of 4 blocks is that when the redundancy word line is used as the sub word line method, it is preferable to set only the sub blocks sharing the px as the repair apparatus. This is because 4 blocks are described on the assumption that they each share a px.
도 4를 참조하면, 먼저 퓨즈 박스의 출력 신호들이 px나 워드 라인 또는 블럭 제어 회로들을 제어하기 위해 디코딩을 해야하는데, 이것에 해당하는 회로가 바로 리던던시 로오 제어 회로부(134)이다. 상기 리던던시 로오 제어 회로부(134)의 실례로써 도 6과 같은 예를 들 수 있는데, 처음 대기 때는 도 5의 퓨즈 박스에서 wlcb가 로우인 관계로 퓨즈 박스의 출력인 nrdb〈0,2〉〈0:3〉들은 모두 '로우'이고, 따라서 rxc〈0,2〉_b(블럭 선택을 결정하는 신호)과 rxc〈0:3〉_p(px 선택을 결정하는 신호) 모두 초기상태인 '하이'로 있게 된다. 그리고, 리페어시 노멀 px와 서브 블럭 인에이블을 막아주는 신호인 rxdet는 초기 '로우' 그러다가 액티브와 함께 wlcb가 하이로 변하고 어드레스가 퓨즈 박스에 입력되는데, 만약 프로그래밍 안된 노멀 어드레스라면 도 4에서와 같이 퓨즈 박스의 출력은 하이가 되고 rxc〈0:3〉_p와 rxc〈0,2〉_b는 로우가 되어 각각 도 7과 도 9에서 리페어 경로는 막아주고 또한 rxdet도 하이가 되어 px와 블럭 제어 회로가 노멀 동작을 할 수 있게끔 해준다. 한편, 로우 레벨을 갖는 rxc〈0,2〉_b는 각 서브 블럭의 리던던시 워드 라인 드라이버인 RMWL 회로에 입력되어 리던던시 워드 라인이 인에이블되는 것을 막아준다.Referring to FIG. 4, first, output signals of a fuse box need to be decoded to control px, word lines, or block control circuits, and a circuit corresponding to this is the redundancy row control circuit unit 134. An example of the redundancy row control circuit unit 134 may be an example as shown in FIG. 6. At the first standby, nrdb <0,2> <0: which is the output of the fuse box because wlcb is low in the fuse box of FIG. 5. 3> are all 'low', so rxc <0,2> _b (signal for block selection) and rxc <0: 3> _p (signal for px selection) are both initially set to 'high' do. In addition, rxdet, a signal that prevents normal px and sub-block enable during repair, is initially 'low' and then wlcb goes high with active and the address is inputted into the fuse box. The output of the fuse box goes high and rxc <0: 3> _p and rxc <0,2> _b go low, blocking the repair path in Figs. 7 and 9 and rxdet going high, respectively, so that px and the block control circuit Allows normal operation. On the other hand, rxc <0,2> _b having a low level is input to the RMWL circuit, which is a redundancy word line driver of each subblock, to prevent the redundancy word line from being enabled.
만약, nrdb01이 출력인 퓨즈 박스에 결함 셀의 어드레스를 프로그래밍하였는데, 이 어드레스가 액티브 명령과 함께 입력되어 퓨즈 박스를 지나게 된다면 다른 퓨즈 박스의 출력들은 모두 하이인 반면 nrdb01은 로우가 되어 rxc〈0,2〉_b와 rxc〈0:3〉_p 중에서 nrdb01과 관계하는 rxc0_b와 rxc1_p만 하이로 변하게 된다. 그러면 rxc0_b는 도 8의 RMWL과 도 10의 BLK_CTRL 회로에 입력되는데 이 두 회로는 바로 0번째 서브 블럭을 인에이블하고 제어하는 도 3에서 홀 0에 위치해 있는 회로들이다. 한편, rxc1_p는 px1을 만들어내는(예를 들어 홀 1에 위치한 px 회로)회로에 입력되어 퓨즈에 의해 선택된 px1을 열어주게 되고, px0,2,3은 rxc1_p에 의해 로우로 변한 rxdet가 계속 막아주게 된다. 이 redet는 어느 퓨즈 박스에서 프로그래밍되었건 리페어된 어드레스만 입력되면 무조건 로우로 변해서 노멀 경로에 의한 px와 blk 인에이블을 막아준다. 따라서 결함 셀은 그 위치에 상관없이 일단 퓨즈 박스에 프로그래밍만 되면 그 어드레스가 입력되었을 때 그 셀의 어드레스 정보는 사라지고(rxdet에 의해) 퓨즈 박스에 의해 원래 선택된 서브 블럭의 리던던시 워드 라인이 인에이블된다.(rxc〈0,2〉_b와 rxc〈0:3〉_p에 의해) 이와 같은 회로와 동작으로 인해 로오 리페어는 유연하게 결함 셀의 워드 라인을 리던던시 워드 라인으로 대체할 수가 있고 또한 리던던시 워드 라인의 개수가 퓨즈 박스의 개수를 초과하여 쓸데없이 에어리어(area)를 소모하는 일도 없게 할 수 있다.If you have programmed the address of a defective cell in a fuse box whose output is nrdb01, and this address is entered with an active command and passes through the fuse box, the outputs of the other fuse boxes are all high while nrdb01 goes low and rxc <0, 2> _b and rxc <0: 3> _p, only rxc0_b and rxc1_p related to nrdb01 are changed to high. Then, rxc0_b is input to the RMWL circuit of FIG. 8 and the BLK_CTRL circuit of FIG. 10, which are circuits located at hole 0 in FIG. 3, which enables and controls the 0th subblock. On the other hand, rxc1_p is input to the circuit that generates px1 (for example, the px circuit located in Hall 1) to open px1 selected by the fuse, and px0,2,3 keeps rxdet turned low by rxc1_p. do. This redet unconditionally turns low when only a repaired address is entered in any fuse box, preventing px and blk enable by the normal path. Thus, once a defective cell is programmed into the fuse box, regardless of its location, the address information of that cell disappears (by rxdet) when the address is entered and the redundancy word line of the subblock originally selected by the fuse box is enabled. (by rxc <0,2> _b and rxc <0: 3> _p) Due to this circuitry and operation, Rowe Repair can flexibly replace the word line of a defective cell with a redundancy word line and also a redundancy word line. It is possible to avoid the unnecessary use of the area beyond the number of fuse boxes.
이상에서 설명한 바와 같이, 본 발명의 로오 리던던시 회로에 의하면, 결함 셀의 위치와는 상관없이 다른 서브 블럭에 있는 리던던시 워드 라인을 이용하여 리페어를 가능하게 함으로써 수율을 높이고, 또한 리던던시 워드 라인과 퓨즈 박스의 개수를 일치시킴으로써 셀의 능률을 높일 수 있는 효과가 있다.As described above, according to the low redundancy circuit of the present invention, the redundancy word line in the other subblock enables repair by using a redundancy word line regardless of the position of the defective cell, thereby increasing the yield and further improving the redundancy word line and the fuse box. By matching the number of, there is an effect that can increase the efficiency of the cell.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, preferred embodiments of the present invention are disclosed for the purpose of illustration, those skilled in the art will be able to various modifications, changes, additions, etc. within the spirit and scope of the present invention, these modifications and changes should be seen as belonging to the following claims. something to do.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0025666A KR100443527B1 (en) | 1999-06-30 | 1999-06-30 | ROW redundancy circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0025666A KR100443527B1 (en) | 1999-06-30 | 1999-06-30 | ROW redundancy circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010004903A true KR20010004903A (en) | 2001-01-15 |
| KR100443527B1 KR100443527B1 (en) | 2004-08-09 |
Family
ID=19597532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0025666A KR100443527B1 (en) | 1999-06-30 | 1999-06-30 | ROW redundancy circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100443527B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100505410B1 (en) * | 1999-12-23 | 2005-08-05 | 주식회사 하이닉스반도체 | Row repair circuit |
| US9208879B2 (en) | 2012-07-26 | 2015-12-08 | SK Hynix Inc. | Fail address detector, semiconductor memory device including the same and method of detecting fail address |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950000427B1 (en) * | 1991-11-25 | 1995-01-19 | 현대전자산업 주식회사 | Memory device with separated redundancy cell array |
| KR940006615B1 (en) * | 1992-01-20 | 1994-07-23 | 삼성전자 주식회사 | Redundancy circuit with high speed access |
| US5268866A (en) * | 1992-03-02 | 1993-12-07 | Motorola, Inc. | Memory with column redundancy and localized column redundancy control signals |
| JP2616544B2 (en) * | 1993-09-22 | 1997-06-04 | 日本電気株式会社 | Semiconductor storage device |
| KR0170276B1 (en) * | 1995-12-30 | 1999-03-30 | 김광호 | Row default fixing apparatus of semiconductor memory apparatus |
-
1999
- 1999-06-30 KR KR10-1999-0025666A patent/KR100443527B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100505410B1 (en) * | 1999-12-23 | 2005-08-05 | 주식회사 하이닉스반도체 | Row repair circuit |
| US9208879B2 (en) | 2012-07-26 | 2015-12-08 | SK Hynix Inc. | Fail address detector, semiconductor memory device including the same and method of detecting fail address |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100443527B1 (en) | 2004-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100200985B1 (en) | Redundant circuit apparatus | |
| US5355339A (en) | Row redundancy circuit of a semiconductor memory device | |
| JP2001273787A (en) | Semiconductor memory | |
| US20080279020A1 (en) | Semiconductor memory device | |
| US5854764A (en) | Sectorized electrically erasable and programmable non-volatile memory device with redundancy | |
| KR100297382B1 (en) | Semiconductor memory device with redundancy circuit | |
| JP2882369B2 (en) | Semiconductor storage device | |
| EP1398796B1 (en) | Dedicated redundancy circuits for different operations in a flash memory device and methods of operating the same | |
| US7259989B2 (en) | Non-volatile memory device | |
| KR20020054552A (en) | Redundancy circuit of semiconductor memory device | |
| US6950351B2 (en) | Repair circuit | |
| KR100633595B1 (en) | Semiconductor memory device and method of driving the same | |
| KR100281284B1 (en) | Column redundancy circuit | |
| KR100321152B1 (en) | Circuit of redundancy in semiconductor memory device | |
| KR100443527B1 (en) | ROW redundancy circuit | |
| JP2004213872A (en) | Flash memory device capable of repairing word line | |
| US5748526A (en) | Circuit for repair of flash memory cells and a method of repair | |
| KR960012792B1 (en) | Column redundancy circuit | |
| KR100255520B1 (en) | A cache memory device having excess data ram | |
| KR20010056795A (en) | Row redundancy circuit | |
| KR100304951B1 (en) | dolumn repair circuit for semiconductor memory device | |
| KR20050037144A (en) | Column repair circuit of memory device | |
| KR100197997B1 (en) | Local repair column line selecting apparatus of a semiconductor memory device | |
| KR100403959B1 (en) | Single cell circuit | |
| JP2859780B2 (en) | Semiconductor storage device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E801 | Decision on dismissal of amendment | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE AMENDMENT REQUESTED 20020218 Effective date: 20030429 |
|
| S901 | Examination by remand of revocation | ||
| E902 | Notification of reason for refusal | ||
| S601 | Decision to reject again after remand of revocation | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| GRNO | Decision to grant (after opposition) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |