KR20010004359A - 산소 플라즈마를 이용하여 수소확산을 방지하는 강유전체 메모리 소자 제조 방법 - Google Patents

산소 플라즈마를 이용하여 수소확산을 방지하는 강유전체 메모리 소자 제조 방법 Download PDF

Info

Publication number
KR20010004359A
KR20010004359A KR1019990024989A KR19990024989A KR20010004359A KR 20010004359 A KR20010004359 A KR 20010004359A KR 1019990024989 A KR1019990024989 A KR 1019990024989A KR 19990024989 A KR19990024989 A KR 19990024989A KR 20010004359 A KR20010004359 A KR 20010004359A
Authority
KR
South Korea
Prior art keywords
forming
oxygen
entire structure
insulating film
ferroelectric
Prior art date
Application number
KR1019990024989A
Other languages
English (en)
Other versions
KR100349684B1 (ko
Inventor
양우석
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990024989A priority Critical patent/KR100349684B1/ko
Publication of KR20010004359A publication Critical patent/KR20010004359A/ko
Application granted granted Critical
Publication of KR100349684B1 publication Critical patent/KR100349684B1/ko

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40111Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 금속배선간 절연막 및 페시베이션막 형성시 수소확산에 의한 강유전체 특성 저하를 효과적으로 방지할 수 있는 강유전체 메모리 소자 제조 방법에 관한 것으로, 층간절연막, 금속배선간 절연막 및 페시베이션막 형성 공정 전에 산소 플라즈마를 이용한 사전 처리를 실시하여 수소에 의한 손상을 방지하는데 그 특징이 있다.

Description

산소 플라즈마를 이용하여 수소확산을 방지하는 강유전체 메모리 소자 제조 방법{Method for forming feram capable of preventing hydrogen diffusion using oxygen plasma}
본 발명은 반도체 메모리 소자 제조 방법에 관한 것으로, 특히 수소 확산에 의한 강유전체 특성 저하를 방지할 수 있는 강유전체 메모리 소자 제조 방법에 관한 것이다.
반도체 메모리 소자에서 강유전체(ferroelectric) 재료를 캐패시터에 사용함으로써 기존 DRAM(Dynamic Random Access Memory) 소자에서 필요한 리프레쉬(refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되어왔다. FeRAM(ferroelectric random access memory) 소자는 비휘발성 메모리 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 기존의 DRAM에 필적하여 차세대 기억소자로 각광받고 있다.
FeRAM 소자의 축전물질로는 SrBi2Ta2O9(이하 SBT)와 Pb(Zr,Ti)O3(이하 PZT) 박막이 주로 사용된다. 강유전체는 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(remnant polarization) 상태를 갖고 있어 이를 박막화하여 비휘발성(nonvolatile) 메모리 소자로의 응용이 실현되고 있다. 강유전체 박막을 이용하는 비휘발성 메모리 소자는, 가해주는 전기장의 방향으로 분극의 방향을 조절하여 신호를 입력하고 전기장을 제거하였을 때 남아있는 잔류분극의 방향에 의해 디지털 신호 1과 0을 저장하는 원리를 이용한다.
FeRAM 소자에서 캐패시터의 강유전체 재료로서 PZT, SBT, SrxBiy(TaiNbj)2O9(이하 SBTN) 등의 페롭스카이트(perovskite) 구조를 갖는 강유전체를 사용하는 경우 통상적으로 Pt, Ir, Ru, Pt 합금 등의 금속으로 상부전극을 형성한다.
FeRAM 소자 제조시 절연막 형성 공정은 크게 층간절연막(inter-layer dielectric), 금속배선간 절연막(inter-metal dielectric) 및 페시베이션(passivation)막 형성 공정으로 대별된다.
이러한 절연막 형성 공정은 통상적으로 실란(silane, SiH4)과 같은 수소를 포함한 원료가스와 플라즈마를 사용하기 때문에 수소 원자, 이온 및 분자를 쉽게 발생시켜 이들이 강유전체로 확산하여 강유전체의 특성을 저하시키는 손상(hydrogen damage)을 유발한다.
이러한 문제점을 해결하기 위해서는 수소에 의한 손상을 유발하지 않는 절연막을 형성하는 제1 방법, 절연막 형성 후 600 ℃ 이상의 산소분위기에서 열처리를 실시하는 제2 방법 또는 절연막 형성 전에 ALD(Atomic Layer Deposition)법으로 Al2O3와 같은 수소확산방지막을 형성하는 제3 방법을 이용할 수 있다.
이중 제1 방법은 각각의 절연막 형성 공정에서 요구되는 특성, 예를 들면 층간절연막 및 금속배선간 절연막 형성 공정에서의 평탄화 특성과 페시베이션층에서의 수분 흡수 방지 특성 등을 만족시키면서 동시에 수소에 의한 손상 유발하지 않는 절연막 형성 공정을 개발하기가 현실적으로 어렵다.
제2 방법은 하부에 있는 Al 등의 금속배선 때문에 층간절연막 및 금속배선간 절연막 형성 공정에서는 적용할 수 없는 단점이 있다.
그리고, 제3 방법을 이용할 경우 Al2O3는 통상적인 SiO2계열의 절연막과 달리 식각이 어렵고, ALD법으로 형성시 증착속도가 5 Å/분 이하로 낮아 생산성이 떨어진다는 단점이 있다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 금속배선간 절연막 및 페시베이션막 형성시 수소확산에 의한 강유전체 특성 저하를 효과적으로 방지할 수 있는 강유전체 메모리 소자 제조 방법을 제공하는데 그 목적이 있다.
도1 내지 도5는 본 발명의 일실시예에 따른 FeRAM 제조 공정 단면도.
*도면의 주요 부분에 대한 도면부호의 설명*
20: 하부전극막 21: 강유전체막
22: 상부전극막 27, 30: Al막
23, 28, 31: 산소 플라즈마 처리된 계면
29: 금속배선간 절연막 32: 페시베이션막
상기와 같은 목적을 달성하기 위한 본 발명은 트랜지스터 형성이 완료된 반도체 기판 상에 하부전극, 강유전체막 및 상부전극으로 이루어지는 캐패시터를 형성하는 제1 단계; 산소를 이용한 플라즈마 처리를 실시하여 상기 제1 단계가 완료된 전체 구조 상에 산소 원자 및 이온을 잔류시키는 제2 단계; 및 상기 제2 단계가 완료된 전체 구조 상에 제1 층간절연막을 형성하는 제3 단계를 포함하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법을 제공한다.
상기 제3 단계 후, 상기 캐패시터와 상기 트랜지스터를 연결하는 제1 금속배선을 형성하는 제4 단계; 산소를 이용한 플라즈마 처리를 실시하여 상기 제4 단계가 완료된 전체 구조 상에 산소 원자 및 이온을 잔류시키는 제5 단계; 상기 제5 단계가 완료된 전체 구조 상에 금속배선간 절연막을 형성하는 제6 단계; 상기 제1 금속배선과 연결되는 제2 금속배선을 형성하는 제7 단계; 산소를 이용한 플라즈마 처리를 실시하여 상기 제1 단계가 완료된 전체 구조 상에 산소 원자 및 이온을 잔류시키는 제8 단계; 및 상기 제8 단계가 완료된 전체 구조 상에 페시베이션막을 형성하는 제9 단계를 더 포함한다.
본 발명은 층간절연막, 금속배선간 절연막 및 페시베이션막 형성 공정 전에 산소 플라즈마를 이용한 사전 처리를 실시하여 수소에 의한 손상을 방지하는데 그 특징이 있다.
수소에 의한 강유전체 특성 저하는 수소 원자 및 이온이 강유전체 내부로 확산하여 강유전체를 구성하고 있는 산소와 결합해서 H2O 분자를 형성함에 기인한 것으로 알려져 있다. PZT의 경우 강유전체 내부에 확산된 수소가 산소와 결합해서 H2O 분자를 형성하고 결과적으로 O-Ti-O 결합의 비대칭 스트레칭(antisymmetry stretching)을 유발하여 강유전 특성 저하가 일어난다고 알려져 있다.
본 발명은 층간절연막, 금속배선간 절연막 및 페시베이션막 형성 전에 산소 플라즈마 처리를 실시하여 하부층 상에 산소 원자 및 이온을 형성한 상태에서 층간절연막, 금속배선간 절연막 및 페시베이션막을 형성한다. 이에 따라 하부층 상에 형성된 산소 원자 및 이온이 강유전체로 확산하여 들어가는 수소 원자 및 이온과 반응하여 H2O 분자 또는 -OH 결합을 형성하여 손상을 유발하는 수소 원자 및 이온을 강유전체에 도달하기 전에 소모시킨다.
이와 같은 수소 확산 방지법은 종래의 방법과 비교할 때 다음과 같은 장점을 갖는다. 즉, 층간절연막, 금속배선간 절연막 및 페시베이션막 형성 공정에서 수소 손상을 고려함으로써 발생하는 공정의 제약을 해소할 수 있다. 또한, 600 ℃ 이상의 고온 산소 분위기에서 실시하는 회복 열처리 방법과는 달리 300 ℃ 이하의 저온 공정이 가능하므로 층간절연막 형성 공정에서 뿐만 아니라 하부에 Al 등의 금속배선층이 있는 금속배선간 절연막 및 페시베이션막 형성 공정 에도 적용할 수 있다. 그리고, Al2O3를 형성하는 경우와 같이 어려운 후속 식각 공정의 진행을 필요로하지 않는다.
이하, 첨부된 도면 도1 내지 도5를 참조하여 본 발명의 일실시예에 따른 FeRAM 소자 제조 방법을 상세히 설명한다.
먼저, 도1에 도시한 바와 같이 반도체 기판(10) 상에 형성된 게이트 절연막(12), 게이트 전극(13) 및 소오스·드레인(14)으로 이루어지는 트랜지스터 형성이 완료된 반도체 기판(10) 상부에 BPSG 등으로 제1 층간절연막(15)을 형성하고, 상기 제1 층간절연막(15) 내에 형성된 콘택홀을 통하여 상기 트랜지스터의 소오스·드레인(14)과 연결되는 비트라인(16)을 형성한다. 이어서, 비트라인(16) 형성이 완료된 전체 구조 상에 제2 층간절연막(17)을 형성하고, 제2 층간절연막(17) 상에 고온 산화막(high temperature oxide, HTO) 등으로 페시베이션 산화막(passivation oxide)(18)을 형성한다. 도면에서 도면부호 '11'은 필드 산화막을 나타낸다.
다음으로, 도2에 도시한 바와 같이 페시베이션 산화막(18) 상에 TiOx, Ti 등으로 접착층(adhesion layer)(19)을 형성하고, 접착층(19) 상에 Pt, Ir, Ru, Pt 합금, 단일산화물(RuO2, IrO2, (La,Sr)CoO3등) 또는 이들 금속과 산화물의 복합재료 등으로 하부전극막(20)을 형성한다.
이어서, 하부전극막(20) 상에 PbTiO3, (Pb, La)TiO3등의 페롭스카이트(perovskite) 또는 SrBi2Ta2O9, SrBi2(Ta,Nb)2O9등과 같은 Bi-레이어드(Bi-layered) 페롭스카이트 구조의 강유전체막(21)을 형성한다. 이어서, 강유전체막(21) 상에 Pt, Ir, Ru, Pt 합금, 단일산화물(RuO2, IrO2, (La,Sr)CoO3등) 또는 이들 금속과 산화물의 복합재료 등으로 상부전극막(22)을 형성한다.
다음으로, 마스크 공정 및 식각 공정 등으로 상부전극막(22), 강유전체막(21), 하부전극막(20)을 패터닝하여 캐패시터 패턴을 형성한다.
다음으로, 도3에 도시한 바와 같이 이후 층간절연막 형성시 발생하는 수소에 의한 강유전체 특성 저하를 방지하기 위하여 산소 플라즈마 처리를 실시하고, 전체 구조 상에 USG(undoped silicate glass) SiO2또는 BPSG(borophospho silicate glass)로 이루어지는 제3 층간절연막(24)을 형성한다.
이어서, 제3 층간절연막(24)을 선택적으로 식각하여 상부전극막(22)을 노출시키는 콘택홀을 형성하고, 이후의 금속 배선 및 확산방지막 형성 공정시 캐패시터의 특성이 저하되는 것을 방지하기 위하여 TiN 등으로 전체 구조 상에 제1 확산방지막(25)을 형성한다.
다음으로, 제1 확산방지막(25), 제3 층간절연막(24), 페시베이션 산화막(18), 제2 층간절연막(17) 및 제1 층간절연막(15)을 선택적으로 식각하여 반도체 기판(10)에 형성된 소오스·드레인(14)을 노출시키는 콘택홀을 형성하고, 상기 제1 확산방지막(25)을 패터닝하여 상부전극막과 접하는 제1 확산방지막(25) 패턴을 형성한다. 도3에서 도면부호 '23'은 산소 플라즈마 처리된 계면을 나타낸다.
다음으로, 도4에 도시한 바와 같이 캐패시터와 트랜지스터를 연결하는 금속배선(metalization)을 위하여 TiN/Ti 등의 적층구조로 이루어지는 제2 확산방지막(26)을 형성하고, Al막(27) 등의 금속막을 증착한 다음, Al막(27) 및 제2 확산방지막(26)을 패터닝하여 제1 금속배선을 형성한다.
다음으로, 도5에 도시한 바와 같이 금속배선간 절연막 형성시 발생하는 수소에 의한 강유전체 특성 저하를 방지하기 위하여 산소 플라즈마 처리를 실시하고, SiON/SOG(spin on glass)/SiOx의 적층 구조, USG 또는 BPSG로 이루어지는 금속배선간 절연막(29)을 형성하고, 제1 금속배선과 제2 금속배선과의 연결을 위한 비아(via) 콘택홀(도시하지 않음)을 형성하고, Al막(30) 등으로 제2 금속배선을 형성한다.
이후, 페시베이션막 형성 공정에서 발생하는 수소에 의한 강유전체 특성 저하를 방지하기 위하여 산소를 이용한 플라즈마 처리를 실시하고, 전체 구조 상에 Si3N4또는 USG 등으로 페시베이션막(32)을 형성한다.
도5에서 도면부호 '23', '28' 및 '31'은 산소 플라즈마 처리된 계면을 나타낸다.
상기 제3 층간절연막(24), 금속배선간 절연막(29) 및 페시베이션막(32) 형성 이전에 실시하는 플라즈마 처리 공정에서 플라즈마에 의한 손상을 감소시키기 위하여, 웨이퍼 표면으로부터 떨어진 곳에서 플라즈마를 발생시켜 산소 이온 및 원자를 형성한 후 웨이퍼 표면으로 플라즈마를 이동시키는 방식 즉, 원격(remote) 산소 플라즈마를 사용한다. 이때, 원격 산소 플라즈마 발생을 위하여 500 W 내지 2000 W의 마이크로 웨이브(microwave) 전력을 인가하며, 플라즈마 처리는 0.1 Torr 내지 10 Torr의 압력, 100 ℃ 내지 300 ℃ 기판 온도에서 1 분 내지 5 분 동안 실시한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 FeRAM 소자 제조 공정에서 층간절연막, 금속배선간 절연막 및 페시베이션막 형성 전에 산소를 이용한 플라즈마 처리를 실시함으로써 수소 확산에 의한 강유전체 특성 저하를 효과적으로 방지할 수 있다.

Claims (5)

  1. 강유전체 메모리 소자 제조 방법에 있어서,
    트랜지스터 형성이 완료된 반도체 기판 상에 하부전극, 강유전체막 및 상부전극으로 이루어지는 캐패시터를 형성하는 제1 단계;
    산소를 이용한 플라즈마 처리를 실시하여 상기 제1 단계가 완료된 전체 구조 상에 산소 원자 및 이온을 잔류시키는 제2 단계; 및
    상기 제2 단계가 완료된 전체 구조 상에 제1 층간절연막을 형성하는 제3 단계
    를 포함하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
  2. 제 1 항에 있어서,
    상기 제3 단계 후,
    상기 캐패시터와 상기 트랜지스터를 연결하는 제1 금속배선을 형성하는 제4 단계;
    산소를 이용한 플라즈마 처리를 실시하여 상기 제4 단계가 완료된 전체 구조 상에 산소 원자 및 이온을 잔류시키는 제5 단계;
    상기 제5 단계가 완료된 전체 구조 상에 금속배선간 절연막을 형성하는 제6 단계;
    상기 제1 금속배선과 연결되는 제2 금속배선을 형성하는 제7 단계;
    산소를 이용한 플라즈마 처리를 실시하여 상기 제1 단계가 완료된 전체 구조 상에 산소 원자 및 이온을 잔류시키는 제8 단계; 및
    상기 제8 단계가 완료된 전체 구조 상에 페시베이션막을 형성하는 제9 단계를 더 포함하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제2 단계, 상기 제5 단계 및 상기 제8 단계 각각은,
    상기 반도체 기판으로부터 상대적으로 먼 거리에서 플라즈마를 발생시키는 제10 단계; 및
    상기 제10 단계에서 발생한 상기 플라즈마를 상기 반도체 기판 쪽으로 보다 가깝게 이동시켜 플라즈마 처리를 실시하는 제11 단계
    를 포함하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
  4. 제 3 항에 있어서,
    상기 제11 단계에서,
    500 W 내지 2000 W의 마이크로 웨이브(microwave) 전력을 인가하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
  5. 제 4 항에 있어서,
    상기 제11 단계는,
    0.1 Torr 내지 10 Torr의 압력, 100 ℃ 내지 300 ℃ 기판 온도에서 1 분 내지 5 분 동안 실시하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
KR1019990024989A 1999-06-28 1999-06-28 산소 플라즈마를 이용하여 수소확산을 방지하는 강유전체 메모리 소자 제조 방법 KR100349684B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990024989A KR100349684B1 (ko) 1999-06-28 1999-06-28 산소 플라즈마를 이용하여 수소확산을 방지하는 강유전체 메모리 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990024989A KR100349684B1 (ko) 1999-06-28 1999-06-28 산소 플라즈마를 이용하여 수소확산을 방지하는 강유전체 메모리 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20010004359A true KR20010004359A (ko) 2001-01-15
KR100349684B1 KR100349684B1 (ko) 2002-08-22

Family

ID=19596458

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990024989A KR100349684B1 (ko) 1999-06-28 1999-06-28 산소 플라즈마를 이용하여 수소확산을 방지하는 강유전체 메모리 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR100349684B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853688B2 (en) 2012-08-07 2014-10-07 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the display apparatus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2917916B2 (ja) * 1996-06-12 1999-07-12 日本電気株式会社 強誘電体を用いた半導体集積回路とその製造方法
KR19980022179A (ko) * 1996-09-20 1998-07-06 문정환 반도체 메모리 소자의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853688B2 (en) 2012-08-07 2014-10-07 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the display apparatus
US9070605B2 (en) 2012-08-07 2015-06-30 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the display apparatus

Also Published As

Publication number Publication date
KR100349684B1 (ko) 2002-08-22

Similar Documents

Publication Publication Date Title
KR100329781B1 (ko) 수소확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법
KR20020004539A (ko) 수소확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법
US7633107B2 (en) Semiconductor device and manufacturing method thereof
KR100362189B1 (ko) 수소 확산을 방지할 수 있는 산화막 및 티타늄막 이중층을구비하는 반도체 메모리 소자 및 그 제조 방법
KR100362179B1 (ko) 수소 확산을 방지할 수 있는 산화막 및 티타늄막 이중층을구비하는 반도체 메모리 소자 및 그 제조 방법
KR100349684B1 (ko) 산소 플라즈마를 이용하여 수소확산을 방지하는 강유전체 메모리 소자 제조 방법
KR100604663B1 (ko) 이중 캐패시터 보호막 구비하는 강유전체 메모리 소자 및그 제조 방법
KR100333645B1 (ko) 수소 확산방지막으로서 지르코늄 산화막을 구비하는 반도체 메모리 소자 제조 방법
KR20010004369A (ko) 강유전체 메모리 소자의 캐패시터 및 그 제조 방법
KR100358137B1 (ko) 기저 층간절연막으로서 수소확산 방지를 위한 티타늄산화막을 구비하는 강유전체 메모리 소자의 제조 방법
KR100326255B1 (ko) 이리듐 및 산화이리듐의 적층구조로 이루어지는 캐패시터콘택 확산방지막을 구비하는 강유전체 메모리 소자 및 그제조 방법
KR100545702B1 (ko) 강유전체 메모리 소자의 캐패시터 확산방지막 형성 방법
KR100655137B1 (ko) 유기금속 화학기상증착법을 이용한 알루미나막 형성 방법및 그를 이용한 강유전체 메모리 소자 제조 방법
KR100399892B1 (ko) 강유전체 캐패시터 형성 방법
KR100296128B1 (ko) 강유전 메모리 소자의 캐패시터 제조 방법
KR100329783B1 (ko) 금속배선간 절연막을 평탄화시킬 수 있는 강유전체 메모리 소자 제조 방법
KR100358136B1 (ko) 산화이리듐 확산방지막을 구비하는 강유전체 메모리 소자및 그 제조 방법
KR20010005124A (ko) 수소 확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법
KR100358150B1 (ko) 수소 저장 금속막을 이용하여 수소확산을 방지하는 강유전체메모리 소자 제조 방법
KR20020006086A (ko) 알루미나 스퍼터링 증착을 이용한 반도체 메모리 소자제조 방법
KR20010061370A (ko) 금속배선 상에 스핀 온 글래스막을 구비하는 강유전체메모리 소자 및 그 제조 방법
KR100599432B1 (ko) 강유전체 메모리 소자의 금속배선 형성 방법
KR20020002570A (ko) 반응성 이온식각에 의한 강유전체 캐패시터 특성 저하를방지할 수 있는 강유전체 메모리 소자 제조 방법
KR100329784B1 (ko) 폴리머를 이용하여 금속배선 형성 공정 중의 강유전체 캐패시터 특성 열화를 방지하는 방법
KR20090000361A (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee