KR20010004152A - Apparatus for displaying digital on screen display signal with halftone - Google Patents

Apparatus for displaying digital on screen display signal with halftone Download PDF

Info

Publication number
KR20010004152A
KR20010004152A KR1019990024767A KR19990024767A KR20010004152A KR 20010004152 A KR20010004152 A KR 20010004152A KR 1019990024767 A KR1019990024767 A KR 1019990024767A KR 19990024767 A KR19990024767 A KR 19990024767A KR 20010004152 A KR20010004152 A KR 20010004152A
Authority
KR
South Korea
Prior art keywords
signal
osd
screen display
halftone
selection
Prior art date
Application number
KR1019990024767A
Other languages
Korean (ko)
Inventor
정해룡
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990024767A priority Critical patent/KR20010004152A/en
Publication of KR20010004152A publication Critical patent/KR20010004152A/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005Adapting incoming signals to the display format of the display terminal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information

Abstract

PURPOSE: A device for displaying digital OSD(on screen display) signal by half tone method is provided to improve a user interface environment by displaying digital OSD signal by half tone method when processing digital video signals. CONSTITUTION: The device for displaying digital OSD signal by half tone method includes a frequency demultiplying part(20), a masking part(22), a first selecting part(24) and a second selecting part(26). The frequency demultiplying part(20) receives pixel clock and does frequency demultiplication. The masking part(22) masks the demultiplied pixel clock by responding to blank signal which is enabled only when OSD signal is inputted. The first selecting part(24) outputs masked signals output from the masking part(22) or the blank signals selectively by responding to half tone selecting signals. The second selecting part(26) outputs the OSD signal or background image signal selectively by responding to signals output from the first selecting part(24).

Description

디지털 온 스크린 디스플레이 신호를 하프톤 방식으로 디스플레이하기 위한 장치{APPARATUS FOR DISPLAYING DIGITAL ON SCREEN DISPLAY SIGNAL WITH HALFTONE}Device for displaying digital on-screen display signal in halftone method {APPARATUS FOR DISPLAYING DIGITAL ON SCREEN DISPLAY SIGNAL WITH HALFTONE}

본 발명은 TV, 모니터, PDP(plasma display panel) 장치 등과 같은 디스플레이 장치에서 온 스크린 디스플레이(On Screen Display, 이하 OSD라 칭함) 신호를 하프톤(halftone) 방식으로 디스플레이하기 위한 장치에 관한 것으로서, 특히 디지털 신호 처리된 OSD 신호를 하프톤 방식으로 디스플레이하기 위한 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device for displaying an On Screen Display (OSD) signal in a halftone manner in a display device such as a TV, a monitor, a plasma display panel (PDP) device, and the like. An apparatus for displaying a digital signal processed OSD signal in a halftone manner.

일반적으로, OSD 신호는 디스플레이 장치의 키 입력에 의해 선택된 화면 조절 모드 및 조절 상태를 디스플레이하는 문자 신호를 의미한다.In general, the OSD signal refers to a text signal displaying a screen adjustment mode and an adjustment state selected by a key input of the display device.

또한, 하프톤 방식은 화면 상에 단순히 문자만을 디스플레이하는 것이 아니라 상기의 OSD 문자와 배경화면이 겹쳐져 동시에 보이도록 디스플레이하는 방식이다.In addition, the halftone method is a method of displaying the OSD text and the background screen so that they are simultaneously displayed instead of simply displaying the text on the screen.

아날로그 방식으로 비디오 신호를 처리하는 종래에는, 고급의 상용 OSD IC(Integrated Chip)를 사용하여, OSD 신호를 하프톤 방식으로 디스플레이하는 기능을 제공하였다.Conventionally, a video signal is processed in an analog manner, using an advanced commercially available OSD IC (Integrated Chip) to provide a function of displaying an OSD signal in a halftone manner.

그러나, 최근에 많이 사용되고 있는 방식인 디지털 비디오 신호 처리에서는 아날로그 비디오 신호를 샘플링하여 디지털 신호로 처리함으로써, 종래의 아날로그 방식의 OSD IC를 직접 사용하여 디지털 OSD 신호를 디스플레이하는 것이 불가능하다.However, in digital video signal processing, which has been widely used in recent years, it is impossible to display a digital OSD signal using a conventional analog OSD IC directly by sampling and processing an analog video signal into a digital signal.

따라서, 디지털 전용의 OSD IC가 없는 상태에서 디지털 OSD 문자를 디스플레이하기 위해 종래에는 스위치 기능을 하는 논리 회로를 구비하여 종래의 아날로그 방식을 지원하는 OSD IC의 OSD 신호와 배경 화면 사이를 스위칭하는 방식으로 화면에 OSD 문자를 디스플레이하였다.Therefore, in order to display digital OSD characters in the absence of a digital dedicated OSD IC, a conventional switching circuit is provided to switch between the OSD signal and the background screen of the OSD IC supporting a conventional analog method. OSD characters were displayed on the screen.

도 1은 종래의 스위칭 방식으로 OSD 문자를 디스플레이하는 장치의 블록도로서, OSD IC로부터 출력되어 입력되는 R 또는 G 또는 B의 OSD 문자 신호에 응답하여 해당 컬러의 정해진 높은 휘도값 또는 해당 컬러의 정해진 낮은 휘도 값을 선택적으로 출력하는 8비트 2×1 멀티플렉서(10)와, OSD 문자 신호가 입력되는 경우에 항상 인에이블되는 OSD BLANK 신호에 응답하여 멀티플렉서(10)로부터 출력되는 값 또는 8비트의 배경 이미지를 선택적으로 출력하는 8비트 2×1 멀티플렉서(12)로 이루어진다.1 is a block diagram of an apparatus for displaying OSD characters in a conventional switching scheme, wherein a predetermined high luminance value of a corresponding color or a predetermined color of a corresponding color is determined in response to an OSD character signal of an R or G or B output from an OSD IC. 8-bit 2x1 multiplexer 10 for selectively outputting low luminance values, and an 8-bit background or value output from the multiplexer 10 in response to an OSD BLANK signal that is always enabled when an OSD text signal is input It consists of an 8-bit 2x1 multiplexer 12 that selectively outputs an image.

종래의 장치는 8비트 멀티플렉서(10)에서 OSD 문자 신호에 따라 OSD 문자 신호가 존재하고 해당 컬러가 있으면 해당 컬러의 정해진 높은 휘도값을 선택하여 출력하고, 해당 컬러가 없으면 해당 컬러의 정해진 낮은 휘도 값을 선택하여 출력한다. 그리고, 8비트 멀티플렉서(12)에서 OSD BLANK 신호가 인에이블된 경우에 멀티플렉서(10)로부터 출력되는 값을 선택하여 화면에 디스플레이되는 이미지 신호로 출력하고, OSD BLANK 신호가 디스에이블된 경우에 8비트의 배경 이미지를 선택하여 출력한다.The conventional apparatus selects and outputs a predetermined high luminance value of a corresponding color if an OSD character signal exists and a corresponding color is output according to the OSD character signal in the 8-bit multiplexer 10, and if there is no corresponding color, the predetermined low luminance value of the corresponding color is selected. Select to print. In addition, when the OSD BLANK signal is enabled in the 8-bit multiplexer 12, a value output from the multiplexer 10 is selected and output as an image signal displayed on the screen, and 8-bit when the OSD BLANK signal is disabled. Select and print the background image.

따라서, 종래의 장치에서는 OSD BLANK 신호의 인에이블 및 디스에이블 상태에 따라 배경이미지와 OSD 문자를 스위칭하여 디스플레이 이미지 신호로 출력함으로써, 원하는 컬러의 OSD 문자를 화면에 디스플레이한다.Therefore, in the conventional apparatus, the OSD image of the desired color is displayed on the screen by switching the background image and the OSD character as a display image signal by switching the background image and the OSD character according to the enable and disable states of the OSD BLANK signal.

그러나, 이러한 종래의 장치는 OSD BLANK 신호를 이용한 스위칭 동작으로 OSD 문자 영역 안에 배경 이미지가 나타나도록 OSD 문자를 디스플레이할 수 없다. 즉, 이러한 종래의 장치는 디지털 OSD 문자를 하프톤 방식으로 화면에 디스플레이하는 것이 불가능하다.However, such a conventional device cannot display the OSD text so that the background image appears in the OSD text area by the switching operation using the OSD BLANK signal. That is, such a conventional device is unable to display digital OSD characters on the screen in a halftone manner.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 디지털 비디오 신호 처리 시 디지털 온 스크린 디스플레이 신호를 하프톤 방식으로 디스플레이하여 사용자 인터페이스 환경을 개선한 장치를 제공하는데 그 목적이 있다.An object of the present invention is to provide an apparatus for improving a user interface environment by displaying a digital on-screen display signal in a halftone manner when processing a digital video signal.

도 1은 종래의 스위칭 방식으로 OSD 문자를 디스플레이하는 장치의 블록도.1 is a block diagram of an apparatus for displaying OSD characters in a conventional switching scheme.

도 2는 디지털 OSD 신호를 하프톤 방식으로 디스플레이하기 위한 본 발명의 장치를 도시한 일실시 블록도.2 is an embodiment block diagram illustrating an apparatus of the present invention for displaying a digital OSD signal in a halftone manner.

* 도면의 주요 부분에 대한 설명* Description of the main parts of the drawing

10, 26 : 8비트 2×1 멀티플렉서 20 : 분주 회로10, 26: 8-bit 2x1 multiplexer 20: Divider circuit

22 : 앤드 게이트 24 : 2×1 멀티플렉서22: AND gate 24: 2 × 1 multiplexer

상기 목적을 달성하기 위한 본 발명은, 디지털 온 스크린 디스플레이 신호를 하프톤 방식으로 디스플레이하기 위한 장치에 있어서, 픽셀 클럭을 입력받아 주파수 분주하기 위한 주파수 분주 수단; 상기 온 스크린 디스플레이 신호가 입력될 시에만 인에이블되는 블랭크 신호에 응답하여 상기 주파수 분주 수단으로부터의 분주된 픽셀 클럭을 마스킹하기 위한 마스킹 수단; 상기 하프톤 방식으로 디스플레이할 것인지를 나타내는 하프톤 선택 신호에 응답하여 상기 마스킹 수단으로부터 출력되는 마스킹된 신호 또는 상기 블랭크 신호를 선택적으로 출력하기 위한 제1 선택 수단; 및 상기 제1 선택 수단으로부터 출력되는 신호에 응답하여 상기 온 스크린 디스플레이 신호 또는 배경 이미지 신호를 선택적으로 출력하기 위한 제2 선택 수단을 포함하여 이루어진다.According to an aspect of the present invention, there is provided an apparatus for displaying a digital on-screen display signal in a halftone manner, the apparatus comprising: frequency division means for frequency-dividing a pixel clock; Masking means for masking a divided pixel clock from said frequency division means in response to a blank signal enabled only when said on-screen display signal is input; First selection means for selectively outputting the masked signal or the blank signal output from the masking means in response to a halftone selection signal indicating whether to display in the halftone manner; And second selection means for selectively outputting the on-screen display signal or the background image signal in response to the signal output from the first selection means.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

먼저, 본 발명의 장치를 간략히 요약하면 종래의 스위칭 동작으로 OSD 문자를 화면에 디스플레이하되, 픽셀 클럭(pixel clock)을 사용하여 상기 스위칭 동작을 제어함으로써 하프톤 방식으로 디지털 OSD 신호를 디스플레이한다.First, briefly summarizing the apparatus of the present invention displays the OSD characters on the screen in a conventional switching operation, but displays the digital OSD signal in a halftone manner by controlling the switching operation using a pixel clock.

도 2는 디지털 OSD 신호를 하프톤 방식으로 디스플레이하기 위한 본 발명의 장치를 도시한 일실시 블록도로서, OSD IC로부터 출력되어 입력되는 R 또는 G 또는 B의 OSD 문자 신호에 응답하여 해당 컬러의 정해진 높은 휘도값 또는 해당 컬러의 정해진 낮은 휘도 값을 선택적으로 출력하는 8비트 2×1 멀티플렉서(10)와, 픽셀 클럭을 입력받아 2배 주파수 분주하는 분주 회로(20)와, 일입력단으로 분주 회로(20)로부터 출력되는 분주된 클럭 신호를 인가받고 타입력단으로 OSD 문자 신호가 입력되는 경우에 항상 인에이블되는 OSD BLANK 신호를 인가받는 앤드 게이트(22)와, OSD 신호를 하프톤 방식으로 디스플레이할 것인지를 나타내는 하프톤 선택 신호에 응답하여 앤드 게이트(22)의 출력 신호 또는 OSD BLANK 신호를 선택적으로 출력하는 2×1 멀티플렉서(24)와, 멀티플렉서(24)의 출력 신호에 응답하여 멀티플렉서(10)로부터 출력되는 값 또는 8비트의 배경 이미지를 선택적으로 출력하는 8비트 2×1 멀티플렉서(26)로 이루어진다.FIG. 2 is a block diagram showing an apparatus of the present invention for displaying a digital OSD signal in a halftone manner, in which a color of a corresponding color is determined in response to an OSD character signal of R, G, or B output from an OSD IC. An 8-bit 2x1 multiplexer 10 for selectively outputting a high luminance value or a predetermined low luminance value of the corresponding color, a dividing circuit 20 for dividing the pixel clock twice by frequency, and a dividing circuit at one input terminal ( 20, the AND gate 22, which receives the OSD BLANK signal, which is always enabled when the divided clock signal output from 20) is input and the OSD text signal is input to the type power stage, and displays the OSD signal in a halftone manner. A 2x1 multiplexer 24 and a multiplexer 24 for selectively outputting the output signal of the AND gate 22 or the OSD BLANK signal in response to a halftone selection signal indicating. An 8-bit 2x1 multiplexer 26 selectively outputs a value output from the multiplexer 10 or an 8-bit background image in response to an output signal of.

본 발명에서 하프톤을 구현하는 방법을 설명한다.A method of implementing halftones in the present invention will be described.

본 발명은 하프톤 방식으로 OSD 신호를 출력하고자 할 때, 픽셀 클럭을 2배로 분주하고 분주한 픽셀 클럭과 OSD BLANK 신호를 논리곱하여 OSD 문자가 출력되는 영역에서만 클럭킹하는 2배 분주된 픽셀 클럭을 출력하도록 마스킹 동작하고, 그 픽셀 클럭에 맞추어 멀티플렉서(10)로부터 출력되는 신호와 배경 이미지를 번갈아가면서 화면에 디스플레이함으로써, 배경화면 위에 OSD 문자가 겹쳐서 디스플레이되는 것과 같은 효과를 나타내어 하프톤을 구현한다.When the OSD signal is to be output in a halftone method, the pixel clock is divided twice, and the divided pixel clock is multiplied by the OSD BLANK signal to output a double divided pixel clock clocked only in an area where the OSD text is output. The masking operation is performed so that the signal output from the multiplexer 10 and the background image are alternately displayed on the screen in accordance with the pixel clock, thereby implementing halftones by displaying OSD characters superimposed on the background screen.

즉, 분주 회로(20)를 통해 픽셀 클럭을 2분주하고, 앤드 게이트(22)에서 2분주된 픽셀 클럭 신호와 OSD BLANK 신호를 논리곱하여 OSD 문자 신호가 입력되는 동안에만(OSD BLANK 신호는 OSD 문자 신호가 입력되는 동안에만 인에이블된다.) 2분주된 픽셀 클럭이 멀티플렉서(24)의 입력단으로 인가된다. 그리고, 멀티플렉서(24)는 하프톤 선택 신호에 의해 하프톤 방식으로 OSD 문자를 출력하고자할 때는 앤드 게이트(22)의 출력을 선택하여 출력하고, 하프톤 방식을 사용하지 않고 OSD 문자를 출력하고자할 때는 OSD BLANK를 선택하여 출력한다.That is, the pixel clock is divided by two through the division circuit 20, and the pixel clock signal divided by two at the AND gate 22 is multiplied by the OSD BLANK signal only while the OSD character signal is inputted (the OSD BLANK signal is displayed as the OSD character). Enabled only while a signal is input.) A two-division pixel clock is applied to the input of the multiplexer 24. The multiplexer 24 selects and outputs the output of the AND gate 22 when the OSD character is to be output in the halftone method by the halftone selection signal, and outputs the OSD character without using the halftone method. In this case, select OSD BLANK to print.

계속해서, 하프톤 방식으로 OSD 문자를 출력하고자 하는 경우에 멀티플렉서(26)는 멀티플렉서(24)로부터 출력되는 2분주된 픽셀 클럭을 선택 신호로 인가받아, 2분주된 픽셀 클럭에 동기하여 2개의 픽셀마다 번갈아가면서 멀티플렉서(10)로부터의 OSD 문자와 배경 이미지를 출력함으로써 배경화면 위에 OSD 문자가 겹쳐서 디스플레이되는 것과 같은 효과를 나타내어 하프톤을 구현한다.Subsequently, when the OSD character is to be output in a halftone manner, the multiplexer 26 receives a two-divided pixel clock output from the multiplexer 24 as a selection signal and synchronizes two pixels in synchronization with the two-divided pixel clock. By alternately outputting the OSD characters and the background image from the multiplexer 10, the half-tone is realized by displaying the OSD characters overlaid on the background screen.

한편, 하프톤 방식을 사용하지 않는 경우에는 멀티플렉서(24)로부터 OSD BLANK 신호가 출력되어 멀티플렉서(26)의 선택신호로 OSD BLANK가 인가되어 상기 도 1의 종래 장치와 동일하게 동작한다.On the other hand, when the halftone method is not used, the OSD BLANK signal is output from the multiplexer 24, and the OSD BLANK is applied as the selection signal of the multiplexer 26 to operate in the same manner as the conventional apparatus of FIG.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상기와 같이 이루어지는 본 발명은, 픽셀 클럭을 분주하는 분주 회로 및 스위칭 회로를 구비하여 디지털 비디오 신호 처리 시 디지털 온 스크린 디스플레이 신호를 하프톤 방식으로 디스플레이함으로써 사용자 인터페이스 환경을 개선할 수 있는 효과가 있다.According to the present invention as described above, a divider circuit and a switching circuit for dividing a pixel clock are provided to display a digital on-screen display signal in a halftone manner during digital video signal processing, thereby improving the user interface environment.

Claims (6)

디지털 온 스크린 디스플레이 신호를 하프톤 방식으로 디스플레이하기 위한 장치에 있어서,An apparatus for displaying a digital on screen display signal in a halftone manner, 픽셀 클럭을 입력받아 주파수 분주하기 위한 주파수 분주 수단;Frequency division means for frequency-dividing a pixel clock; 상기 온 스크린 디스플레이 신호가 입력될 시에만 인에이블되는 블랭크 신호에 응답하여 상기 주파수 분주 수단으로부터의 분주된 픽셀 클럭을 마스킹하기 위한 마스킹 수단;Masking means for masking a divided pixel clock from said frequency division means in response to a blank signal enabled only when said on-screen display signal is input; 상기 하프톤 방식으로 디스플레이할 것인지를 나타내는 하프톤 선택 신호에 응답하여 상기 마스킹 수단으로부터 출력되는 마스킹된 신호 또는 상기 블랭크 신호를 선택적으로 출력하기 위한 제1 선택 수단; 및First selection means for selectively outputting the masked signal or the blank signal output from the masking means in response to a halftone selection signal indicating whether to display in the halftone manner; And 상기 제1 선택 수단으로부터 출력되는 신호에 응답하여 상기 온 스크린 디스플레이 신호 또는 배경 이미지 신호를 선택적으로 출력하기 위한 제2 선택 수단Second selection means for selectively outputting the on-screen display signal or the background image signal in response to the signal output from the first selection means 을 포함하여 이루어지는 장치.Device comprising a. 제 1 항에 있어서, 상기 주파수 분주 수단은,The method of claim 1, wherein the frequency division means, 상기 픽셀 클럭을 2배 분주하여 출력하는 2배 주파수 분주 수단인 것을 특징으로 하는 장치.And double frequency division means for dividing and outputting the pixel clock twice. 제 1 항에 있어서, 상기 마스킹 수단은,The method of claim 1, wherein the masking means, 일입력단으로 상기 분주된 픽셀 클럭을 인가받고 타입력단으로 상기 블랭크 신호를 입력받아 논리곱하기 위한 논리곱 수단Logical multiplication means for receiving the divided pixel clock to one input terminal and receiving and blanking the blank signal to a type force stage 을 포함하여 이루어지는 장치.Device comprising a. 제 1 항에 있어서, 상기 제1 선택 수단은,The method of claim 1, wherein the first selection means, 선택신호 입력단으로 상기 하프톤 선택 신호를 입력받고, 제1 입력단으로 상기 마스킹 수단으로부터 출력되는 마스킹된 신호를 입력받고 제2 입력단으로 상기 블랭크 신호를 입력받는 멀티플렉서A multiplexer receiving the halftone selection signal through a selection signal input terminal, a masked signal output from the masking means to a first input terminal, and a blank signal to a second input terminal; 를 포함하여 이루어지는 장치.Device comprising a. 제 1 항에 있어서, 상기 제2 선택 수단은,The method of claim 1, wherein the second selection means, 선택신호 입력단으로 상기 제1 선택 수단의 출력 신호를 입력받고, 제1 입력단으로 상기 온 스크린 디스플레이 신호를 입력받고 제2 입력단으로 상기 배경 이미지 신호를 입력받는 멀티플렉서A multiplexer which receives an output signal of the first selection means through a selection signal input terminal, receives the on-screen display signal through a first input terminal, and receives the background image signal through a second input terminal. 를 포함하여 이루어지는 장치.Device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 온 스크린 디스플레이 신호에 응답하여 상기 온 스크린 디스플레이 신호의 해당 컬러에 대한 소정 크기의 제1 휘도값 또는 상기 해당 컬러에 대한 상기 제1 휘도값보다 낮은 제2 휘도 값을 상기 제2 선택 수단의 일입력으로 선택적으로 출력하기 위한 제3 선택 수단A second luminance value lower than a first luminance value of a predetermined magnitude for a corresponding color of the on-screen display signal or a second luminance value lower than the first luminance value for the corresponding color in response to the on-screen display signal; Third selecting means for selectively outputting to an input 을 포함하여 이루어지는 장치.Device comprising a.
KR1019990024767A 1999-06-28 1999-06-28 Apparatus for displaying digital on screen display signal with halftone KR20010004152A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990024767A KR20010004152A (en) 1999-06-28 1999-06-28 Apparatus for displaying digital on screen display signal with halftone

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990024767A KR20010004152A (en) 1999-06-28 1999-06-28 Apparatus for displaying digital on screen display signal with halftone

Publications (1)

Publication Number Publication Date
KR20010004152A true KR20010004152A (en) 2001-01-15

Family

ID=19596082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990024767A KR20010004152A (en) 1999-06-28 1999-06-28 Apparatus for displaying digital on screen display signal with halftone

Country Status (1)

Country Link
KR (1) KR20010004152A (en)

Similar Documents

Publication Publication Date Title
US6664970B1 (en) Display apparatus capable of on-screen display
EP1827013A2 (en) Panel-type image display device and liquid crystal television
KR20050001057A (en) Apparatus and method for displaying double picture at the same time
EP1715698A1 (en) White balance adjustment device and video display device
KR20010039340A (en) Device for connective recognition and method for input selection of outside input
KR20010004152A (en) Apparatus for displaying digital on screen display signal with halftone
KR960003321A (en) Background compensation circuit using on screen display signal
KR100405275B1 (en) Character display device
JP2854353B2 (en) Blue back circuit
KR0129024B1 (en) Osd signal generator
KR0130355Y1 (en) Tv for output to pip of the menu picture
JP3918272B2 (en) On-screen display device
KR970006132Y1 (en) On screen display apparatus
KR0123732B1 (en) Half tone processing circuit
KR100387349B1 (en) On Screen Display Apparatus
KR20000010299U (en) HALF TONE On-Screen Display (OSD) Device
JP2002341846A (en) Digital video signal processor
KR0170969B1 (en) The image signal mute apparatus of a channel transfer tine from pdp tv
KR101200412B1 (en) Display apparatus
KR960012011B1 (en) On-screen switching circuit of pip tv sub-screen
JPH09130824A (en) Video processing method at character display of video device
US5181099A (en) Composite video signal generator
JPH06202602A (en) Display mode switching controller
JPH08111826A (en) Video signal processing circuit
JPH06233210A (en) On-screen display circuit

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application