KR20010004110A - 강유전체 메모리 소자의 기준 전압 발생 장치 - Google Patents

강유전체 메모리 소자의 기준 전압 발생 장치 Download PDF

Info

Publication number
KR20010004110A
KR20010004110A KR1019990024721A KR19990024721A KR20010004110A KR 20010004110 A KR20010004110 A KR 20010004110A KR 1019990024721 A KR1019990024721 A KR 1019990024721A KR 19990024721 A KR19990024721 A KR 19990024721A KR 20010004110 A KR20010004110 A KR 20010004110A
Authority
KR
South Korea
Prior art keywords
bit line
reference voltage
cell
capacitor
ferroelectric
Prior art date
Application number
KR1019990024721A
Other languages
English (en)
Other versions
KR100373345B1 (ko
Inventor
김덕주
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR10-1999-0024721A priority Critical patent/KR100373345B1/ko
Publication of KR20010004110A publication Critical patent/KR20010004110A/ko
Application granted granted Critical
Publication of KR100373345B1 publication Critical patent/KR100373345B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2297—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 레퍼런스셀에 "하이" 데이터를 저장하고 레퍼런스비트라인에 선형 커패시터를 구비하여 상기 커패시터를 조정함으로써 상기 레퍼런스비트라인이 안정된 기준 전압을 가지도록 한 강유전체 메모리 소자의 기준 전압 발생 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 제1 비트라인 및 제2 비트라인의 전압차를 감지하여 증폭하는 감지 증폭기 및 스위칭 트랜지스터와 강유전체 커패시터를 구비하여 데이터를 저장하는 메모리 셀을 구비하는 강유전체 메모리 소자의 기준 전압 발생 장치에 있어서, 제1 레퍼런스비트라인에 연결되어 상기 제1 비트라인으로 기준 전압을 전달하기 위한 제1 레퍼런스셀; 제2 레퍼런스비트라인에 연결되어 상기 제2 비트라인으로 상기 기준 전압을 전달하기 위한 제2 레퍼런스셀; 상기 제1 레퍼런스비트라인 및 접지전원단 사이에 연결되는 제1 선형 커패시터; 및 상기 제2 레퍼런스비트라인 및 접지전원단 사이에 연결되는 제2 선형 커패시터를 포함하여, 상기 제1 레퍼런스셀로부터 인가되는 전하와 상기 제1 선형 커패시터의 전하 간의 전하 공유를 통해 상기 제1 레퍼런스비트라인을 상기 기준 전압 레벨을 안정화하고, 상기 제2 레퍼런스셀로부터 인가되는 전하와 상기 제2 선형 커패시터의 전하 간의 전하 공유를 통해 상기 제2 레퍼런스비트라인을 상기 기준 전압 레벨을 안정화한다.

Description

강유전체 메모리 소자의 기준 전압 발생 장치{APPARATUS FOR GENERATING REFERENCE VOLTAGE IN FERROELECTRIC MEMORY DEVICE}
본 발명은 강유전체 커패시터 메모리 셀을 사용한 비휘발성 강유전체 반도체 메모리 소자에 관한 것으로서, 특히 저장된 정보의 '읽기' 시 감지 증폭 동작의 기준 전압이 되는 기준 전압을 발생하기 위한 기준 전압 발생 장치에 관한 것이다.
일반적으로, 강유전체 반도체 메모리 소자의 데이터 읽기 동작은 데이터를 저장하고 있는 강유전체 커패시터 양단에 전압을 인가하여 유기되는 전하량의 변화 정도를 감지하여 데이터화함으로써 강유전체 커패시터에 저장된 정보를 읽는다.
도 1은 종래 기술에 따른 기준 전압 발생 장치의 회로도(IEEE. Journal of Solid State Circuits, VOL.31, NO.11, NOVEMBER 1996)이다.
도면에서, 종래의 기준 전압 발생 장치는 "로우(low)" 데이터가 저장된 레퍼런스셀(100)과 "하이(high)"데이터가 저장된 레퍼런스셀(110)을 구비하여 강유전체 메모리 소자의 데이터 읽기 동작 시 필요한 기준 전압을 생성한다. 이때, 레퍼런스셀(100, 110)은 각각 강유전체 메모리 셀과 동일하게 1개의 강유전체 커패시터(C0 또는 C1)와 1개의 스위칭 트랜지스터(N0 또는 N1)로 이루어진다.
도 2는 상기 도 1의 강유전체 커패시터의 Q-V 특성 그래프이다.
도 1 및 도 2를 참조하여, 종래의 기준 전압 발생 장치의 동작을 아래에 설명한다.
먼저, 레퍼런스셀(100, 110)에 저장된 셀 데이터를 읽기 위하여 레퍼런스워드라인(RWL, Reference Word Line)에 "하이"를 인가하면, 레퍼런스셀(100)의 스위칭 트랜지스터(N0)가 턴온되어 레퍼런스비트라인(RBL1)에는 도 2의 Q0만큼의 전하가 실리고, 레퍼런스셀(110)의 스위칭 트랜지스터(N1)가 턴온되어 레퍼런스비트라인(RBL2)으로는 도 2의 Q1만큼의 전하가 실리게 된다. 이때, 2개의 레퍼런스비트라인(RBL1, RBL2)을 이퀄라이즈시키는 신호(ERL, Equalizing Reference Line)를 "하이"로 인가하면, 2개의 레퍼런스비트라인(RBL1, RBL2)은 도 2에 도시된 바와 같이 Qr만큼의 전하를 공유(charge sharing)하여 기준 전압(Vr)이 생성된다. 이때 생성된 기준 전압(Vr)은 "하이" 데이터가 실린 비트라인 전압을 "V1", "로우" 데이터가 실린 비트라인 전압을 "V0"이라 하는 경우에 "Vr = (V1 + V0)/2"가 된다.
그러나, 상기한 바와 같은 종래의 기준 전압 발생 장치는 레퍼런스비트라인(RBL1, RBL2)에 기생 커패시터(parasitic capacitor)가 없는 이상적인 경우에서만 "하이" 데이터와 "로우" 데이터의 중간값(즉, 기준전압)이 레퍼런스비트라인에 실린다. 도 1에 도시된 바와 같이, 실제 레퍼런스비트라인(RBL1, RBL2)에는 여러 개의 NMOS 트랜지스터들이 연결되어 접합 커패시터와 같은 기생 커패시터가 존재하고 이러한 기생 커패시터에 의해서 실제 레퍼런스비트라인(RBL1, RBL2)에 공유되는 전하량은 Qr보다 작게 된다.
따라서, 종래의 기준 전압 발생 장치에서 생성되는 기준 전압(Vr)은 "Vr = (V1 + V0)/2"보다 작아져 "로우" 데이터를 읽을 때의 센싱 마진인 dV(Vr - V0)보다 작게 되어 "로우" 데이터의 읽기 시 오동작하게 되는 문제가 발생한다.
본 발명은, 레퍼런스셀에 "하이" 데이터를 저장하고 레퍼런스비트라인에 선형 커패시터를 구비하여 상기 커패시터를 조정함으로써 상기 레퍼런스비트라인이 안정된 기준 전압을 가지도록 한 강유전체 메모리 소자의 기준 전압 발생 장치를 제공하는데 그 목적이 있다.
도 1은 종래 기술에 따른 기준 전압 발생 장치의 회로도.
도 2는 상기 도 1의 강유전체 커패시터의 Q-V 특성 그래프.
도 3은 본 발명의 일실시예에 따른 기준 전압 발생 장치의 회로도.
도 4는 상기 도 3의 강유전체 커패시터의 Q-V 특성 그래프.
도 5는 본 발명의 일실시예에 따른 상기 도 3의 기준전압발생장치를 채용하여 구성한 강유전체 메모리 소자의 일실시 구성도.
도 6은 상기 도 5의 강유전체 메모리 소자를 구동시키기 위한 신호도.
* 도면의 주요 부분에 대한 설명
200, 210 : 레퍼런스셀 220 : 프리차지부
230 : 스위칭부
상기 목적을 달성하기 위한 본 발명은, 제1 비트라인 및 제2 비트라인의 전압차를 감지하여 증폭하는 감지 증폭기 및 스위칭 트랜지스터와 강유전체 커패시터를 구비하여 데이터를 저장하는 메모리 셀을 구비하는 강유전체 메모리 소자의 기준 전압 발생 장치에 있어서, 제1 레퍼런스비트라인에 연결되어 상기 제1 비트라인으로 기준 전압을 전달하기 위한 제1 레퍼런스셀; 제2 레퍼런스비트라인에 연결되어 상기 제2 비트라인으로 상기 기준 전압을 전달하기 위한 제2 레퍼런스셀; 상기 제1 레퍼런스비트라인 및 접지전원단 사이에 연결되는 제1 선형 커패시터; 및 상기 제2 레퍼런스비트라인 및 접지전원단 사이에 연결되는 제2 선형 커패시터를 포함하여, 상기 제1 레퍼런스셀로부터 인가되는 전하와 상기 제1 선형 커패시터의 전하 간의 전하 공유를 통해 상기 제1 레퍼런스비트라인을 상기 기준 전압 레벨을 안정화하고, 상기 제2 레퍼런스셀로부터 인가되는 전하와 상기 제2 선형 커패시터의 전하 간의 전하 공유를 통해 상기 제2 레퍼런스비트라인을 상기 기준 전압 레벨을 안정화하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 일실시예에 따른 기준 전압 발생 장치의 회로도로서, 레퍼런스비트라인(RBL1)에 연결되며 "하이" 데이터가 저장된 강유전체 커패시터(C2)와 스위칭 트랜지스터(N2)를 구비한 레퍼런스셀(200), 레퍼런스비트라인(RBL1) 및 접지전원단 사이에 구비된 선형 커패시터(CR0), 레퍼런스비트라인(RBL2)에 연결되며 "하이" 데이터가 저장된 강유전체 커패시터(C3)와 스위칭 트랜지스터(N3)를 구비한 레퍼런스셀(210), 레퍼런스비트라인(RBL1) 및 접지전원단 사이에 구비된 선형 커패시터(CR1), 상기 레퍼런스셀(200, 210)에 "하이" 데이터를 쓰고 상기 레퍼런스비트라인(RBL1, RBL2)을 프리차지하기 위한 프리차지부(220), 제어 신호(ODD, EVEN)에 응답하여 상기 레퍼런스비트라인(RBL1, RBL2)과 비트라인(BL0, BL1)을 전하 공유하도록 제어하는 스위칭부(230)로 이루어진다.
상기와 같이 이루어지는 본 발명의 기준 전압 발생 장치에서 프리차지부(220)와 스위칭부(230)는 종래의 기준 전압 발생 장치와 동일하게 구성 및 동작함으로써 그에 대한 상세한 설명은 여기서 생략하고 본 발명의 기준 전압 발생 동작에 한해서 설명한다.
본 발명의 기준 전압 발생 장치는 각각의 레퍼런스비트라인(RBL1, RBL2)에 각각 연결된 레퍼런스셀(200, 210)에 모두 "하이" 데이터를 저장하고, 레퍼런스비트라인(RBL1, RBL2)에 각기 연결된 선형 커패시터(CR0, CR1)를 조정함으로써 기준 전압을 발생한다.
도 4는 상기 도 3의 강유전체 커패시터의 Q-V 특성 그래프이다.
도 3 및 도 4를 참조하면, 강유전체 메모리 소자의 강유전체 메모리 셀(도면에 도시되지 않음)에 저장된 데이터를 읽을 때, "로우" 데이터가 실린 비트라인 전압 V0은 "V0 = Q0/(CB + c0)"이 되고, "하이" 데이터가 실린 비트라인 전압 V1은 "V1 = Q1/(CB + c1)"이 된다. 여기서, CB는 비트라인 커패시터의 커패시턴스를, c0은 "로우" 데이터의 셀 커패시턴스를, c1은 "하이" 데이터의 셀 커패시턴스를 각각 나타낸다. 이때, 레퍼런스비트라인의 기준 전압(Vr)은 "Vr = Q1/(CB + C1 + CR)"이 된다. 여기서, CR은 선형 커패시터(CR0 또는 CR1)의 커패시턴스를 나타낸다.
따라서, 기준 전압(Vr)은 선형 커패시터(CR0 및 CR1)의 커패시턴스를 조정함으로써 안정된 기준 전압 레벨을 유지할 수 있다.
도 5는 본 발명의 일실시예에 따른 상기 도 3의 기준전압발생장치를 채용하여 구성한 강유전체 메모리 소자의 일실시 구성도이다.
본 발명의 강유전체 메모리 소자는 상기 도 3의 기준 전압 발생 장치(300)와, 강유전체 커패시터를 구비하여 데이터를 저장하는 메모리 셀 어레이부(310)와, 비트라인(BL0)과 비트라인(BL1)의 미세한 전압차를 감지하여 증폭하는 감지 증폭기(320)를 포함한다. 구체적으로, 기준 전압 발생 장치(300)는 레퍼런스비트라인(RBL1)에 연결되어 상기 비트라인(BL0)으로 기준 전압을 전달하기 위한 레퍼런스셀(200)과, 레퍼런스비트라인(RBL2)에 연결되어 상기 비트라인(BL1)으로 기준 전압을 전달하기 위한 레퍼런스셀(210)과, 레퍼런스비트라인(RBL1)과 접지전원단 사이에 연결된 선형 커패시터(CR0)와, 레퍼런스비트라인(RBL2)과 접지전원단 사이에 연결된 선형 커패시터(CR1)와, 프리차지부(220)와, 스위칭부(230)로 이루어진다.
상기 레퍼런스셀(200)은 레퍼런스비트라인(RBL1) 및 레퍼런스셀플레이트라인(RPL0) 사이에 직렬연결되며 게이트단으로 레퍼런스워드라인(RWL0)을 입력받는 스위칭 트랜지스터(N2) 및 강유전체 커패시터(C2)로 구성되고, 상기 레퍼런스셀(210)은 레퍼런스비트라인(RBL2) 및 레퍼런스셀플레이트라인(RPL1) 사이에 직렬연결되며 게이트단으로 레퍼런스워드라인(RWL1)을 입력받는 스위칭 트랜지스터(N3) 및 강유전체 커패시터(C3)로 구성된다.
메모리 셀 어레이부(310) 및 감지 증폭기(320)는 일반적인 구성으로, 그 구성에 대한 상세 설명은 생략한다.
도 6은 상기 도 5의 강유전체 메모리 소자를 구동시키기 위한 신호도로, 도 6을 참조하여 도 5의 동작을 설명한다.
메모리 셀의 강유전체 커패시터(FC0)에 저장된 데이터를 읽는 경우, 즉 강유전체 메모리 셀의 비트라인(BL0)에 상기 강유전체 커패시터(FC0)의 데이터가 실리고, 다른 비트라인(BL1)에 기준 전압(Vr)이 실려 데이터를 센싱하는 동작을 먼저 설명한다.
도 6의 "A" 구간에서 워드라인신호(WL0)가 승압된 "하이" 레벨(VPP)로 인에이블되면, 비트라인(BL0)에 강유전체 메모리 셀의 강유전체 커패시터(FC0)에 저장된 데이터가 실리게 되어 비트라인 커패시터(CB)와 전하 공유를 이루게 된다. 이때, 강유전체 커패시터(FC0)에 저장된 데이터가 "하이"이면 비트라인(BL0)의 전압 레벨은 "V1"이 되고, "로우"이면 비트라인(BL0)의 전압 레벨은 "V0"이 된다. 한편, 레퍼런스워드라인(RWL1) 및 레퍼런스셀플레이트라인(RPL1) 역시 승압된 "하이" 레벨(VPP)로 인에이블되어 레퍼런스비트라인(RBL2)에서 "하이" 데이터가 저장된 레퍼런스셀(210)의 강유전체 커패시터(C3)와 선형 커패시터(CR1) 간의 전하 공유가 일어난다. 이때, 제어신호(EVEN)가 인에이블되어 레퍼런스비트라인(RBL2)과 비트라인(BL1)이 연결되고, 비트라인 커패시터(CB)와 전하 공유를 이루어 비트라인(BL1)은 기준 전압(Vr) 레벨을 유지하게 된다.
계속해서, 도 6의 "B" 구간에서 감지 증폭기(320)가 인에이블되어 감지 증폭기(320)에서 "V0" 또는 "V1"의 비트라인(BL0)과 기준 전압(Vr)의 비트라인(BL1) 간의 전위차를 감지 증폭하여 강유전체 커패시터(FC0)에 저장된 "1" 또는 "0" 데이터를 읽어낸다.
다음으로, 도 6의 "C" 구간에서 워드라인신호(WL1)가 승압된 "하이" 레벨(VPP)로 인에이블되면, 비트라인(BL1)에 강유전체 메모리 셀의 강유전체 커패시터(FC1)에 저장된 데이터가 실리게 되어 비트라인 커패시터(CB)와 전하 공유를 이루게 된다. 이때, 강유전체 커패시터(FC1)에 저장된 데이터가 "하이"이면 비트라인(BL1)의 전압 레벨은 "V1"이 되고, "로우"이면 비트라인(BL1)의 전압 레벨은 "V0"이 된다. 한편, 레퍼런스워드라인(RWL0) 및 레퍼런스셀플레이트라인(RPL0)이 승압된 "하이" 레벨(VPP)로 인에이블되어 레퍼런스비트라인(RBL1)에서 "하이" 데이터가 저장된 레퍼런스셀(200)의 강유전체 커패시터(C2)와 선형 커패시터(CR0) 간의 전하 공유가 일어난다. 이때, 제어신호(ODD)가 인에이블되어 레퍼런스비트라인(RBL1)과 비트라인(BL0)이 연결되고, 비트라인 커패시터(CB)와 전하 공유를 이루어 비트라인(BL0)은 기준 전압(Vr) 레벨을 유지하게 된다.
계속해서, 도 6의 "D" 구간에서 감지 증폭기(320)가 인에이블되어 감지 증폭기(320)에서 기준 전압(Vr)의 비트라인(BL0)과 "V0" 또는 "V1"의 비트라인(BL1) 간의 전위차를 감지 증폭하여 강유전체 커패시터(FC1)에 저장된 "1" 또는 "0" 데이터를 읽어낸다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같이 이루어지는 본 발명의 기준 전압 발생 장치는, 레퍼런스셀에 "하이" 데이터를 저장하고 레퍼런스비트라인에 선형 커패시터를 추가로 구비함으로써 상기 선형 커패시터의 조정을 통해 항상 안정적인 기준 전압을 발생할 수 있는 효과가 있다.
그에 따라, 본 발명의 기준 전압 발생 장치를 구비한 강유전체 메모리 소자의 신뢰성을 높일 수 있는 추가의 효과가 기대된다.

Claims (5)

  1. 제1 비트라인 및 제2 비트라인의 전압차를 감지하여 증폭하는 감지 증폭기 및 스위칭 트랜지스터와 강유전체 커패시터를 구비하여 데이터를 저장하는 메모리 셀을 구비하는 강유전체 메모리 소자의 기준 전압 발생 장치에 있어서,
    제1 레퍼런스비트라인에 연결되어 상기 제1 비트라인으로 기준 전압을 전달하기 위한 제1 레퍼런스셀;
    제2 레퍼런스비트라인에 연결되어 상기 제2 비트라인으로 상기 기준 전압을 전달하기 위한 제2 레퍼런스셀;
    상기 제1 레퍼런스비트라인 및 접지전원단 사이에 연결되는 제1 선형 커패시터; 및
    상기 제2 레퍼런스비트라인 및 접지전원단 사이에 연결되는 제2 선형 커패시터를 포함하여,
    상기 제1 레퍼런스셀로부터 인가되는 전하와 상기 제1 선형 커패시터의 전하 간의 전하 공유를 통해 상기 제1 레퍼런스비트라인을 상기 기준 전압 레벨을 안정화하고, 상기 제2 레퍼런스셀로부터 인가되는 전하와 상기 제2 선형 커패시터의 전하 간의 전하 공유를 통해 상기 제2 레퍼런스비트라인을 상기 기준 전압 레벨을 안정화하는 강유전체 메모리 소자의 기준 전압 발생 장치.
  2. 제 1 항에 있어서,
    상기 제1 및 제2 선형 커패시터의 커패시턴스를 조정하여 상기 기준 전압 레벨을 조절하는 것을 특징으로 하는 강유전체 메모리 소자의 기준 전압 발생 장치.
  3. 제 1 항에 있어서, 상기 제1 레퍼런스셀은,
    상기 제1 레퍼런스비트라인 및 레퍼런스셀플레이트라인 사이에 직렬연결되며 게이트단으로 레퍼런스워드라인을 입력받는 스위칭 트랜지스터; 및 강유전체 커패시터를 포함하며,
    상기 강유전체 커패시터에 "하이" 데이터를 저장하는 것을 특징으로 하는 강유전체 메모리 소자의 기준 전압 발생 장치.
  4. 제 1 항에 있어서, 상기 제2 레퍼런스셀은,
    상기 제2 레퍼런스비트라인 및 레퍼런스셀플레이트라인 사이에 직렬연결되며 게이트단으로 레퍼런스워드라인을 입력받는 스위칭 트랜지스터; 및 강유전체 커패시터를 포함하며,
    상기 강유전체 커패시터에 "하이" 데이터를 저장하는 것을 특징으로 하는 강유전체 메모리 소자의 기준 전압 발생 장치.
  5. 제1 비트라인 및 제2 비트라인의 전압차를 감지하여 증폭하는 감지 증폭기 및 스위칭 트랜지스터와 강유전체 커패시터를 구비하여 데이터를 저장하는 메모리 셀을 구비하는 강유전체 메모리 소자의 기준 전압 발생 장치에 있어서,
    제1 레퍼런스비트라인에 연결되어 상기 제1 비트라인으로 기준 전압을 전달하기 위한 제1 레퍼런스셀;
    제2 레퍼런스비트라인에 연결되어 상기 제2 비트라인으로 상기 기준 전압을 전달하기 위한 제2 레퍼런스셀;
    상기 제1 레퍼런스비트라인 및 접지전원단 사이에 연결되는 제1 선형 커패시터; 및
    상기 제2 레퍼런스비트라인 및 접지전원단 사이에 연결되는 제2 선형 커패시터를 포함하며,
    상기 제1 레퍼런스셀은,
    상기 제1 레퍼런스비트라인 및 제1 레퍼런스셀플레이트라인 사이에 직렬연결되며 게이트단으로 제1 레퍼런스워드라인을 입력받는 제1 스위칭 트랜지스터; 및 "하이" 데이터를 저장하는 제1 강유전체 커패시터를 포함하고,
    상기 제2 레퍼런스셀은,
    상기 제2 레퍼런스비트라인레퍼런스비트라인런스셀플레이트라인 사이에 직렬연결되며 게이트단으로 제2 레퍼런스워드라인을 입력받는 제2 스위칭 트랜지스터; 및 "하이" 데이터를 저장하는 제2 강유전체 커패시터를 포함하여,
    상기 제1 레퍼런스셀로부터 인가되는 전하와 상기 제1 선형 커패시터의 전하 간의 전하 공유를 통해 상기 제1 레퍼런스 라인을 상기 기준 전압 레벨을 안정화하고, 상기 제2 레퍼런스셀로부터 인가되는 전하와 상기 제2 선형 커패시터의 전하 간의 전하 공유를 통해 상기 제2 레퍼런스 라인을 상기 기준 전압 레벨을 안정화하는 강유전체 메모리 소자의 기준 전압 발생 장치.
KR10-1999-0024721A 1999-06-28 1999-06-28 강유전체 메모리 소자의 기준 전압 발생 장치 KR100373345B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0024721A KR100373345B1 (ko) 1999-06-28 1999-06-28 강유전체 메모리 소자의 기준 전압 발생 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0024721A KR100373345B1 (ko) 1999-06-28 1999-06-28 강유전체 메모리 소자의 기준 전압 발생 장치

Publications (2)

Publication Number Publication Date
KR20010004110A true KR20010004110A (ko) 2001-01-15
KR100373345B1 KR100373345B1 (ko) 2003-02-25

Family

ID=19596000

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0024721A KR100373345B1 (ko) 1999-06-28 1999-06-28 강유전체 메모리 소자의 기준 전압 발생 장치

Country Status (1)

Country Link
KR (1) KR100373345B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482996B1 (ko) * 2002-08-30 2005-04-15 주식회사 하이닉스반도체 비휘발성 강유전체 메모리 장치
US7477536B2 (en) 2005-11-23 2009-01-13 Samsung Electronics Co., Ltd. Ferroelectric random access memory device and method of driving the same
US11107511B2 (en) 2019-06-18 2021-08-31 Korea University Research And Business Foundation Content addressable memory device with charge sharing based selective match line precharging scheme

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482996B1 (ko) * 2002-08-30 2005-04-15 주식회사 하이닉스반도체 비휘발성 강유전체 메모리 장치
US7477536B2 (en) 2005-11-23 2009-01-13 Samsung Electronics Co., Ltd. Ferroelectric random access memory device and method of driving the same
US11107511B2 (en) 2019-06-18 2021-08-31 Korea University Research And Business Foundation Content addressable memory device with charge sharing based selective match line precharging scheme

Also Published As

Publication number Publication date
KR100373345B1 (ko) 2003-02-25

Similar Documents

Publication Publication Date Title
US7460416B2 (en) Voltage supply circuit and semiconductor memory
KR100233387B1 (ko) 기준전위발생장치 및 그것을 구비한 반도체메모리장치
US6493251B2 (en) Ferroelectric memory device
JPH08203266A (ja) 強誘電体メモリ装置
KR20090106346A (ko) 반도체 메모리 디바이스
JP2001043673A (ja) トランジスタ及びトランジスタに共通に連結された複数の強誘電体キャパシタからなる強誘電体メモリ装置
US6512686B2 (en) Ferroelectric storage device and test method thereof
KR100275107B1 (ko) 강유전체메모리장치및그구동방법
US7719905B2 (en) Semiconductor memory device
US7616471B2 (en) Ferroelectric memory device
JP2011159365A (ja) 半導体装置及び半導体装置を含む情報処理システム
KR100500944B1 (ko) 전류 이득 트랜지스터의 크기 조절을 통해 기준 전압을생성하는 강유전체 메모리 장치
US6574133B2 (en) Nonvolatile ferroelectric memory device having dummy cell circuit
US7692948B2 (en) Semiconductor memory device
US6026009A (en) Ferroelectric memory device increasing voltage on a bit line to remove dummy cells and a reference voltage generator
KR100256226B1 (ko) 레퍼런스 전압 발생 장치
KR100373345B1 (ko) 강유전체 메모리 소자의 기준 전압 발생 장치
US6999335B2 (en) Semiconductor memory device with improved memory retention
US6195281B1 (en) Apparatus for generating reference voltage in ferroelectric memory device
KR100353823B1 (ko) 강유전체 메모리 소자의 기준 전압 발생 장치
KR100609037B1 (ko) 강유전체 메모리 장치에서의 기준전압발생장치
KR100422590B1 (ko) 강유전체 메모리 장치에서의 기준전압 발생 장치
KR19990003929A (ko) 비휘발성 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee