KR20010003640A - Circuit and method for preventing cell loss of signal in an atm based mobile telecommunication system - Google Patents

Circuit and method for preventing cell loss of signal in an atm based mobile telecommunication system Download PDF

Info

Publication number
KR20010003640A
KR20010003640A KR1019990024005A KR19990024005A KR20010003640A KR 20010003640 A KR20010003640 A KR 20010003640A KR 1019990024005 A KR1019990024005 A KR 1019990024005A KR 19990024005 A KR19990024005 A KR 19990024005A KR 20010003640 A KR20010003640 A KR 20010003640A
Authority
KR
South Korea
Prior art keywords
board
backboard
buffer
input
signal
Prior art date
Application number
KR1019990024005A
Other languages
Korean (ko)
Inventor
권헌상
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990024005A priority Critical patent/KR20010003640A/en
Publication of KR20010003640A publication Critical patent/KR20010003640A/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/30Peripheral units, e.g. input or output ports
    • H04L49/3081ATM peripheral units, e.g. policing, insertion or extraction
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5638Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5647Cell loss
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5678Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681Buffer or queue management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

PURPOSE: A circuit and a method for preventing a cell loss in a mobile communication system based on ATM (Asynchronous Transfer Mode) are provided to prevent a cell loss that occurs due to installation and separation of server boards which are built in one backboard. CONSTITUTION: Once boards are installed in a backboard (170), a monitor (140) which monitors the installed boards outputs a low level signal because an edge pin is connected to the ground of the backboard. A counter (120) counts a frame pulse of 125 microseconds generated by a frequency generator (110) 32000 times in response to the output of low level signal. If a counting value reaches a predetermined value, 32000, the counter (120) outputs a counting completion signal of low level to a buffer controller (130). The buffer controller (130) outputs a buffer enable signal to enable input/output buffers (160,150) according to the counting completion signal. Based upon the buffer enable signal, data (or cells) are normally transmitted and received between the backboard (170) and the input/output buffers (160,150). As the output of the buffer controller (130) are full up by resistances (181,182) at ordinary times, enable terminals of the input/output buffers (160,150) are disabled though a power is applied to a board. Therefore, even though invalid data are transmitted to the backboard (170), it can be avoided that the data influence the other boards, and the enable terminal of the input buffer (160) is controlled lest a signal from the backboard (170) should be inputted to a board as well. Consequently, the input/output buffers are controlled not to effect signals set up in the existing boards so that error and loss of data may be prevented. In addition, data loss can be prevented in the case of that boards are only installed in the backboard (170) within a board installation delay time set up beforehand.

Description

비동기전송모드 기반 이동 통신시스템의 셀 손실 방지회로 및 방법 {CIRCUIT AND METHOD FOR PREVENTING CELL LOSS OF SIGNAL IN AN ATM BASED MOBILE TELECOMMUNICATION SYSTEM}Cell loss prevention circuit and method in asynchronous transmission mode based mobile communication system {CIRCUIT AND METHOD FOR PREVENTING CELL LOSS OF SIGNAL IN AN ATM BASED MOBILE TELECOMMUNICATION SYSTEM}

본 발명은 이동 통신시스템에 관한 것으로, 특히 하나의 백보드에 다수의 보드들이 실장되어 구성되는 비동기전송모드(ATM) 기반 이동 통신시스템에서 보드들이 백보드에 실장되는 경우에 발생할 수 있는 셀 손실을 방지하는 회로 및 방법에 관한 것이다.The present invention relates to a mobile communication system, and more particularly to prevent cell loss that may occur when the boards are mounted on a back board in an Asynchronous Transfer Mode (ATM) based mobile communication system in which a plurality of boards are mounted on a single back board. It relates to a circuit and a method.

부호분할다중접속(CDMA: Code Division Multiple Access) 방식을 사용하는 IMT-2000시스템과 같은 이동 통신시스템은 비동기전송모드(ATM: Asynchronous Transfer Mode) 방식을 기반으로 하고 있다. 이러한 ATM방식에 따른 셀(이하 "ATM셀"이라 칭함)을 송수신하는 경우에 통상 유토피아(UTOPIA: Universal Test & Operations PHY Interface for ATM) 프로토콜을 사용한다. 상기 이동 통신시스템은 통상 하나의 백보드(Back Board)에 다수의 보드가 연결되는 형태로 구성된다. 이렇게 연결된 보드들은 데이터 버스, 어드레스 버스, 그 외 각종 제어신호를 공통으로 사용하게 된다.A mobile communication system such as an IMT-2000 system using a code division multiple access (CDMA) scheme is based on an asynchronous transfer mode (ATM) scheme. In the case of transmitting / receiving a cell according to such an ATM method (hereinafter referred to as an “ATM cell”), a UTOPIA (Universal Test & Operations PHY Interface for ATM) protocol is generally used. The mobile communication system is generally configured in such a manner that a plurality of boards are connected to one back board. The boards connected in this way use a data bus, an address bus, and various control signals in common.

한편, 이동 통신시스템의 운용중에 새로운 보드가 실장될 수도 있으며, 기존에 사용되던 보드가 탈장될 수도 있다. UTOPIA프로토콜에 따른 신호(이하 "UTOPIA신호"라 칭함)를 공통으로 사용하는 백보드에 이미 실장된 보드가 다른 보드와 유효한 셀을 송수신하고 있는 도중에, 새로운 보드가 실장될 필요가 있는 경우에는 셀을 송수신하고 있는 보드에 영향을 주지않고 새로운 보드가 실장될 필요가 있다. 또한 유효한 셀을 송수신하고 있는 보드에 영향을 주지않고 기존의 다른 보드가 탈장될 필요가 있다. 즉, 보드가 실장 또는 탈장되는 경우에도 셀을 송수신하고 있는 보드는 정상적으로 셀을 송수신할 수 있어야 한다.Meanwhile, a new board may be mounted while the mobile communication system is in operation, and a board previously used may be mounted. Transmitting and receiving cells when a new board needs to be mounted while a board already mounted on a backboard that uses signals according to the UTOPIA protocol (hereinafter referred to as a "UTOPIA signal") is transmitting and receiving valid cells with another board. The new board needs to be mounted without affecting the board you are working on. In addition, other existing boards need to be dismounted without affecting the board transmitting and receiving valid cells. That is, even when the board is mounted or dismounted, the board transmitting and receiving the cell should be able to transmit and receive the cell normally.

따라서 본 발명의 목적은 하나의 백보드에 다수의 보드들이 실장되어 구성되는 ATM기반의 이동 통신시스템에서 보드의 실장에 의해 셀이 손실됨을 방지하는 회로 및 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a circuit and a method for preventing cell loss by mounting a board in an ATM based mobile communication system in which a plurality of boards are mounted on one back board.

본 발명의 다른 목적은 하나의 백보드에 다수의 보드들이 실장되어 구성되는 ATM기반의 이동 통신시스템에서 보드의 탈장에 의해 셀이 손실됨을 방지하는 회로 및 방법을 제공함에 있다.Another object of the present invention is to provide a circuit and a method for preventing cell loss by dismounting a board in an ATM based mobile communication system in which a plurality of boards are mounted on one back board.

이러한 목적들을 달성하기 위한 본 발명은 UTOPIA신호를 공통으로 사용하는 하나의 백보드와, 상기 백보드로부터의 셀을 입력하고 상기 백보드로 셀을 출력하는 입출력 버퍼를 구비하는 보드들로 구성되는 ATM기반의 이동 통신시스템에서 상기 각 보드내에 셀 손실 방지회로를 구성한다. 상기 셀 손실 방지회로의 보드 실장 감시부는 보드가 상기 백보드에 실장됨을 감시한다. 버퍼 제어부는 상기 보드 실장 감시부에 의해 보드가 상기 백보드에 실장된 것으로 감시될 시 상기 입력버퍼 및 상기 출력버퍼를 미리 설정된 시간이 경과한 경우 인에이블시킴으로써 기존 장착된 보드의 신호에 영향을 주지 않아 데이터의 손실 및 오류를 막아준다.The present invention for achieving the above object is an ATM-based movement consisting of a board having a common UTOPIA signal and a board having an input and output buffer for inputting a cell from the backboard and outputting a cell to the backboard In the communication system, a cell loss prevention circuit is configured in each board. The board mounting monitor of the cell loss prevention circuit monitors that a board is mounted on the back board. The buffer controller enables the input buffer and the output buffer when a predetermined time has elapsed when the board is monitored by the board mounting monitoring unit so as not to affect a signal of an existing board. It prevents data loss and errors.

도 1은 본 발명에 따른 비동기전송모드(ATM) 기반 이동 통신시스템의 셀 손실 방지회로도.1 is a cell loss prevention circuit diagram of an asynchronous transmission mode (ATM) based mobile communication system according to the present invention.

도 2는 상기 도 1에 도시된 셀 손실 방지회로의 동작 타이밍도.2 is an operation timing diagram of the cell loss prevention circuit shown in FIG.

이하 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의내려진 용어들로서 이는 사용자 또는 칩 설계자의 의도 또는 관례 등에 따라 달라질 수 있으므로, 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.DETAILED DESCRIPTION A detailed description of preferred embodiments of the present invention will now be described with reference to the accompanying drawings. In the following description of the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. In addition, terms to be described below are terms defined in consideration of functions in the present invention, which may vary according to intention or custom of a user or a chip designer, and the definitions should be made based on the contents throughout the present specification.

도 1은 본 발명에 따른 셀 손실 방지 회로의 구성을 보여주는 도면이다. 여기서 백보드 170을 제외한 나머지 구성요소들은 상기 백보드 170에 실장 또는 탈장될 수 있는 하나의 보드내에 포함되는 구성요소들이다. 이러한 구성요소들은 보드의 실장 또는 탈장시에도 상기 백보드 170에 실장되어 신호를 송수신하는 다른 보드에 영향이 없도록 하는 구성요소들이다.1 is a view showing the configuration of a cell loss prevention circuit according to the present invention. The other components except for the backboard 170 are components included in one board that can be mounted or mounted on the backboard 170. These components are components that are mounted on the backboard 170 even when mounting or dismounting the board so as not to affect other boards that transmit and receive signals.

상기 도 1을 참조하면, 주파수 발생부 110은 미리 설정된 주파수의 프레임 펄스(Frame Pulse)를 입력하여 미리 설정된 시간 단위로 하나의 펄스를 발생한다. 상기 프레임 펄스는 8kHz의 주파수를 가질 수 있으며, E1 프레이머(Framer)로부터 제공될 수 있다. 이러한 경우 상기 주파수 발생부 110은 125μsec마다 하나의 펄스를 발생하게 된다.Referring to FIG. 1, the frequency generator 110 inputs a frame pulse of a preset frequency to generate one pulse in a preset time unit. The frame pulse may have a frequency of 8 kHz and may be provided from an E1 framer. In this case, the frequency generator 110 generates one pulse every 125 μsec.

카운터부 120은 상기 주파수 발생부 110에서 발생된 펄스를 카운팅하는 것으로, 실제 보드가 실장될 때 입력버퍼 160 및 출력버퍼 150을 제어해야할 시간을 만들어주는 부분이다. 일예로 상기 카운터부 120은 125μsec마다 발생하는 펄스를 32000번 카운트하여 4초의 지연(delay) 시간을 만들 수 있다. 여기서 4초의 의미는 보드를 천천히 실장하는 경우까지 고려한 것으로, 보드를 실장한 후 최소 4초 이후에 입력버퍼 160 및 출력버퍼 150을 인에이블시킬 수 있도록 하기 위한 것이다. 즉, 카운터부 120은 상기 주파수 발생부 110에서 발생된 펄스를 미리 설정된 횟수만큼 카운트하고 상기 횟수가 카운트 완료된 경우 "로우(Low)"레벨의 카운트 완료신호를 발생한다.The counter unit 120 counts the pulses generated by the frequency generator 110 and makes a time for controlling the input buffer 160 and the output buffer 150 when the actual board is mounted. For example, the counter unit 120 may generate a delay time of 4 seconds by counting 32000 pulses generated every 125 μsec. Here, the meaning of 4 seconds is taken into consideration when the board is slowly mounted, and is intended to enable the input buffer 160 and the output buffer 150 at least 4 seconds after mounting the board. That is, the counter unit 120 counts the pulses generated by the frequency generator 110 by a preset number of times, and generates a count completion signal having a "low" level when the count is completed.

버퍼 제어부 130은 상기 카운터부 120이 카운팅을 하여 일정시간(4초)을 경과하는 경우에, 버퍼 150,160을 열어주는 역할을 한다. 즉, 상기 버퍼 제어부 130은 상기 카운터 120으로부터의 카운트 완료신호가 발생됨에 응답하여 입력버퍼 160, 출력버퍼 150을 인에이블시키기 위한 "로우"레벨의 버퍼 인에이블신호를 출력한다. 이와 같이 "로우"레벨의 신호가 버퍼 인에이블신호로서 입력버퍼 160 및 출력버퍼 150으로 제공되는 것은 버퍼 제어부 130과 입력버퍼 160의 사이 및 버퍼 제어부 130과 출력버퍼 150의 사이에 풀업(pull up)저항 181,182를 구비시키고 있기 때문이다.The buffer controller 130 opens the buffers 150 and 160 when the counter 120 counts and passes a predetermined time (4 seconds). That is, in response to the count completion signal from the counter 120 being generated, the buffer controller 130 outputs a buffer enable signal having a "low" level for enabling the input buffer 160 and the output buffer 150. In this way, the "low" level signal is provided as the buffer enable signal to the input buffer 160 and the output buffer 150 by pulling up between the buffer controller 130 and the input buffer 160 and between the buffer controller 130 and the output buffer 150. This is because the resistors 181, 182 are provided.

보드 실장 감시부 140은 보드를 백보드(Back Board) 170을 실장할 때 실장되는 시점을 감지하기 위한 것이다. 상기 보드 실장 감시부 140에는 보드실장을 감시하기 위한 에지핀(Edge Pin)이 구비되어 있으며, 대응하는 백보드 170은 그라운드(Ground)로 되어 있다. 즉, 보드가 백보드 170에 실장되는 경우, 상기 보드 실장 감시부 140의 보드실장 감시핀이 백보드 170의 그라운드에 연결되게 된다. 상기 보드 실장 감시부 140에는 풀업(pull up) 저항 183이 구비되어 있다. 따라서 보드가 백보드 170에 실장되는 경우에 "로우"레벨의 신호를 감지하고, 그 감지결과를 나타내는 "로우"레벨의 신호를 카운터부 120으로 출력하여 카운터부 120이 카운트 동작을 시작하도록 한다.The board mounting monitoring unit 140 detects a time at which the board is mounted when the board is mounted on the back board 170. The board mounting monitoring unit 140 is provided with an edge pin for monitoring the board mounting, and the corresponding back board 170 is grounded. That is, when the board is mounted on the back board 170, the board mounting monitoring pin of the board mounting monitoring unit 140 is connected to the ground of the back board 170. The board mounting monitoring unit 140 is provided with a pull up resistor 183. Therefore, when the board is mounted on the backboard 170, the signal of the "low" level is detected, and the signal of the "low" level indicating the detection result is output to the counter 120 so that the counter 120 starts the counting operation.

입력버퍼 160은 백보드 170으로부터의 UTOPIA신호를 버퍼링하기 위한 것이고, 출력버퍼 150은 백보드 170으로 출력할 UTOPIA신호를 버퍼링하기 위한 것이다. 상기 입력버퍼 160 및 출력버퍼 150은 액티브 "로우"상태에서 인에이블되는 것으로, 버퍼 제어부 130으로부터 "로우"레벨의 버퍼 인테이블신호가 인가됨에 따라 인에이블된다. 이와 같이 실장되는 보드와 백보드 170의 사이에 셀의 입출력을 위해 구비된 입력버퍼 160 및 출력버퍼 150을 제어함으로써 셀의 손실을 방지할 수 있다.The input buffer 160 is for buffering the UTOPIA signal from the back board 170, and the output buffer 150 is for buffering the UTOPIA signal for output to the back board 170. The input buffer 160 and the output buffer 150 are enabled in the active " low " state, and are enabled when the buffer intable signal of the "low" level is applied from the buffer controller 130. The loss of the cell can be prevented by controlling the input buffer 160 and the output buffer 150 provided for input / output of the cell between the board and the back board 170 mounted as described above.

도 2는 상기 도 1에 도시된 바와 같이 구성되는 셀 손실 방지 회로의 동작 타이밍을 보여주는 도면이다.FIG. 2 is a diagram illustrating an operation timing of a cell loss prevention circuit configured as shown in FIG. 1.

상기 도 2를 참조하면, 보드를 도 1의 백보드 170에 실장하면, 보드실장 감시부 140은 보드실장 감시부 140의 에지핀이 백보드 170의 그라운드와 연결됨에 따라 "로우"레벨의 신호를 출력하게 된다(도 2의 (a)참조). 이렇게 "로우"레벨의 신호가 출력됨에 응답하여 카운터부 120은 주파수 발생부 110에 의해 발생된 125μsec의 프레임 펄스를 32000번 카운트하는 동작을 수행한다(도 2의 (b)참조). 이렇게 시작된 카운트 동작에 의해 카운트 값이 미리 설정한 32000이 되면(4초가 경과하면), 카운터부 120은 "로우"레벨의 카운트 완료신호를 버퍼 제어부 130으로 출력한다. 그러면, 버퍼 제어부 130은 상기 카운트 완료신호가 입력됨에 응답하여 입력버퍼 160 및 출력버퍼 150을 인에이블시키기 위한 버퍼 인에이블신호를 출력한다. 이렇게 발생된 버퍼 인에이블신호에 따라 입출력 버퍼 150,160은 백보드 170과의 사이에 송수신되는 데이터(또는 셀)을 정상적으로 송수신할 수 있게 되는 것이다.Referring to FIG. 2, when the board is mounted on the back board 170 of FIG. 1, the board mounting monitor 140 outputs a "low" level signal as the edge pin of the board mounting monitor 140 is connected to the ground of the back board 170. (Refer to FIG. 2 (a)). In response to the “low” level signal being output, the counter 120 performs an operation of counting 32,000 frame pulses of 125 μsec generated by the frequency generator 110 (see FIG. 2B). When the count value reaches 32000, which is set in advance by the count operation started (4 seconds elapse), the counter unit 120 outputs a count completion signal of the "low" level to the buffer controller 130. Then, in response to the count completion signal being input, the buffer controller 130 outputs a buffer enable signal for enabling the input buffer 160 and the output buffer 150. In this way, the input / output buffers 150 and 160 can normally transmit / receive data (or cells) transmitted and received between the backboard 170 and the buffer enable signal.

평상시, 버퍼 제어부 130의 출력은 저항 181,182에 의해 풀업되어 있으므로 보드에 전원이 들어오는 경우에도 입력버퍼 160 및 출력버퍼 150의 인에이블단자가 디스에이블(disable)되어 있다. 그러므로 백보드 170으로 보드의 무효한 데이터 전송되어 다른 보드에 영향을 주는 것을 방지할 수 있다. 또한 백보드 170으로부터 들어오는 신호가 보드로 들어오지 못하도록 입력버퍼 160의 인에이블단자를 제어하게 된다. 이와 같은 특징, 즉 보드가 실장되더라도 일정시간(4초) 경과한 후 입출력버퍼 150,160이 인에이블되는 시점에서야 유효한 데이터(VALID DATA)가 처리된다는 사실이 도 2의 (c) 및 (d)에 도시되어 있다. 입출력버퍼 150,160은 인에이블되기 이전까지는 하이 임피던스(HI-IMPEDANCE) 상태에 있게 된다.Since the output of the buffer controller 130 is normally pulled up by the resistors 181 and 182, the enable terminals of the input buffer 160 and the output buffer 150 are disabled even when power is supplied to the board. Thus, invalid data from the board can be transferred to the backboard 170, preventing it from affecting other boards. In addition, the enable terminal of the input buffer 160 is controlled so that a signal from the back board 170 does not enter the board. Such a feature, that is, the valid data is processed only when the input / output buffers 150 and 160 are enabled after a predetermined time (4 seconds) even when the board is mounted, as shown in FIGS. 2C and 2D. It is. The input / output buffers 150 and 160 are in a high impedance state until they are enabled.

상기에서 보드가 실장된 시점부터 입력버퍼 160 및 출력버퍼 150을 인에이블시키는 시간, 즉 카운터부 120의 카운팅 설정 횟수 및 주파수 발생부 110에서 발생되는 펄스의 시간단위는 본 발명의 바람직한 실시예에 따라 정의한 것으로, 이들의 수치는 변경될 수 있다는 사실에 유의하여야 할 것이다. 또한 입력되는 신호가 "로우"레벨인 경우에 카운터부 120이 카운트 동작을 시작하고, 입력버퍼 160 및 출력버퍼 150이 인에이블되는 것으로 설명하였으나, 본 발명의 요지를 벗어나지 않는 범위내에서 이들의 신호 레벨은 변경되어 사용될 수 있을 것이다.The time for enabling the input buffer 160 and the output buffer 150 from the point at which the board is mounted, that is, the counting setting count of the counter 120 and the time unit of the pulse generated by the frequency generator 110 according to the preferred embodiment of the present invention. It is to be noted that, as defined, their values may change. Although the counter 120 starts counting when the input signal is at the "low" level, the input buffer 160 and the output buffer 150 are enabled. However, these signals are within the scope of the present invention. The level may be changed and used.

상술한 바와 같이 본 발명은 보드 실장시 입출력 버퍼를 제어하여 기존 장착된 보드의 신호에 영향을 주지 않아 데이터의 손실 및 오류를 막아주는 이점이 있다. 또한 보드 실장 지연시간을 미리 설정하여 그 설정시간 이내에서만 보드를 실장할 경우 데이터 손실을 방지할 수 있는 이점이 있다. 이에 따라 UTOPIA신호를 사용하는 백보드에서 보드간에 실탈장이 이루어질 경우라도 공통 신호에 영향을 미치지 않게 하여 시스템의 안정성을 도모할 수 있다.As described above, the present invention has an advantage of preventing data loss and error by controlling an input / output buffer when mounting a board so as not to affect a signal of an existing board. In addition, the board mounting delay time is set in advance to prevent data loss when the board is mounted only within the set time. Therefore, even if the board is separated between boards using the UTOPIA signal, the stability of the system can be achieved by not affecting the common signal.

한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 않되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.Meanwhile, in the detailed description of the present invention, specific embodiments have been described, but various modifications may be made without departing from the scope of the present invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined not only by the scope of the following claims, but also by those equivalent to the scope of the claims.

Claims (14)

유토피아(UTOPIA)신호를 공통으로 사용하는 하나의 백보드와, 보드들로 구성되는 비동기전송모드(ATM) 기반의 이동 통신시스템에서 상기 각 보드내에 포함되는 셀 손실 방지회로에 있어서,In a backboard using a common utopia signal and a cell loss prevention circuit included in each board in an asynchronous transmission mode (ATM) based mobile communication system composed of boards, 상기 백보드로부터의 셀을 입력하는 입력버퍼와,An input buffer for inputting a cell from the backboard; 상기 백보드로 셀을 출력하는 출력버퍼와,An output buffer for outputting cells to the backboard; 보드가 상기 백보드에 실장됨을 감시하는 보드 실장 감시부와,A board mounting monitoring unit for monitoring a board mounted on the back board; 상기 보드 실장 감시부에 의해 보드가 상기 백보드에 실장된 것으로 감시될 시 상기 입력버퍼 및 상기 출력버퍼를 미리 설정된 시간이 경과한 경우 인에이블시키는 버퍼 제어부를 포함함을 특징으로 하는 셀 손실 방지 회로.And a buffer controller for enabling the input buffer and the output buffer when a predetermined time has elapsed when the board is monitored by the board mounting monitor as being mounted on the back board. 제1항에 있어서, 상기 설정시간은 4초임을 특징으로 하는 셀 손실 방지 회로.The cell loss prevention circuit of claim 1, wherein the set time is 4 seconds. 유토피아(UTOPIA)신호를 공통으로 사용하는 하나의 백보드와, 보드들로 구성되는 비동기전송모드(ATM) 기반의 이동 통신시스템에서 상기 각 보드내에 포함되는 셀 방지회로에 있어서,In a backboard using a common utopia signal and a cell prevention circuit included in each board in an asynchronous transmission mode (ATM) based mobile communication system composed of boards, 상기 백보드로부터의 셀을 입력하는 입력버퍼와,An input buffer for inputting a cell from the backboard; 상기 백보드로 셀을 출력하는 출력버퍼와,An output buffer for outputting cells to the backboard; 보드가 상기 백보드에 실장됨을 감시하는 보드 실장 감시부와,A board mounting monitoring unit for monitoring a board mounted on the back board; 상기 보드 실장 감시부에 의해 보드가 상기 백보드에 실장된 것으로 감시될 시 프레임 펄스를 미리 설정된 횟수만큼 카운트하는 카운터부와,A counter unit for counting a frame pulse a predetermined number of times when the board is monitored as being mounted on the back board by the board mounting monitoring unit; 상기 카운터부에 의해 상기 설정 횟수가 카운트 완료될 시 상기 입력버퍼 및 상기 출력버퍼를 인에이블시키는 버퍼 제어부를 포함함을 특징으로 하는 셀 손실 방지 회로.And a buffer controller for enabling the input buffer and the output buffer when the set number of times has been counted by the counter. 제3항에 있어서, 상기 프레임 펄스를 입력하여 대응하는 주파수를 발생하는 주파수 발생부를 더 포함함을 특징으로 하는 셀 손실 방지 회로.4. The cell loss prevention circuit of claim 3, further comprising a frequency generator configured to input the frame pulse to generate a corresponding frequency. 제3항 또는 제4항에 있어서, 상기 프레임 펄스는 E1 프레이머로부터 발생되는 것을 특징으로 하는 셀 손실 방지 회로.5. The cell loss prevention circuit according to claim 3 or 4, wherein the frame pulse is generated from an E1 framer. 제5항에 있어서, 상기 프레임 펄스는 8kHz의 주파수를 가짐을 특징으로 하는 셀 손실 방지 회로.6. The cell loss prevention circuit of claim 5, wherein the frame pulse has a frequency of 8 kHz. 제5항에 있어서, 상기 카운터부는 32000을 카운트하는 것을 특징으로 하는 셀 손실 방지 회로.6. The cell loss prevention circuit according to claim 5, wherein the counter unit counts 32000. 제3항에 있어서, 상기 버퍼제어부와 상기 입력버퍼의 사이에 접속된 풀업저항을 더 포함함을 특징으로 하는 셀 손실 방지 회로.4. The cell loss prevention circuit according to claim 3, further comprising a pull-up resistor connected between the buffer control unit and the input buffer. 제3항에 있어서, 상기 버퍼제어부와 상기 출력버퍼의 사이에 접속된 풀업저항을 더 포함함을 특징으로 하는 셀 손실 방지 회로.4. The cell loss prevention circuit of claim 3, further comprising a pull-up resistor connected between the buffer control unit and the output buffer. 제3항에 있어서, 상기 백보드와 상기 보드실장 감시부의 사이에 접속된 풀업저항을 더 포함함을 특징으로 하는 셀 손실 방지 회로.4. The cell loss prevention circuit of claim 3, further comprising a pull-up resistor connected between the back board and the board mounting monitoring unit. 유토피아(UTOPIA)신호를 공통으로 사용하는 하나의 백보드와, 보드들로 구성되는 비동기전송모드(ATM) 기반의 이동 통신시스템에서 상기 각 보드에서 셀의 손실을 방지하는 방법에 있어서,In the method of preventing the loss of cells in each board in a single asynchronous communication mode (ATM) based mobile communication system consisting of a single backboard and a common utopia (UTOPIA) signal, 보드가 상기 백보드에 실장됨을 감시하는 과정과,Monitoring a board mounted on the back board; 보드가 상기 백보드에 실장됨이 감시될 시 상기 백보드로의 셀 및 상기 백보드로부터의 셀을 송수신을 미리 설정된 시간동안 차단시키는 과정을 포함함을 특징으로 하는 셀 손실 방지 방법.Blocking transmission and reception of cells to and from the backboard for a predetermined time when a board is mounted on the backboard. 유토피아(UTOPIA)신호를 공통으로 사용하는 하나의 백보드와, 입력버퍼 및 출력버퍼를 구비하고 있는 보드들로 구성되는 비동기전송모드(ATM) 기반의 이동 통신시스템에서 상기 각 보드에서 셀의 손실을 방지하는 방법에 있어서,To prevent the loss of cells in each board in an Asynchronous Transfer Mode (ATM) based mobile communication system, which consists of one backboard that uses UTOPIA signals in common, and boards with input and output buffers. In the way, 보드가 상기 백보드에 실장됨을 감시하는 과정과,Monitoring a board mounted on the back board; 프레임 펄스를 입력하여 상기 보드가 상기 백보드에 실장된 것으로 감시될 시 상기 프레임 펄스를 미리 설정된 횟수만큼 카운트하는 과정과,Counting the frame pulse a predetermined number of times when the board is monitored as being mounted on the back board by inputting a frame pulse; 상기 설정 횟수가 카운트 완료될 시 상기 입력버퍼 및 상기 출력버퍼를 인에이블시키는 과정을 포함함을 특징으로 하는 셀 손실 방지 방법.And enabling the input buffer and the output buffer when the set number of times is counted. 제12항에 있어서, 상기 프레임 펄스는 8kHz의 주파수를 가짐을 특징으로 하는 셀 손실 방지방법.The method of claim 12, wherein the frame pulse has a frequency of 8 kHz. 제12항에 있어서, 상기 설정 횟수는 32000임을 특징으로 하는 셀 손실 방지 방법.The method of claim 12, wherein the set number of times is 32000.
KR1019990024005A 1999-06-24 1999-06-24 Circuit and method for preventing cell loss of signal in an atm based mobile telecommunication system KR20010003640A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990024005A KR20010003640A (en) 1999-06-24 1999-06-24 Circuit and method for preventing cell loss of signal in an atm based mobile telecommunication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990024005A KR20010003640A (en) 1999-06-24 1999-06-24 Circuit and method for preventing cell loss of signal in an atm based mobile telecommunication system

Publications (1)

Publication Number Publication Date
KR20010003640A true KR20010003640A (en) 2001-01-15

Family

ID=19594986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990024005A KR20010003640A (en) 1999-06-24 1999-06-24 Circuit and method for preventing cell loss of signal in an atm based mobile telecommunication system

Country Status (1)

Country Link
KR (1) KR20010003640A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111199135A (en) * 2020-01-03 2020-05-26 烽火通信科技股份有限公司 Method and system for counting link loss of back board system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111199135A (en) * 2020-01-03 2020-05-26 烽火通信科技股份有限公司 Method and system for counting link loss of back board system
CN111199135B (en) * 2020-01-03 2022-04-29 烽火通信科技股份有限公司 Method and system for counting link loss of back board system

Similar Documents

Publication Publication Date Title
CA1287905C (en) Method and apparatus for detecting a rate of data transmission
KR100806443B1 (en) Methods and apparatus for reducing power usage of a transmitter and receiver coupled via a differential serial data link
US6791950B2 (en) Emulation of a disconnect of a device
CN102591826B (en) Method and system for detecting and asserting bus speed condition in a USB isolating device
US20210311902A1 (en) Serial bus repeater with low power state detection
US4755990A (en) Collision avoidance in a multinode data communication network
US4376278A (en) Apparatus and method for collision avoidance
US6442142B1 (en) Base-band receiver energy detection system
EP1404078A1 (en) Receiver for a switched signal on a communication line
JPH04222130A (en) Interference detection circuit
KR100208292B1 (en) Dual-bus clock monitoring circuit of ipc
KR20010003640A (en) Circuit and method for preventing cell loss of signal in an atm based mobile telecommunication system
US6591374B1 (en) Method and apparatus for forcing system components to temporarily enter a standby mode of operation during switching events
CN116632953A (en) Adapter device and related electronic device
US20080148035A1 (en) Reset device for computer system
US7423549B2 (en) Digital control circuit for serial UART transmissions
JP4689127B2 (en) Device for managing and / or controlling the bit rate of data pulses
US6108301A (en) Circuit, architecture and method for redundant data communications links
KR100286536B1 (en) Arbitration apparatus of transrmission for multidrop communication system
KR100372797B1 (en) Timed multi-function digital interface
KR100314657B1 (en) Apparatus for Preventing the Abnormal Operation of UTOPIA
US6646992B1 (en) Communication control method and equipment for implementing the same
EP3540951A1 (en) Protection device for low-power cellular radio components
KR20010061526A (en) USB System and method for discriminating peripheral device the same
JP2559214B2 (en) Data transmission control circuit

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination