KR20010002684A - Method for forming contact of semiconductor device - Google Patents
Method for forming contact of semiconductor device Download PDFInfo
- Publication number
- KR20010002684A KR20010002684A KR1019990022597A KR19990022597A KR20010002684A KR 20010002684 A KR20010002684 A KR 20010002684A KR 1019990022597 A KR1019990022597 A KR 1019990022597A KR 19990022597 A KR19990022597 A KR 19990022597A KR 20010002684 A KR20010002684 A KR 20010002684A
- Authority
- KR
- South Korea
- Prior art keywords
- contact
- substrate
- hole
- semiconductor device
- metal layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 239000000126 substance Substances 0.000 claims abstract description 47
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 29
- 238000005498 polishing Methods 0.000 claims abstract description 18
- 239000011261 inert gas Substances 0.000 claims abstract description 7
- 238000004140 cleaning Methods 0.000 claims description 19
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 13
- 230000007547 defect Effects 0.000 abstract description 6
- 238000007517 polishing process Methods 0.000 description 17
- 235000012431 wafers Nutrition 0.000 description 15
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 11
- 239000002245 particle Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 239000002002 slurry Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000001035 drying Methods 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 239000003082 abrasive agent Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는 화학기계적연마와 같은 기판의 연마공정 및 세정공정 후 콘택의 내부에 잔류하는 이물질을 효과적으로 제거할 수 있는 반도체 소자의 콘택 형성방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a contact for a semiconductor device capable of effectively removing foreign substances remaining in the contact after a substrate polishing process and a cleaning process such as chemical mechanical polishing. will be.
일반적으로, 반도체 제조 공장의 엄격한 청정 환경에도 불구하고, 제조 공정 전체를 통하여 실리콘 웨이퍼 또는 웨이퍼 상에 형성된 다양한 층(layer)들로부터 이물질 또는 파티클(particle)을 제거하는 세정 공정은 필수적이다. 이러한 파티클을 제거하기 위한 세정공정은 오늘날과 같이 약 0.18㎛이하로 반도체 공정기술이 미소화될수록 더욱 중요성이 더해진다. 예를 들어, 약 0.1㎛의 파티클이 약 0.6㎛의 선폭을 갖는 배선라인에 부착될 경우에는 회로가 오작동을 일으키는 현상이 드물게 일어날 수도 있지만, 만일 약 0.2㎛이하의 선폭을 갖는 배선라인에 부착될 경우에는 회로에 치명적인 영향을 끼치게 된다.In general, despite the stringent clean environment of semiconductor manufacturing plants, a cleaning process that removes foreign matter or particles from the silicon wafer or the various layers formed on the wafer throughout the manufacturing process is essential. The cleaning process for removing such particles is about 0.18 μm or less as it is today, and as semiconductor process technology becomes smaller, it becomes more important. For example, if particles of about 0.1 μm are attached to a wiring line having a line width of about 0.6 μm, the circuit may rarely cause malfunction, but if it is attached to a wiring line having a line width of about 0.2 μm or less, In this case, the circuit has a fatal effect.
통상적으로 반도체 소자의 제조공정에는, 소자 사이즈의 미세화 및 집적화를 달성하기 위해서는 실리콘 기판의 상부에 형성된 금속층 또는 절연층을 화학기계적 연마(Chemical Mechanical Polishing; CMP)와 같은 방법으로 연마하는 공정이 필수적으로 수반된다.In general, in the process of manufacturing a semiconductor device, in order to achieve miniaturization and integration of the device size, a process of polishing a metal layer or an insulating layer formed on the silicon substrate by a method such as chemical mechanical polishing (CMP) is essential. Entails.
실리콘 웨이퍼 또는 그 상부에 형성된 각 층들을 연마하기 위한 화학기계적연마(CMP) 공정에는 서브-마이크론 사이즈를 갖는 실리카 내지 알루미나 파티클 등의 연마제를 포함하는 연마 슬러리(slurry)를 사용하여 웨이퍼나 그 상부의 층들을 연마한다. 상기 연마제는 대부분이 연마 공정 후 세정 공정을 수행하는 동안 제거되지만, 일부는 제거되지 않고 웨이퍼 표면이나, 특히 웨이퍼 상에 형성된 콘택의 내부에 잔류하게 된다. 또한, 파티클을 제거하기 위한 세정공정 동안 수분이나 수증기 내지 화학약품 등이 오히려 실리콘 웨이퍼인 기판의 표면이나 기판에 형성된 홀 또는 콘택의 내부에 부착되는 문제가 발생하게 된다.In the chemical mechanical polishing (CMP) process for polishing each layer formed on a silicon wafer or its upper part, a polishing slurry containing an abrasive such as silica to alumina particles having a sub-micron size is used. Polish the layers. Most of the abrasives are removed during the cleaning process after the polishing process, but some are not removed and remain on the wafer surface or in particular the contacts formed on the wafer. In addition, during the cleaning process for removing particles, water, water vapor, chemicals, etc., rather than the surface of the silicon wafer or a hole formed in the substrate or the contact inside the contact occurs.
이러한 화학기계적연마 공정 후, 웨이퍼 표면에 잔류하는 연마슬러리 파티클 및 이물질을 제거하는 방법의 일예가 미합중국 특허 제5,320,706호(issued to Blackwell)에 개시되어 있다. 상기 미합중국 특허에 개시된 연마 슬러리 파티클 및 이물질을 제거하는 방법에 따르면, 비교적 사이즈가 큰 것은 효과적으로 제거할 수 있지만, 그러나, 상기 방법의 수행 후에도 약 0.2㎛ 이하의 크기를 갖는 미세한 파티클 및 이물질들은 여전히 웨이퍼 표면에 잔류하게 된다.An example of a method of removing abrasive slurry particles and foreign matter remaining on a wafer surface after such a chemical mechanical polishing process is disclosed in US Pat. No. 5,320,706 issued to Blackwell. According to the method for removing the abrasive slurry particles and foreign matter disclosed in the above-mentioned US patent, relatively large ones can be effectively removed, but even after performing the method, fine particles and foreign matters having a size of about 0.2 μm or less are still wafers. It will remain on the surface.
또한, 화학기계적연마 공정 후, 기판의 표면에 잔류하는 물질들을 제거하는 방법의 다른 예가 미합중국 특허 제5,830,280호(issued to Sato et al.)에 제시되어 있다. 그러나, 상기 방법에 있어서도 화학기계적연마 공정에 이어서, 슬러리 및 파티클을 제거하는 공정, 수세 공정 및 2회의 세정 공정을 수행함으로써, 웨이퍼 표면의 잔류물들은 제거할 수 있지만, 기판에 형성된 홀의 내부에 잔류하는 이물질의 제거에 대해서는 언급하고 있지 않다.In addition, another example of a method for removing materials remaining on the surface of a substrate after a chemical mechanical polishing process is presented in US Pat. No. 5,830,280 (issued to Sato et al.). However, even in the above method, the residues on the wafer surface can be removed by performing the chemical mechanical polishing process, followed by the process of removing the slurry and particles, the washing process, and the two cleaning processes, but remaining inside the holes formed in the substrate. It does not mention the removal of foreign objects.
또다른 예로서, 미합중국 특허 제5,389,194호(issued to M. D. Rostoker)에도 연마공정 후 반도체 기판을 세정하는 방법이 제시되어 있다.As another example, US Pat. No. 5,389,194 (issued to M. D. Rostoker) also discloses a method of cleaning a semiconductor substrate after a polishing process.
도 1a 내지 도 1c는 상기 미합중국 특허 제5,389,194호에 개시된 반도체 소자의 제조공정을 설명하기 위한 단면도들이다.1A to 1C are cross-sectional views illustrating a manufacturing process of a semiconductor device disclosed in US Pat. No. 5,389,194.
도 1a를 참조하면, 기판(1)의 상부에 콘택을 포함하는 하부층(lower layer)(3)을 형성한다. 이어서, 후속하는 금속증착 공정을 위하여 하부층(3) 상에 BPSG(BoroPhosphoSilicate Glass)층(5)을 도포한 다음, BPSG층(5)을 패터닝하여 하부층(3)의 콘택이 형성된 부분을 노출시키는 홀(7)을 형성한다. 상기 홀(7) 대신 하부층(3)의 일측 상에 텅스텐(W) 플러그(plug)를 형성할 수도 있다.Referring to FIG. 1A, a lower layer 3 including a contact is formed on the substrate 1. Subsequently, a BPSG layer 5 is applied on the lower layer 3 for subsequent metal deposition processes, and then the BPSG layer 5 is patterned to expose a portion where the contact of the lower layer 3 is formed. (7) is formed. A tungsten (W) plug may be formed on one side of the lower layer 3 instead of the hole 7.
도 1b를 참조하면, 알루미늄 또는 알루미늄 합금으로 구성된 제1 금속층(11)을 증착하고, 이를 패터닝하여 소정 형상을 갖는 금속라인을 형성한다. 계속하여, 제1 금속층(11) 상에 절연층(13)을 적층하고 패터닝하여, 절연층(13)으로부터 BPSG층(5)의 홀(7)을 통하여 하부층(3)까지 그 상부에 적층되는 금속층과 하부층(3)의 연결을 위한 비어(via)(15)를 형성한다. 이어서, 상기 비어(15)를 채우면서 상기 절연층(13) 상에 제2 금속층(17)을 증착하여 제2 금속층(13)이 비어(15)를 통하여 하부층(3)의 콘택에 접촉되도록 한다.Referring to FIG. 1B, a first metal layer 11 made of aluminum or an aluminum alloy is deposited and patterned to form a metal line having a predetermined shape. Subsequently, the insulating layer 13 is laminated and patterned on the first metal layer 11 to be laminated thereon from the insulating layer 13 to the lower layer 3 through the holes 7 of the BPSG layer 5. A via 15 is formed to connect the metal layer and the lower layer 3. Subsequently, the second metal layer 17 is deposited on the insulating layer 13 while filling the via 15 so that the second metal layer 13 contacts the contact of the lower layer 3 through the via 15. .
도 1c를 참조하면, 상기 제2 금속층(17)을 알루미늄을 포함하는 연마제를 사용하여 화학기계적연마 방법으로 연마함으로써, 제2 금속층(17) 중 절연층(13) 상에 적층된 부분을 제거하여 비어콘택(21)을 형성한다. 이어서, 인산(phosphoric acid) 및 불산(hydrofluoric acid)으로 구성된 세정액(23)을 사용하여 상기 연마 공정 후 잔류하는 슬러리 또는 파티클 등을 세정하여 기판(1)의 표면 및 비어콘택(21)으로부터 제거한다. 그러나, 상술한 방법에 따르면, 비록 기판 및 비어콘택의 표면의 잔류물질을 제거할 수는 있으나, 비어콘택(21) 내부의 공동(cavity) 속에 잔류하는 이물질들을 제거하기는 어렵다.Referring to FIG. 1C, the second metal layer 17 is polished by a chemical mechanical polishing method using an abrasive including aluminum to remove a portion of the second metal layer 17 stacked on the insulating layer 13. The via contact 21 is formed. Subsequently, the slurry or particles, etc. remaining after the polishing process are cleaned using a cleaning solution 23 composed of phosphoric acid and hydrofluoric acid to be removed from the surface of the substrate 1 and the via contact 21. . However, according to the method described above, although it is possible to remove the residual material on the surface of the substrate and the via contact, it is difficult to remove foreign substances remaining in the cavity inside the via contact 21.
상술한 바와 같이 종래의 반도체 소자의 제조 방법에 따르면, 연마 공정 후 세정 공정을 수행함으로써, 실리콘 웨이퍼의 표면에 부착된 파티클은 거의 제거할 수 있으나, 기판에 형성된 홀 또는 콘택의 내부에 잔류하는 이물질은 제거하기 어렵다는 문제점이 있다.As described above, according to the conventional method of manufacturing a semiconductor device, by performing the cleaning process after the polishing process, particles adhered to the surface of the silicon wafer can be almost removed, but foreign matter remaining in the holes or contacts formed on the substrate. Has a problem that is difficult to remove.
또한, 세정 공정 동안 사용되는 세정액이 오히려 콘택의 내부에 형성된 공동에 부착되어 소자의 결함을 유발하는 문제가 있다. 즉, 반도체 소자의 크기가 더욱 축소되고 이에 따른 콘택 사이즈가 미소화됨에 따라, 기판에 형성된 콘택홀 내에 금속을 증착하여 콘택을 형성하는 동안 콘택 내에 공동이 형성되어, 화학기계적연마 공정과 같은 연마 공정 및 세정 공정을 거치는 동안 이러한 콘택의 공동 내에 수분이나 수증기 또는 화학약품 등의 이물질이 잔류하게 된다.In addition, there is a problem that the cleaning liquid used during the cleaning process is rather attached to the cavity formed inside the contact, causing a defect of the device. That is, as the size of the semiconductor device is further reduced and the contact size is reduced accordingly, a cavity is formed in the contact while the metal is deposited in the contact hole formed in the substrate to form the contact, thereby polishing a process such as a chemical mechanical polishing process. And foreign matter such as moisture, water vapor, or chemicals remain in the cavity of the contact during the cleaning process.
이와 같이, 이물질이 잔류하는 콘택의 상부에 도전층을 형성할 경우, 도전층 중 콘택 상에 증착되는 부분의 안정성이 크게 저하되며, 후속하는 소자의 제조 공정 동안 콘택의 상부에 적층되는 콘택 내의 이물질, 특히 수분이 증발하여 그 상부의 도전층이 파괴되거나 도전층에 버블이 발생할 수 있으며, 콘택이 내부의 수분으로 인해 부식되는 등 소자에 중대한 결함을 야기한다.As such, when the conductive layer is formed on top of the contact in which foreign matter remains, the stability of the portion of the conductive layer deposited on the contact is greatly reduced, and the foreign matter in the contact stacked on the contact during the subsequent manufacturing process of the device. In particular, moisture may evaporate and the upper conductive layer may be destroyed or bubbles may be generated in the conductive layer, and the contact may be corroded by the internal moisture.
따라서, 본 발명의 목적은 콘택내에 잔류하는 이물질을 효과적으로 제거함으로써, 반도체 소자의 결함을 방지하고 소자의 생산성을 향상시킬 수 있는 반도체 소자의 콘택 형성방법을 제공하는 것이다.Accordingly, an object of the present invention is to provide a method for forming a contact for a semiconductor device which can effectively remove foreign substances remaining in the contact, thereby preventing defects in the semiconductor device and improving productivity of the device.
도 1a 내지 도 1c는 종래의 반도체 소자의 제조공정을 설명하기 위한 단면도들이다.1A to 1C are cross-sectional views illustrating a manufacturing process of a conventional semiconductor device.
도 2a 내지 도 2d는 본 발명에 따른 반도체 소자의 제조공정을 설명하기 위한 단면도들이다.2A to 2D are cross-sectional views illustrating a manufacturing process of a semiconductor device according to the present invention.
<도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of the drawings>
30 : 기판 33 : 소자분리층30 substrate 33 device isolation layer
35a, 35b : 활성영역 37 : 절연층35a, 35b: active area 37: insulating layer
39a, 39b : 콘택홀 41 : 금속층39a, 39b: contact hole 41: metal layer
43a, 43b : 공동 45a, 45b : 콘택43a, 43b: cavity 45a, 45b: contact
47a, 47b : 개구부 49a, 49b : 이물질47a, 47b: opening 49a, 49b: foreign matter
50 : 도전층50: conductive layer
상술한 본 발명의 목적을 달성하기 위하여 본 발명에 따르면, 먼저, 반도체 기판 상에 절연층을 증착하고 이를 패터닝하여 상기 기판의 소정 영역을 노출시키는 홀을 형성한다. 다음에, 상기 기판에 형성된 홀을 채우도록 절연층의 상부 및 홀 내에 금속층을 도포하고, 상기 금속층을 화학기계적연마 방법으로 연마하여 홀 내에 콘택을 형성한 후, 상기 콘택이 형성된 기판을 세정한다. 이어서, 불활성 가스 분위기 하에서 핫 플레이트를 사용하는 방법, 열풍을 도입하는 방법, 확산 튜브를 이용하는 방법, 강제배기 방법, 또는 써멀 웨이브를 주사하는 방법 등을 이용하여 상기 콘택내부 및 상기 기판 표면의 이물질을 제거한다.In order to achieve the object of the present invention described above, according to the present invention, first, an insulating layer is deposited on a semiconductor substrate and patterned to form holes for exposing a predetermined region of the substrate. Next, a metal layer is applied to the top of the insulating layer and the hole to fill the hole formed in the substrate, the metal layer is polished by chemical mechanical polishing to form a contact in the hole, and then the substrate on which the contact is formed is cleaned. Subsequently, a foreign material on the inside of the contact and the surface of the substrate may be removed by using a hot plate in an inert gas atmosphere, a method of introducing hot air, a method of using a diffusion tube, a forced exhaust method, or a method of scanning a thermal wave. Remove
바람직하게는, 상기 핫 플레이트를 사용하는 방법은 상기 콘택이 형성된 기판을 약 130∼170℃에서 약 10∼20분 동안 가열함으로써 달성되고, 상기 열풍을 도입하는 방법은 챔버 내에서 상기 콘택이 형성된 기판에 약 130∼170℃의 열풍을 약 10∼20분 동안 가하는 방법이며, 상기 확산 튜브를 이용하는 방법은 반응실 내에서 상기 콘택이 형성된 기판을 약 150∼200℃의 온도로 약 5∼10분 동안 가열하는 방법이고, 상기 강제배기 방법은 스피너 내에서 상기 콘택이 형성된 기판을 약 300rpm 이하의 저속으로 회전시키면서 강제배기를 통하여 상기 콘택 내부 및 기판표면의 이물질을 제거하는 방법이며, 상기 써멀 웨이브를 주사하는 방법은 챔버 내에서 상기 콘택이 형성된 기판에 약 3∼5㎛의 파장을 갖는 웨이브를 주사함으로써 달성된다.Preferably, the method of using the hot plate is achieved by heating the substrate on which the contact is formed at about 130 to 170 ° C. for about 10 to 20 minutes, and the method of introducing the hot air is a substrate on which the contact is formed in a chamber. The hot air at about 130 to 170 ° C. is applied to the substrate for about 10 to 20 minutes, and the method of using the diffusion tube is performed on the substrate in which the contact is formed in the reaction chamber at a temperature of about 150 to 200 ° C. for about 5 to 10 minutes. The forced exhaust method is a method of removing foreign substances in the contact and the surface of the substrate through the forced exhaust while rotating the substrate on which the contact is formed at a low speed of about 300 rpm or less in the spinner, and scanning the thermal wave. The method is accomplished by scanning a wave having a wavelength of about 3 to 5 [mu] m to the substrate on which the contact is formed in the chamber.
본 발명에 따르면, 연마 공정과 후속하는 세정 공정 동안 콘택 내부에 잔류하는 수분, 수증기 또는 화학약품 등의 이물질을 완전히 제거함으로써, 이러한 이물질로 인하여 콘택 금속이 부식되거나, 그 상부에 적층되는 도전층이 파괴되거나, 또는 도전층에 버블이 발생하는 것과 같은 소자의 결함을 효과적으로 방지할 수 있다. 또한, 콘택의 상부에서 도전층의 안정적인 증착을 유도할 수 있으며, 콘택 내의 이물질의 제거함과 동시에 웨이퍼의 표면에 잔류하는 수분 또는 화학약품 등의 이물질도 제거할 수 있다.According to the present invention, by completely removing foreign substances such as moisture, water vapor, or chemicals remaining in the contacts during the polishing process and subsequent cleaning processes, the conductive layer is corroded or laminated on top of the foreign matters. Defects of the device such as being broken or bubbles are generated in the conductive layer can be effectively prevented. In addition, it is possible to induce stable deposition of the conductive layer on the top of the contact, and remove foreign substances such as moisture or chemicals remaining on the surface of the wafer while removing foreign substances in the contacts.
더욱이, 본 발명의 다양한 실시예에 따르면, 화학기계적연마와 같은 연마 공정, 세정 공정 및 이물질 제거 공정을 동일한 설비에서 순차적으로 진행함에 따라 반도체 소자의 생산성을 향상시킬 수 있다.Furthermore, according to various embodiments of the present disclosure, the productivity of the semiconductor device may be improved by sequentially performing a polishing process such as chemical mechanical polishing, a cleaning process, and a foreign material removing process in the same facility.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 반도체 소자의 콘택 형성방법을 상세하게 설명한다.Hereinafter, a method for forming a contact of a semiconductor device according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 2d는 본 발명에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도들이다.2A through 2D are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with the present invention.
도 2a를 참조하면, 실리콘 웨이퍼(silicon wafer)인 기판(30)을 준비한 후, 통상의 소자분리 공정인 실리콘부분산화법(LOCOS)을 이용하여 상기 기판(30)을 액티브영역(active region)(35a, 35b) 및 필드영역(field region)으로 구분하는 소자분리층(isolation layer)(33)을 기판(30) 상에 형성한다.Referring to FIG. 2A, after preparing a substrate 30, which is a silicon wafer, the substrate 30 may be an active region 35a by using a silicon partial oxidation method (LOCOS), which is a conventional device isolation process. , An isolation layer 33 is formed on the substrate 30, which is divided into 35b and field regions.
이어서, 사진식각(photolithography) 방법으로 소자분리층(33)을 패터닝하여 상기 기판(30) 중 액티브영역(35a, 35b)이 형성될 부분을 노출시킨 후, 이온주입(ion implantation) 방법을 이용하여 노출된 기판(30)에 불순물을 주입함으로써, 기판(30)에 액티브영역(35a, 35b)을 형성한다.Subsequently, the device isolation layer 33 is patterned by photolithography to expose portions of the substrate 30 on which active regions 35a and 35b are to be formed, and then ion implantation is performed. By implanting impurities into the exposed substrate 30, active regions 35a and 35b are formed in the substrate 30.
계속하여, 상기 소자분리층(33) 및 액티브영역(35a, 35b)이 형성된 기판(30)의 상부에 실리카(silica)와 같은 산화물(oxide)로 이루어진 절연층(insulation layer)(37)을 형성한 후, 사진식각 방법을 이용하여 상기 액티브영역(35a, 35b)의 일측 상부를 노출시키는 콘택홀(contact hole)(39a, 39b)을 형성한다.Subsequently, an insulation layer 37 made of an oxide such as silica is formed on the substrate 30 on which the device isolation layer 33 and the active regions 35a and 35b are formed. Afterwards, contact holes 39a and 39b are formed to expose upper portions of one sides of the active regions 35a and 35b using a photolithography method.
도 2b를 참조하면, 콘택을 형성하기 위하여 상기 콘택홀(39a, 39b)이 형성된 결과물의 상부에 화학기상증착(CVD) 방법으로 텅스텐(W)과 같은 전도성 금속층(conductive metal layer)(41)을 증착한다. 상기 전도성 금속층(41)은 상기 콘택홀(39a, 39b)의 내부를 채우면서 상기 절연층(37)의 상부에 증착된다.Referring to FIG. 2B, a conductive metal layer 41 such as tungsten (W) is formed by chemical vapor deposition (CVD) on top of a resultant product in which the contact holes 39a and 39b are formed to form a contact. Deposit. The conductive metal layer 41 is deposited on the insulating layer 37 while filling the inside of the contact holes 39a and 39b.
상기 전도성 금속층(41)의 증착에 있어서, 챔버(chamber) 내에서 실리콘 웨이퍼인 기판(30)의 양쪽으로부터 금속을 증착시키기 때문에, 상기 콘택홀(39a, 39b)의 가운데 부분에서 양쪽으로부터 증착되는 금속층(41)이 서로 만나서 연결됨에 따라 콘택홀(39a, 39b) 내에 증착되는 금속층(41)에 공동(cavity)(43a, 43b)이 형성된다.In the deposition of the conductive metal layer 41, since the metal is deposited from both sides of the substrate 30, which is a silicon wafer, in the chamber, the metal layer is deposited from both sides in the middle of the contact holes 39a and 39b. As the 41s meet and are connected to each other, cavities 43a and 43b are formed in the metal layer 41 deposited in the contact holes 39a and 39b.
도 2c를 참조하면, 화학기계적연마 방법과 같은 연마 방법을 이용하여 상기와 같이 공동(43a, 43b)이 형성된 금속층(41)을 연마시킴으로써, 금속층(41) 중 상기 절연층(37) 상에 적층된 부분을 제거하여 콘택(45a, 45b)을 형성한다. 이 때, 콘택홀(39a, 39b) 상에 적층된 금속층(41)의 일부도 제거되어 콘택(45a, 45b) 내에 형성된 공동(43a, 43b)이 외부로 노출됨으로써, 콘택(45a, 45b) 내에 그 표면으로부터 개구부(opening)(47a, 47b)가 함께 형성된다.Referring to FIG. 2C, the metal layer 41 in which the cavities 43a and 43b are formed as described above is polished using a polishing method such as a chemical mechanical polishing method, thereby laminating on the insulating layer 37 of the metal layer 41. The removed portions are removed to form the contacts 45a and 45b. At this time, a part of the metal layer 41 stacked on the contact holes 39a and 39b is also removed, so that the cavities 43a and 43b formed in the contacts 45a and 45b are exposed to the outside, so that the contacts 45a and 45b are exposed to the outside. Openings 47a and 47b are formed together from the surface thereof.
상기 연마 공정에 이어서, 상기 콘택(45a, 45b)이 형성된 기판(30)을 순수(deionized water) 내지 이소프로필알콜(IPA)을 포함하는 순수로 세정하는 세정 공정을 거치면, 상기 콘택(45a, 45b)의 개구부(47a, 47b) 내에 미세한 수분이나 수증기 또는 화학약품 등의 이물질(49a, 49b)이 잔류하게 된다. 상기 콘택(45a, 45b)의 개구부(47a, 47b) 내의 잔류 이물질(49a, 49b)은 후속하는 세정 공정 및 건조 공정을 통하여도 용이하게 제거되지 않는다.Subsequent to the polishing process, the contacts 30a and 45b are cleaned with a pure water including deionized water or isopropyl alcohol (IPA), and then the contacts 45a and 45b. ), Foreign matters 49a and 49b such as fine moisture, water vapor, or chemicals remain in the openings 47a and 47b of the X-rays. Residual foreign substances 49a and 49b in the openings 47a and 47b of the contacts 45a and 45b are not easily removed through subsequent cleaning and drying processes.
이러한 잔류 이물질(49a, 49b)이 완전히 제거되지 않은 상태에서 콘택(45a, 45b)의 상부에 전도성 금속 또는 폴리실리콘 등의 도전층(50)을 적층할 경우, 소자를 제조하기 위하여 후속되는 고온의 공정에서 상기 콘택(45a, 45b) 내의 이물질(49a, 49b), 특히 수분이 외부로 증발됨으로써, 콘택(45a, 45b) 상에 적층된 도전층(50)을 파괴하거나 도전층(50)에 버블(bubble)을 발생시키는 것과 같이 소자에 심각한 결함을 유발하게 된다.When the conductive layer 50 such as a conductive metal or polysilicon is laminated on the contacts 45a and 45b in a state where such residual foreign substances 49a and 49b are not completely removed, a subsequent high temperature is produced to manufacture a device. In the process, foreign matters 49a and 49b in the contacts 45a and 45b, in particular moisture, are evaporated to the outside, thereby destroying the conductive layer 50 stacked on the contacts 45a and 45b or bubbles in the conductive layer 50. This can cause serious defects in the device, such as generating bubbles.
상술한 문제점을 고려하여 본 발명에 따르면, 상기 콘택(45a, 45b) 내에 잔류하는 이물질(49a, 49b)을 완전히 제거하는 단계가 제시된다.According to the present invention in consideration of the above-described problem, a step of completely removing foreign matters 49a and 49b remaining in the contacts 45a and 45b is presented.
본 발명의 일실시예에 따르면, 화학기계적연마와 같은 연마 공정, 세정 및 건조 공정에 이어서 콘택(45a, 45b)이 형성된 기판(30)을 핫 플레이트(hot plate) 상에 장착한 후, 아르곤(Ar) 또는 네온(Ne) 등의 불활성 가스(inert gas) 분위기 하에서 상기 핫 플레이트를 통하여 기판(30)을 약 130∼170℃ 정도의 온도에서 약 10∼20분 동안 가열함으로써, 상기 콘택(45a, 45b) 내에 잔류하는 수분, 수증기 또는 화학약품 등의 이물질(49a, 49b)을 도 2d에 도시한 바와 같이 완전히 제거한다.According to an embodiment of the present invention, the substrate 30 having the contacts 45a and 45b formed thereon after a polishing process such as chemical mechanical polishing, a cleaning process and a drying process is mounted on a hot plate, and then argon ( By heating the substrate 30 for about 10 to 20 minutes at a temperature of about 130 to 170 ° C. through the hot plate under an inert gas atmosphere such as Ar) or neon (Ne), the contact 45a, The foreign substances 49a and 49b such as water, water vapor, or chemicals remaining in 45b) are completely removed as shown in FIG. 2D.
이 경우, 불활성 가스 분위기 하에서 기판(30)을 가열하기 때문에 실리콘 웨이퍼인 기판(30)과 불활성 가스 이외의 성분과의 반응을 억제할 수 있으며, 콘택(45a, 45b) 내의 이물질(49a, 49b)의 제거뿐만 아니라 기판(30)의 표면에 잔류하는 건조 공정 동안 완전히 제거되지 않은 수분이나 화학약품 등을 완전히 제거할 수 있다.In this case, since the substrate 30 is heated in an inert gas atmosphere, the reaction between the substrate 30 which is a silicon wafer and components other than the inert gas can be suppressed, and the foreign substances 49a and 49b in the contacts 45a and 45b can be suppressed. In addition to the removal of water, chemicals or the like that are not completely removed during the drying process remaining on the surface of the substrate 30 may be completely removed.
본 발명의 다른 실시예에 따르면, 상기 콘택(45a, 45b)이 형성된 기판(30)을 연마 공정에 이용되는 화학기계적연마 장치 내에 그대로 유지한 상태에서, 기판(30)에 약 130∼170℃ 정도의 온도를 갖는 열풍을 도입하여 콘택(45a, 45b) 내의 이물질(49a, 49b)을 제거하는 동시에 기판(30)의 표면에 잔류하는 수분이나 화학약품도 동시에 제거할 수 있다.According to another embodiment of the present invention, the substrate 30 on which the contacts 45a and 45b are formed remains in the chemical mechanical polishing apparatus used for the polishing process, and the substrate 30 is about 130 to 170 ° C. By introducing hot air having a temperature of, it is possible to remove foreign substances 49a and 49b in the contacts 45a and 45b and at the same time to remove moisture or chemicals remaining on the surface of the substrate 30.
본 발명의 또다른 실시예에 따르면, 상기 기판(30)을 반응실 내에 적재한 후, 확산 튜브를 이용하여 불활성 가스 분위기 하에서 콘택(45a, 45b)이 형성된 기판(30)을 약 150∼200℃의 온도에서 약 5∼10분 동안 가열하는 방법을 통하여 콘택(45a, 45b) 내의 이물질(49a, 49b) 또는 기판(30) 표면에 부착된 이물질을 완전히 제거한다.According to another embodiment of the present invention, after loading the substrate 30 in the reaction chamber, the substrate 30 on which the contacts 45a and 45b are formed in an inert gas atmosphere using a diffusion tube is about 150 to 200 ° C. The foreign materials 49a and 49b in the contacts 45a and 45b or the foreign matter adhering to the surface of the substrate 30 are completely removed by heating at a temperature of about 5 to 10 minutes.
본 발명의 또다른 실시예들에 따르면, 연마 공정에 이어지는 건조 공정 동안 스피너 내에서 상기 콘택(45a, 45b)이 형성된 기판(30)을 약 300rpm 이하의 저속으로 회전시키면서 콘택(45a, 45b) 내의 이물질(49a, 49b) 및 기판(30) 표면의 이물질을 강제배기를 통하여 제거하는 방법, 또는 상기 기판(30)에 약 3∼5㎛의 파장을 갖는 써멀 웨이브(thermal wave)를 조사함으로써, 상기 콘택(45a, 45b) 내의 이물질(49a, 49b)을 제거함과 동시에 기판(30)의 표면에 잔류하는 이물질을 완전히 제거할 수 있다.According to still other embodiments of the present invention, the substrate 30 in which the contacts 45a and 45b are formed in the spinner is rotated at a low speed of about 300 rpm or less in the spinner during the drying process following the polishing process. By removing foreign matters 49a and 49b and foreign matters on the surface of the substrate 30 through forced exhaust, or by irradiating the thermal wave having a wavelength of about 3 to 5 μm to the substrate 30, The foreign substances 49a and 49b in the contacts 45a and 45b may be removed and the foreign substances remaining on the surface of the substrate 30 may be completely removed.
상술한 바와 같이, 이물질(49a, 49b)이 완전히 제거된 콘택(45a, 45b) 및 기판(30)의 상부에 금속 또는 폴리실리콘 등의 전도성 물질을 사용하여 도전층(50)을 형성한 다음, 소정의 제조 공정에 따라 MOS(Metal Oxide Semiconductor) 트랜지스터 또는 쌍극(bipolar) 트랜지스터 등의 반도체 소자를 완성한다.As described above, the conductive layers 50 are formed using the contacts 45a and 45b from which the foreign substances 49a and 49b are completely removed, and a conductive material such as metal or polysilicon on the substrate 30. A semiconductor device such as a metal oxide semiconductor (MOS) transistor or a bipolar transistor is completed according to a predetermined manufacturing process.
본 발명에 의하면, 연마 공정과 후속하는 세정 공정 동안 기판에 형성된 콘택 내부에 잔류하는 수분, 수증기 또는 화학약품 등의 이물질을 완전히 제거함으로써, 이러한 이물질로 인하여 콘택 금속이 부식되거나, 그 상부에 적층되는 도전층이 파괴되거나, 또는 도전층에 버블이 발생하는 것과 같은 소자의 결함을 효과적으로 방지할 수 있다. 또한, 콘택의 상부에 도전층을 안정적으로 증착할 수 있으며, 콘택 내의 이물질의 제거함과 동시에 웨이퍼의 표면에 잔류하는 수분 또는 화학약품 등의 이물질도 제거할 수 있다.According to the present invention, foreign substances such as moisture, water vapor, or chemicals remaining in the contacts formed on the substrate during the polishing process and subsequent cleaning processes are completely removed, thereby causing the contact metals to corrode or be deposited on top thereof. It is possible to effectively prevent defects in the device such as the conductive layer is broken or bubbles are generated in the conductive layer. In addition, the conductive layer may be stably deposited on top of the contact, and foreign substances such as moisture or chemicals remaining on the surface of the wafer may be removed while removing foreign substances in the contacts.
더욱이, 본 발명의 다양한 실시예에 따라, 화학기계적연마와 같은 연마 공정, 세정 공정 및 이물질 제거 공정을 동일한 설비에서 순차적으로 진행함에 따라 반도체 소자의 생산성을 향상시킬 수 있다.Furthermore, according to various embodiments of the present disclosure, the productivity of the semiconductor device may be improved by sequentially performing a polishing process such as chemical mechanical polishing, a cleaning process, and a foreign material removing process in the same facility.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, although described with reference to a preferred embodiment of the present invention, those skilled in the art will be modified in various ways without departing from the spirit and scope of the invention described in the claims below. And can be changed.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990022597A KR100563786B1 (en) | 1999-06-16 | 1999-06-16 | Method for forming contact of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990022597A KR100563786B1 (en) | 1999-06-16 | 1999-06-16 | Method for forming contact of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010002684A true KR20010002684A (en) | 2001-01-15 |
| KR100563786B1 KR100563786B1 (en) | 2006-03-27 |
Family
ID=19592886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990022597A KR100563786B1 (en) | 1999-06-16 | 1999-06-16 | Method for forming contact of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100563786B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100840648B1 (en) * | 2006-12-29 | 2008-06-24 | 동부일렉트로닉스 주식회사 | Cmp equipment and wafer drying method using the same |
| KR20160028719A (en) | 2014-09-04 | 2016-03-14 | 최병국 | The producing method of natural fertilizer using rock phosphate and bacteria |
-
1999
- 1999-06-16 KR KR1019990022597A patent/KR100563786B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100840648B1 (en) * | 2006-12-29 | 2008-06-24 | 동부일렉트로닉스 주식회사 | Cmp equipment and wafer drying method using the same |
| KR20160028719A (en) | 2014-09-04 | 2016-03-14 | 최병국 | The producing method of natural fertilizer using rock phosphate and bacteria |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100563786B1 (en) | 2006-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6695683B2 (en) | Semiconductor device washing apparatus and a method of washing a semiconductor device | |
| KR100706798B1 (en) | Method of cleaning substrate having exposed surfaces of silicon and silicon germanium and method of forming semiconductor device using the same | |
| JP2009016515A (en) | Method and apparatus for manufacturing semiconductor apparatus | |
| JPH09246221A (en) | Cleaning solution for semiconductor substrate and cleaning method using this solution | |
| US5803980A (en) | De-ionized water/ozone rinse post-hydrofluoric processing for the prevention of silicic acid residue | |
| CN110299282A (en) | The method of substrate cleaning method, substrate cleaning apparatus and manufacturing semiconductor devices | |
| TWI242234B (en) | Method of improving device performance | |
| JPH09186234A (en) | Manufacturing device and method of semiconductor device | |
| JP2003173951A (en) | Method for manufacturing electron beam lithography mask and mask blanks for electron beam lithography | |
| KR100563786B1 (en) | Method for forming contact of semiconductor device | |
| JPH0567730A (en) | Structure of semiconductor element and manufacture thereof | |
| US6174817B1 (en) | Two step oxide removal for memory cells | |
| JP3185732B2 (en) | Substrate surface metal contamination removal method | |
| JP2004039902A (en) | Semiconductor device and its manufacturing method | |
| JPH1187290A (en) | Semiconductor substrate cleaning method and manufacture of semiconductor device using the same | |
| JP2000082681A (en) | Fabrication of semiconductor device | |
| JPH0766168A (en) | Method and equipment for producing semiconductor | |
| EP0767487A1 (en) | Improvements in or relating to semiconductor device fabrication | |
| KR20000044630A (en) | Forming method of polysilicon plug for semiconductor device | |
| KR20060104398A (en) | Method for fabricating semiconductor device | |
| KR100291508B1 (en) | Capacitor Manufacturing Method of Semiconductor Device | |
| JP4609616B2 (en) | Cleaning agent for semiconductor devices | |
| JPH09186120A (en) | Manufacturing method and apparatus for semiconductor device | |
| US6183819B1 (en) | Method for processing a poly defect | |
| JP2002016119A (en) | Manufacturing method of semiconductor device and semiconductor cleaning evaluation method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |